CN114245048A - 信号传输电路及图像传感器 - Google Patents

Abstract

本发明提供了一种信号传输电路及图像传感器，所述信号传输电路，包括：比较模块比较第一模拟信号和第二模拟信号，以生成比较结果；仲裁模块根据所述比较结果确定第三模拟信号，所述第三模拟信号为所述第一模拟信号相对于所述第二模拟信号中发生变化的部分，所述仲裁模块控制所述地址模块输出所述第三模拟信号的地址信息，并控制所述传输模块将所述第三模拟信号传输至ADC模块；所述ADC模块将所述第三模拟信号转换为第一数字信号；信号编码模块对所述第一数字信号和所述地址信息进行编码，以获得编码信息，并输出所述编码信息。本发明通过根据变化的模拟信号生成图像，减少了信息传输量，以达到满足图像帧率的需求。

Description

信号传输电路及图像传感器

技术领域

本发明涉及半导体集成电路设计领域，尤其涉及一种信号传输电路及图像传感器。

背景技术

随着半导体工艺的不断进步，互补金属氧化物半导体(Complementary MetalOxide Semiconductor，CMOS)图像传感器获得了极大的发展，得益于其低功耗、易集成、高性能的特点，逐步成为图像传感器的主流。在诸多应用场景下，高速摄影依然是一个关注热点。

但是在快速传输大量的数据时，高速接口的速度不能满足图像的帧率的需求，并且在前后帧图像信息变化不大的场景下，传输大量信息内容不变的数据也是一种资源浪费。

为了解决上述技术问题，本发明提出了一种信号传输电路及图像传感器。

发明内容

本发明实施例提供了一种信号传输电路及图像传感器，通过比较相邻帧之间的模拟信号确定当前帧中发生变化的部分，使得所述信号传输电路可以根据变化的模拟信号及地址信息输出图像生成信息，即可以根据实际情况确定所需获取的图像生成信息，以减少传输的信息量，达到满足图像帧率的需求。

第一方面，本发明提供一种信号传输电路，包括：存储模块，用于存储第一模拟信号和第二模拟信号，所述第一模拟信号为当前帧的全部像素点所对应的模拟信号，所述第二模拟信号为前一帧的全部像素点所对应的模拟信号；比较模块连接所述存储模块，用以获取所述第一模拟信号和所述第二模拟信号，并比较所述第一模拟信号和所述第二模拟信号以生成比较结果；仲裁模块连接所述比较模块以获取所述比较结果，并根据所述比较结果确定第三模拟信号，所述第三模拟信号为所述第一模拟信号相对于所述第二模拟信号中发生变化的部分，所述仲裁模块还获取第一像素点，所述第一像素点为所述第三模拟信号所对应的像素点；所述仲裁模块内设置有第二像素点，所述第二像素点为所述当前帧的全部像素点，判断所述第一像素点和所述第二像素点的关系是否符合预设条件；所述仲裁模块还连接地址模块，若所述第一像素点和所述第二像素点的关系符合预设条件，则所述仲裁模块控制所述地址模块输出所述第三模拟信号的地址信息；所述仲裁模块还连接传输模块，并控制所述传输模块将所述第三模拟信号传输至ADC模块；所述ADC模块连接所述传输模块，用于将所述第三模拟信号转换为第一数字信号；信号编码模块连接所述地址模块和所述ADC模块，用于获取所述第一数字信号和所述地址信息，并对所述第一数字信号和所述地址信息进行编码，以获得编码信息，并输出所述编码信息。

其有益效果在于：本发明通过比较所述第一模拟信号和所述第二模拟信号以生成比较结果，并根据比较结果确定所述第一模拟信号相对于所述第二模拟信号中发生变化的部分，即所述第三模拟信号；并且当所述第一像素点和所述第二像素点的关系符合预设条件时，所述仲裁模块控制所述传输模块将所述第三模拟信号传输至ADC模块，即所述ADC模块只处理符合条件的模拟信号，并且还通过所述信号编码模块只输出发生变化的模拟信号所对应的相关图像信息，减少了信息传输量，可以满足图像帧率的需求，并且减少了资源浪费。

可选地，所述仲裁模块判断所述第一像素点和所述第二像素点的关系是否符合预设条件，包括：若所述第一像素点和所述第二像素点的关系不符合所述预设条件，所述仲裁模块控制所述传输模块将所述第一模拟信号传输至所述ADC模块；所述ADC模块将所述第一模拟信号转换为第二数字信号；所述信号编码模块获取所述第二数字信号，并输出所述第二数字信号。有益效果在于：如果所述第一像素点和所述第二像素点的关系不满足预设条件，再进行地址信息编码操作就会比较繁琐，所以此时通过所述信号编码模块直接输出所述第一模拟信号所对应的所述第二数字信号，以省去不必要的麻烦。

可选地，所述比较模块包括第一输入支路、第二输入支路和输出支路，所述输出支路包括差分放大器和比较器；所述比较模块连接所述存储模块，用以获取所述第一模拟信号和所述第二模拟信号，包括：所述第一输入支路连接所述存储模块，用以获取所述第一模拟信号；所述第二输入支路连接所述存储模块，用以获取所述第二模拟信号；所述比较模块比较所述第一模拟信号和所述第二模拟信号以生成比较结果，包括：所述差分放大器的第一输入端连接所述第一输入支路，用以接收所述第四模拟信号；所述差分放大器的第二输入端连接所述第二输入支路，用以接收所述第五模拟信号；所述第四模拟信号为所述第一模拟信号和所述第二模拟信号中的一个模拟信号，所述第五模拟信号为所述第一模拟信号和所述第二模拟信号中的另一个模拟信号，且所述第四模拟信号小于或等于所述第五模拟信号所述比较器的第一输入端连接所述差分放大器的输出端，用以获取所述第四模拟信号和所述第五模拟信号的差值；所述比较器的第二输入端接入第一预设阈值，所述比较器比较所述差值和所述第一预设阈值，且所述比较器的输出端输出比较结果。其有益效果在于：因为当所述当前帧和所述前一帧在同一地址信息上的电荷相差无几时，即所述差值未超过所述第一预设阈值，那么所述差值对所输出的图像的信息的影响非常微弱，基本不会影响所生成的图像信息，所以可以通过设定所述第一预设阈值，来筛选出能够影响图像生成信息的所述第三模拟信号，从而减少了信息传输量。

进一步可选地，所述第一输入支路包括第一开关管、第一晶体管和第二晶体管；所述第二输入支路包括第二开关管、第三晶体管和第四晶体管；所述差分放大器的第一输入端连接所述第一输入支路，用以接收所述第四模拟信号；所述差分放大器的第二输入端连接所述第二输入支路，用以接收所述第五模拟信号，包括：所述第一开关管的源极连接所述存储模块，所述第一晶体管的源极连接所述第一开关管的漏极；所述第一晶体管的栅极连接所述第二开关管的漏极；所述第二晶体管的栅极连接所述第一开关管的漏极，所述第二晶体管的源极连接所述第二开关管的漏极，所述差分放大器的所述第一输入端连接所述第一晶体管的漏极和所述第二晶体管的漏极，用以接收所述第四模拟信号；所述第二开关管的源极连接所述存储模块，所述第三晶体管的栅极连接所述第二开关管的漏极，所述第三晶体管的源极连接所述第一开关管的漏极；所述第四晶体管的栅极连接所述第一开关管的漏极，所述第四晶体管的源极连接所述第二开关管的漏极，所述差分放大器的所述第二输入端连接所述第三晶体管的漏极和所述第四晶体管的漏极，用以接收所述第五模拟信号。其有益效果在于：所述第一晶体管和所述第二晶体管在所述第一输入支路中担任单向开关的作用，即按照一定的方向进行传输，从而保证了所述第一输入支路获取所述第四模拟信号，并输出所述第四模拟信号。所述第三晶体管和所述第四晶体管在所述第二输入支路中担任单向开关的作用，即按照一定的方向进行传输，从而保证了所述第二输入支路获取所述第五模拟信号，并输出所述第五模拟信号。

可选地，所述传输模块包括L个行列开关和M个传输阵列，所述M为正整数，所述ADC模块包括N个ADC单元，L大于或等于M，且N大于或等于M，每一个所述传输阵列的输入端均连接至少一个所述行列开关的输出端，每一个所述传输阵列的输出端均连接至少一个所述ADC单元的输入端；所述仲裁模块还连接传输模块，并控制所述传输模块将所述第三模拟信号传输至ADC模块，包括：所述仲裁模块连接所述行列开关，并控制所述行列开关将所述第三模拟信号传递给所述传输阵列，所述传输阵列连接所述ADC单元，且所述传输阵列接收所述第三模拟信号，并将所述第三模拟信号传输至所述ADC单元。其有益效果在于：通过所述每一个所述传输阵列的输入端均连接至少一个所述行列开关的输出端，每一个所述传输阵列的输出端均连接至少一个所述ADC单元的输入端，使得第三模拟信号可以被传输至相对应的所述ADC单元，保证所述第三模拟信号被顺利传输，而不发生信号传输错乱的现象。

进一步可选地，所述传输阵列包括第一传输门和第二传输门，所述第一传输门包括第一分支传输门和第二分支传输门；所述第二传输门包括第三分支传输门和第四分支传输门；所述第一分支传输门和所述第二分支传输门的输出端分别连接不同的所述第二传输门；所述第三分支传输门和所述第四分支传输门的输出端分别连接不同的所述ADC单元。其有益效果在于：一般来说，可以仅通过所述第一分支传输门连接所述第三分支传输门，并通过所述第三分支传输门将所述第三模拟信号传输至所述第三分支传输门所连接的所述ADC单元，但是因为所述ADC单元可能存在资源已被占用的情况，所述可以通过设置所述第二分支传输门和所述第四分支传输门，且所述第四分支传输门连接与所述第三分支传输门不同的所述ADC单元，可以根据所述ADC单元的资源情况合理调用合适的传输通道，以提高信息处理的效率。

可选地，所述存储模块用于获取连续帧的电信号，所述存储模块还用于将所述连续帧的电信号转换为所述第一模拟信号和所述第二模拟信号。其有益效果在于：本发明通过所述存储模块获取所述连续帧的电信号，并将所述连续帧的电信号转换为所述第一模拟信号和所述第二模拟信号，可以便于所述当前帧和所述前一帧的模拟信号之间的比较。

进一步可选地，所述存储模块包括第一存储单元和第二存储单元；所述第一存储单元包括第三开关管、第一电容、第五晶体管和第六晶体管；所述第二存储单元包括第四开关管、第二电容、第七晶体管和第八晶体管；所述第一存储单元用于存储所述连续帧中的所述第一模拟信号；所述第二存储单元用于存储所述连续帧中的所述第二模拟信号，包括：所述第三开关管的源极获取所述连续帧的电信号，所述第一电容的一端连接所述第三开关管的漏极，用以将所述连续帧的电信号转换为所述第一模拟信号，所述第六晶体管的源极连接电源，所述第六晶体管的栅极连接所述第三开关管的漏极，所述第六晶体管的漏极连接所述第五晶体管的漏极，所述第五晶体管的源极连接所述第一电容的另一端，用以获取所述第一模拟信号，所述第五晶体管的漏极用于输出所述第一模拟信号；所述第四开关管的源极获取所述连续帧的电信号，所述第二电容的一端连接所述第四开关管的漏极，用以将所述连续帧的电信号转换为所述第二模拟信号，所述第八晶体管的源极连接电源，所述第八晶体管的栅极连接所述第四开关管的漏极，所述第八晶体管的漏极连接所述第七晶体管的漏极，所述第七晶体管的源极连接所述第二电容的另一端，用以获取所述第二模拟信号，所述第七晶体管的漏极用于输出所述第二模拟信号。其有益效果在于：所述第五晶体管用于给所述第一存储单元提供稳定的电流，且所述第六晶体管用于保持所述第一存储单元中所述第一模拟信号传输的稳定。所述第七晶体管用于给所述第二存储单元提供稳定的电流，且所述第八晶体管用于保持所述第二存储单元中所述第二模拟信号传输的稳定。

再进一步可选地，还包括时间计数器；所述存储模块连接所述时间计时器，还用于根据所述时间计数器区分连续帧中的所述第一模拟信号和所述第二模拟信号。其有益效果在于：所述电路通过所述时间计数器区分连续帧中的所述第一模拟信号和所述第二模拟信号，简单便捷，易于操作。

第二方面，本发明提供一种图像传感器，包括：如上述第一方面任一项所述的信号传输电路。

其有益效果在于：通过比较相邻帧之间的模拟信号确定当前帧发生变化的模拟信号，使得所述图像传感器可以根据变化的模拟信号及地址信息输出图像，还可以当变化的模拟信号所对应的像素点的数量超过一定比例时，所述图像传感器根据所述第一模拟信号相对应的所述第二数字信号输出图像信息，可以根据实际情况确定所需获取的图像信息，以减少传输的信息量，达到满足图像帧率的需求。

附图说明

图1为本申请实施例提供的一种信号传输电路的结构示意图；

图2为本申请实施例提供的一种比较模块的示意图；

图3为本申请实施例提供的一种传输模块的示意图；

图4为本申请实施例提供的一种第一存储单元的示意图；

图5为本申请实施例提供的一种第二存储单元的示意图；

图6为本申请实施例提供的另一种信号传输电路的结构示意图。

具体实施方式

下面结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。其中，在本申请实施例的描述中，以下实施例中所使用的术语只是为了描述特定实施例的目的，而并非旨在作为对本申请的限制。如在本申请的说明书和所附权利要求书中所使用的那样，单数表达形式“一种”、“该”、“上述”、“该”和“这一”旨在也包括例如“一个或多个”这种表达形式，除非其上下文中明确地有相反指示。还应当理解，在本申请以下各实施例中，“至少一个”、“一个或多个”是指一个或两个以上(包含两个)。术语“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系；例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A、B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。

在本说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。术语“连接”包括直接连接和间接连接，除非另外说明。“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。

在本申请实施例中，“示例性地”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性地”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性地”或者“例如”等词旨在以具体方式呈现相关概念。

本实施例提供一种信号传输电路，如图1所示，所述电路包括：存储模块101、比较模块102、仲裁模块103、传输模块104、地址模块105、模数转换器(Analog to Digital，ADC)模块模块106和信号编码模块107。

所述存储模块101，用于存储第一模拟信号和第二模拟信号，所述第一模拟信号为当前帧的全部像素点所对应的模拟信号，所述第二模拟信号为前一帧的全部像素点所对应的模拟信号。所述比较模块102连接所述存储模块101，用以获取所述第一模拟信号和所述第二模拟信号，并比较所述第一模拟信号和所述第二模拟信号以生成比较结果。所述仲裁模块103连接所述比较模块以获取所述比较结果，并根据所述比较结果确定第三模拟信号，所述第三模拟信号为所述第一模拟信号相对于所述第二模拟信号中发生变化的部分。所述仲裁模块103还获取第一像素点，所述第一像素点为所述第三模拟信号所对应的像素点；所述仲裁模块103内设置有第二像素点，所述第二像素点为所述当前帧的全部像素点，判断所述第一像素点和所述第二像素点的关系是否符合预设条件。所述仲裁模块103还连接地址模块105，若所述第一像素点和所述第二像素点的关系符合预设条件，则所述仲裁模块103控制所述地址模块105输出所述第三模拟信号的地址信息。所述仲裁模块103还连接传输模块104，并控制所述传输模块104将所述第三模拟信号传输至ADC模块106。所述ADC模块106连接所述传输模块104，用于将所述第三模拟信号转换为第一数字信号。所述信号编码模块107连接所述地址模块105和所述ADC模块106，用于获取所述第一数字信号和所述地址信息，并对所述第一数字信号和所述地址信息进行编码，以获得编码信息，并输出所述编码信息。

在本实施例中，获取所述地址信息是为了明确所述第三模拟信号相对于所生成的图像信息的位置，以便于确定根据所述地址信息替换之前的同一地址信息上的图像生成信息；且通过编码将所述第一数字信号和所述地址信息进行绑定，便于将对相关的图像生成信息在所述地址信息上的信息替换，并生成新的图像生成信息。本实施例通过所述比较模块102获取所述第一模拟信号和所述第二模拟信号并进行比较，以生成比较结果，获取当前帧相对于上一帧发生变化的部分，即所述第三模拟信号。所述仲裁模块103控制所述传输模块104将所述第三模拟信号传输至ADC模块106，即所述ADC模块106只处理符合条件的模拟信号，并且还通过所述信号编码模块107只输出发生变化的模拟信号所对应的相关图像信息，减少了信息传输量，可以满足图像帧率的需求，并且减少了资源浪费。

在一种可能的实施例中，所述仲裁模块103判断所述第一像素点和所述第二像素点的关系是否符合预设条件，包括：若所述第一像素点和所述第二像素点的关系不符合所述预设条件，所述仲裁模块103控制所述传输模块104将所述第一模拟信号传输至所述ADC模块106；所述ADC模块106将所述第一模拟信号转换为第二数字信号；所述信号编码模块107获取所述第二数字信号，并输出所述第二数字信号。

示例性地，所述仲裁模块103内设置有计数器，所述计数器根据比较结果记录所述第一模拟信号中相当于所述第二模拟信号发生变化的模拟信号所对应的像素点的数量，即所述第一像素点的数量。可以通过判断所述第一像素点的数量与所述第二像素点的数量的比值是否超过预设预设阈值，来确定所述第一像素点和所述第二像素点的关系是否符合预设条件，如果所述比值超过所述第一预设阈值，再进行地址信息编码操作就会比较繁琐，所以此时通过所述信号编码模块107直接输出所述第一模拟信号所对应的所述第二数字信号，以省去不必要的麻烦。因为当所述比值超过所述第一预设阈值时，例如当所述比值超过0.8时，后续的编码工作也会比较费时间，所以本发明综合考量实际情况，可以对电路的输出模式进行切换，即选择输出所述第三模拟信号所对应的图像信息或者选择第一模拟信号所对应的图像信息(通过对所述第一数字信号和所述地址信息进行编码，并输出所述编码信息，可以获得所述第三模拟信号对应的图像信息)，以更新当前图像信息。

在又一种可能的实施例中，如图2所示，可选地，所述比较模块包括第一输入支路、第二输入支路和输出支路，所述输出支路包括差分放大器D1和比较器D2；所述比较模块连接所述存储模块，用以获取所述第一模拟信号和所述第二模拟信号，包括：所述第一输入支路连接所述存储模块，用以获取所述第一模拟信号；所述第二输入支路连接所述存储模块，用以获取所述第二模拟信号；所述比较模块比较所述第一模拟信号和所述第二模拟信号以生成比较结果，包括：所述差分放大器D1的第一输入端连接所述第一输入支路，用以接收所述第四模拟信号；所述差分放大器D1的第二输入端连接所述第二输入支路，用以接收所述第五模拟信号；所述第四模拟信号为所述第一模拟信号和所述第二模拟信号中的一个模拟信号，所述第五模拟信号为所述第一模拟信号和所述第二模拟信号中的另一个模拟信号，且所述第四模拟信号小于或等于所述第五模拟信号。所述比较器D2的第一输入端连接所述差分放大器D1的输出端，用以获取所述第四模拟信号和所述第五模拟信号的差值；所述比较器D2的第二输入端接入第一预设阈值，所述比较器D2比较所述差值和所述第一预设阈值，且所述比较器D2的输出端输出比较结果。

在本实施例中，因为当所述当前帧和所述前一帧在同一地址信息上的电荷相差无几时，即所述差值未超过所述第一预设阈值，那么所述差值对所输出的图像的信息的影响非常微弱，基本不会影响所生成的图像信息，所以可以通过设定所述第一预设阈值，来筛选出能够影响图像生成信息的所述第三模拟信号，从而减少了信息传输量。

进一步地，如图2所示，所述第一输入支路包括第一开关管S1、第一晶体管M1和第二晶体管M2；所述第二输入支路包括第二开关管S2、第三晶体管M3和第四晶体管M4；所述差分放大器D1的第一输入端连接所述第一输入支路，用以接收所述第四模拟信号；所述差分放大器D1的第二输入端连接所述第二输入支路，用以接收所述第五模拟信号，包括：所述第一开关管S1的源极连接所述存储模块，所述第一晶体管M2的源极连接所述第一开关管S1的漏极；所述第一晶体管M1的栅极连接所述第二开关管S2的漏极；所述第二晶体管M2的栅极连接所述第一开关管S1的漏极，所述第二晶体管M2的源极连接所述第二开关管S2的漏极，所述差分放大器D1的所述第一输入端连接所述第一晶体管M1的漏极和所述第二晶体管M2的漏极，用以接收所述第四模拟信号；所述第二开关管S2的源极连接所述存储模块，所述第三晶体管M3的栅极连接所述第二开关管S2的漏极，所述第三晶体管M3的源极连接所述第一开关管S1的漏极；所述第四晶体管M4的栅极连接所述第一开关管S1的漏极，所述第四晶体管M4的源极连接所述第二开关管S2的漏极，所述差分放大器D1的所述第二输入端连接所述第三晶体管M3的漏极和所述第四晶体管M4的漏极，用以接收所述第五模拟信号。

在本实施例中，所述第一晶体管M1和所述第二晶体管M2在所述第一输入支路中担任单向开关的作用，即按照一定的方向进行传输，从而保证了所述第一输入支路获取所述第四模拟信号，并输出所述第四模拟信号。所述第三晶体管M3和所述第四晶体管M4在所述第二输入支路中担任单向开关的作用，即按照一定的方向进行传输，从而保证了所述第二输入支路获取所述第四模拟信号，并输出所述第五模拟信号。

在还一种可能的实施例中，所述第一晶体管M1和所述第二晶体管M2为NMOS管；所述第三晶体管M3和所述第四晶体管M4为PMOS管。所述第一开关管S1可以是NMOS管，也可以是PMOS管；所述第二开关管S2可以是NMOS管，也可以是PMOS管。

在一种可能的实施例中，所述传输模块包括L个行列开关和M个传输阵列，所述M为正整数，所述ADC模块包括N个ADC单元，L大于或等于M，且N大于或等于M，每一个所述传输阵列的输入端均连接至少一个所述行列开关的输出端，每一个所述传输阵列的输出端均连接至少一个所述ADC单元的输入端；所述仲裁模块还连接传输模块，并控制所述传输模块将所述第三模拟信号传输至ADC模块，包括：所述仲裁模块连接所述行列开关，并控制所述行列开关将所述第三模拟信号传递给所述传输阵列，所述传输阵列连接所述ADC单元，且所述传输阵列接收所述第三模拟信号，并将所述第三模拟信号传输至所述ADC单元。在本实施例中，可以通过所述行列开关来控制所述第三模拟信号在所述传输阵列之间的传输，以防止所述第三模拟信号传输出现冲突。并且还通过所述每一个所述传输阵列的输入端均连接至少一个所述行列开关的输出端，每一个所述传输阵列的输出端均连接至少一个所述ADC单元的输入端，使得第三模拟信号可以被传输至相对应的所述ADC单元，保证所述第三模拟信号被顺利传输，而不发生信号传输错乱的现象。

进一步地，所述传输阵列包括第一传输门和第二传输门，所述第一传输门包括第一分支传输门和第二分支传输门；所述第二传输门包括第三分支传输门和第四分支传输门；所述第一分支传输门和所述第二分支传输门的输出端分别连接不同的所述第二传输门；所述第三分支传输门和所述第四分支传输门的输出端分别连接不同的所述ADC单元。在本实施例中，一般来说，可以仅通过所述第一分支传输门连接所述第三分支传输门，并通过所述第三分支传输门将所述第三模拟信号传输至所述第三分支传输门所连接的所述ADC单元，但是因为所述ADC单元可能存在资源已被占用的情况，所述可以通过设置所述第二分支传输门和所述第四分支传输门，且所述第四分支传输门连接与所述第三分支传输门不同的所述ADC单元，可以根据所述ADC单元的资源情况合理调用合适的传输通道，以提高信息处理的效率。

示例性地，如图3所示，所述传输模块包括4个行列开关，4个第一分支传输门、4个第二分支传输门、4个第三分支传输门和4个第四分支传输门(图3中的第一传输节点、第二传输节点和输出节点都不是器件，只是所述传输模块中的产生分支电路的节点)，其中所述第二分支传输门用于对所述第三模拟信号进行1个相对位移的传输，所述第四分支传输门对所述第三模拟信号进行2个相对位移的传输。以其中一个行列开关a301所在的一条传输支路为例，来解释所述传输模块的工作原理。当所述第三模拟信号传输至所述行列开关a301时，当所述ADC模块中的ADC单元a308未被占用时，所述第三模拟信号通过所述行列开关a301传输至所述第一传输节点，且所述第一分支传输门a302开启，并将所述第三模拟信号传输至第二传输节点a，然后通过所述第二传输节点a传输至所述第三分支传输门a304中，最后通过所述第三分支传输门a304传输至输出节点a，并通过所述输出节点a，将所述第三模拟信号传输至所述ADC单元a308上；当所述ADC单元a308被占用时，所述第三模拟信号可以通过所述第一分支传输门a302与第四分支传输门a305之间的传输通道传输至ADC单元c310上；也可以通过所述第二分支传输门a303与第三分支传输门b306之间的传输通道传输至ADC单元b309上；还可以通过所述第二分支传输门a303与第四分支传输门b307之间的传输通道传输至ADC单元d311上。在本实施例中，可以根据所述ADC模块的资源情况来确定进行传输的分支，以提高信息处理的效率，且所述第三模拟信号不管经过哪个行列开关，通过位移设置均可以被传输至任一ADC单元中，以合理利用所述ADC单元的资源。本实施例以图3为例来解释所述传输模块的工作原理，所述行列开关、第一分支传输门、第二分支传输门、第三分支传输门、第四分支传输门以及ADC单元的数目不受限制，且在每一条传输支路上至少有第一传输门和第二传输门，也可以有多个类似的传输门，还可以有多个传输节点，并且每个传输节点可以有多条对应的分支传输通道。比较优选的实施方式为所述第一分支传输门、第二分支传输门、第三分支传输门、第四分支传输门的数目为所述行列开关(或像素点)的数目的两倍。

在一种可能的实施例中，所述存储模块用于获取连续帧的电信号，所述存储模块还用于将所述连续帧的电信号转换为所述第一模拟信号和所述第二模拟信号。在本实施例中，所述连续帧的电信号为指代曝光之后的像素单元所生成的所有电荷、电压或电流。本发明通过所述存储模块获取所述连续帧的电信号，并将所述连续帧的电信号转换为所述第一模拟信号和所述第二模拟信号，可以便于所述当前帧和所述前一帧的模拟信号之间的比较。

在又一种可能的实施例中，所述存储模块包括第一存储单元和第二存储单元；所述第一存储单元包括第三开关管S3、第一电容C1、第五晶体管M5和第六晶体管M6；所述第二存储单元包括第四开关管S4、第二电容C2、第七晶体管M7和第八晶体管M8；所述第一存储单元用于存储所述连续帧中的所述第一模拟信号；所述第二存储单元用于存储所述连续帧中的所述第二模拟信号，包括：所述第三开关管S3的源极获取所述连续帧的电信号，所述第一电容C1的一端连接所述第三开关管S3的漏极，用以将所述连续帧的电信号转换为所述第一模拟信号，所述第六晶体管M6的源极连接电源，所述第六晶体管M6的栅极连接所述第三开关管S3的漏极，所述第六晶体管M6的漏极连接所述第五晶体管M5的漏极，所述第五晶体管M5的源极连接所述第一电容C1的另一端，用以获取所述第一模拟信号，所述第五晶体管M5的漏极用于输出所述第一模拟信号；所述第四开关管S4的源极获取所述连续帧的电信号，所述第二电容C2的一端连接所述第四开关管S4的漏极，用以将所述连续帧的电信号转换为所述第二模拟信号，所述第八晶体管M8的源极连接电源，所述第八晶体管M8的栅极连接所述第四开关管S4的漏极，所述第八晶体管M8的漏极连接所述第七晶体管M7的漏极，所述第七晶体管M7的源极连接所述第二电容C2的另一端，用以获取所述第二模拟信号，所述第七晶体管M7的漏极用于输出所述第二模拟信号。

在本实施例中，对所述第一存储单元和所述第二存储单元中的晶体管的类型均不作限制，所述第五晶体管M5用于给所述第一存储单元提供稳定的电流，且所述第六晶体管M6用于保持所述第一存储单元中所述第一模拟信号传输的稳定。所述第七晶体管M7用于给所述第二存储单元提供稳定的电流，且所述第八晶体管M8用于保持所述第二存储单元中所述第二模拟信号传输的稳定。

再进一步地，如图6所示，所述电路还包括时间计数器601；所述存储模块101连接所述时间计时器601，还用于根据所述时间计数器601区分连续帧中的所述第一模拟信号和所述第二模拟信号。在本实施例中，所述电路通过所述时间计数器区分连续帧中的所述第一模拟信号和所述第二模拟信号，简单便捷，易于操作。

本申请实施例还提供一种图像传感器，包括如上述实施例中任一项所述的信号传输电路。

本实施例通过比较相邻帧之间的模拟信号确定当前帧发生变化的模拟信号，使得所述图像传感器可以根据变化的模拟信号及地址信息输出图像，还可以当变化的模拟信号所对应的像素点的数量超过一定比例时，所述图像传感器根据所述第一模拟信号相对应的所述第二数字信号输出图像信息，可以根据实际情况确定所需获取的图像信息，以减少传输的信息量，达到满足图像帧率的需求。

以上所述，仅为本申请实施例的具体实施方式，但本申请实施例的保护范围并不局限于此，任何在本申请实施例揭露的技术范围内的变化或替换，都应涵盖在本申请实施例的保护范围之内。因此，本申请实施例的保护范围应以该权利要求的保护范围为准。

Claims (10)

1.一种信号传输电路，其特征在于，包括：

存储模块，用于存储第一模拟信号和第二模拟信号，所述第一模拟信号为当前帧的全部像素点所对应的模拟信号，所述第二模拟信号为前一帧的全部像素点所对应的模拟信号；

比较模块连接所述存储模块，用以获取所述第一模拟信号和所述第二模拟信号，并比较所述第一模拟信号和所述第二模拟信号以生成比较结果；

仲裁模块连接所述比较模块以获取所述比较结果，并根据所述比较结果确定第三模拟信号，所述第三模拟信号为所述第一模拟信号相对于所述第二模拟信号中发生变化的部分，所述仲裁模块还获取第一像素点，所述第一像素点为所述第三模拟信号所对应的像素点；

所述仲裁模块内设置有第二像素点，所述第二像素点为所述当前帧的全部像素点，判断所述第一像素点和所述第二像素点的关系是否符合预设条件；所述仲裁模块还连接地址模块，若所述第一像素点和所述第二像素点的关系符合预设条件，则所述仲裁模块控制所述地址模块输出所述第三模拟信号的地址信息；

所述仲裁模块还连接传输模块，并控制所述传输模块将所述第三模拟信号传输至ADC模块；所述ADC模块连接所述传输模块，用于将所述第三模拟信号转换为第一数字信号；

信号编码模块连接所述地址模块和所述ADC模块，用于获取所述第一数字信号和所述地址信息，并对所述第一数字信号和所述地址信息进行编码，以获得编码信息，并输出所述编码信息。

2.根据权利要求1所述的电路，其特征在于，所述仲裁模块判断所述第一像素点和所述第二像素点的关系是否符合预设条件，包括：

若所述第一像素点和所述第二像素点的关系不符合所述预设条件，所述仲裁模块控制所述传输模块将所述第一模拟信号传输至所述ADC模块；

所述ADC模块将所述第一模拟信号转换为第二数字信号；

所述信号编码模块获取所述第二数字信号，并输出所述第二数字信号。

3.根据权利要求1所述的电路，其特征在于，所述比较模块包括第一输入支路、第二输入支路和输出支路，所述输出支路包括差分放大器和比较器；

所述比较模块连接所述存储模块，用以获取所述第一模拟信号和所述第二模拟信号，包括：

所述第一输入支路连接所述存储模块，用以获取所述第一模拟信号；所述第二输入支路连接所述存储模块，用以获取所述第二模拟信号；

所述比较模块比较所述第一模拟信号和所述第二模拟信号以生成比较结果，包括：

所述差分放大器的第一输入端连接所述第一输入支路，用以接收所述第四模拟信号；所述差分放大器的第二输入端连接所述第二输入支路，用以接收所述第五模拟信号；所述第四模拟信号为所述第一模拟信号和所述第二模拟信号中的一个模拟信号，所述第五模拟信号为所述第一模拟信号和所述第二模拟信号中的另一个模拟信号，且所述第四模拟信号小于或等于所述第五模拟信号

所述比较器的第一输入端连接所述差分放大器的输出端，用以获取所述第四模拟信号和所述第五模拟信号的差值；所述比较器的第二输入端接入第一预设阈值，所述比较器比较所述差值和所述第一预设阈值，且所述比较器的输出端输出比较结果。

4.根据权利要求3所述的电路，其特征在于，所述第一输入支路包括第一开关管、第一晶体管和第二晶体管；所述第二输入支路包括第二开关管、第三晶体管和第四晶体管；

所述差分放大器的第一输入端连接所述第一输入支路，用以接收所述第四模拟信号；所述差分放大器的第二输入端连接所述第二输入支路，用以接收所述第五模拟信号，包括：

所述第一开关管的源极连接所述存储模块，所述第一晶体管的源极连接所述第一开关管的漏极；所述第一晶体管的栅极连接所述第二开关管的漏极；所述第二晶体管的栅极连接所述第一开关管的漏极，所述第二晶体管的源极连接所述第二开关管的漏极，所述差分放大器的所述第一输入端连接所述第一晶体管的漏极和所述第二晶体管的漏极，用以接收所述第四模拟信号；

所述第二开关管的源极连接所述存储模块，所述第三晶体管的栅极连接所述第二开关管的漏极，所述第三晶体管的源极连接所述第一开关管的漏极；所述第四晶体管的栅极连接所述第一开关管的漏极，所述第四晶体管的源极连接所述第二开关管的漏极，所述差分放大器的所述第二输入端连接所述第三晶体管的漏极和所述第四晶体管的漏极，用以接收所述第五模拟信号。

5.根据权利要求1所述的电路，其特征在于，所述传输模块包括L个行列开关和M个传输阵列，所述M为正整数，所述ADC模块包括N个ADC单元，L大于或等于M，且N大于或等于M，每一个所述传输阵列的输入端均连接至少一个所述行列开关的输出端，每一个所述传输阵列的输出端均连接至少一个所述ADC单元的输入端；

所述仲裁模块还连接传输模块，并控制所述传输模块将所述第三模拟信号传输至ADC模块，包括：

所述仲裁模块连接所述行列开关，并控制所述行列开关将所述第三模拟信号传递给所述传输阵列，所述传输阵列连接所述ADC单元，且所述传输阵列接收所述第三模拟信号，并将所述第三模拟信号传输至所述ADC单元。

6.根据权利要求5所述的电路，其特征在于，所述传输阵列包括第一传输门和第二传输门，所述第一传输门包括第一分支传输门和第二分支传输门；所述第二传输门包括第三分支传输门和第四分支传输门；所述第一分支传输门和所述第二分支传输门的输出端分别连接不同的所述第二传输门；所述第三分支传输门和所述第四分支传输门的输出端分别连接不同的所述ADC单元。

7.根据权利要求1所述的电路，其特征在于，所述存储模块用于获取连续帧的电信号，所述存储模块还用于将所述连续帧的电信号转换为所述第一模拟信号和所述第二模拟信号。

8.根据权利要求7所述的电路，其特征在于，所述存储模块包括第一存储单元和第二存储单元；所述第一存储单元包括第三开关管、第一电容、第五晶体管和第六晶体管；所述第二存储单元包括第四开关管、第二电容、第七晶体管和第八晶体管；

所述第一存储单元用于存储所述连续帧中的所述第一模拟信号；所述第二存储单元用于存储所述连续帧中的所述第二模拟信号，包括：

所述第三开关管的源极获取所述连续帧的电信号，所述第一电容的一端连接所述第三开关管的漏极，用以将所述连续帧的电信号转换为所述第一模拟信号，所述第六晶体管的源极连接电源，所述第六晶体管的栅极连接所述第三开关管的漏极，所述第六晶体管的漏极连接所述第五晶体管的漏极，所述第五晶体管的源极连接所述第一电容的另一端，用以获取所述第一模拟信号，所述第五晶体管的漏极用于输出所述第一模拟信号；

所述第四开关管的源极获取所述连续帧的电信号，所述第二电容的一端连接所述第四开关管的漏极，用以将所述连续帧的电信号转换为所述第二模拟信号，所述第八晶体管的源极连接电源，所述第八晶体管的栅极连接所述第四开关管的漏极，所述第八晶体管的漏极连接所述第七晶体管的漏极，所述第七晶体管的源极连接所述第二电容的另一端，用以获取所述第二模拟信号，所述第七晶体管的漏极用于输出所述第二模拟信号。

9.根据权利要求8所述的电路，其特征在于，还包括时间计数器；所述存储模块连接所述时间计时器，还用于根据所述时间计数器区分连续帧中的所述第一模拟信号和所述第二模拟信号。

10.一种图像传感器，其特征在于，包括：如权利要求1至9任一项所述的信号传输电路。

Images