CN113091900A - 一种读出电路和一种红外成像仪 - Google Patents
一种读出电路和一种红外成像仪 Download PDFInfo
- Publication number
- CN113091900A CN113091900A CN202110225587.6A CN202110225587A CN113091900A CN 113091900 A CN113091900 A CN 113091900A CN 202110225587 A CN202110225587 A CN 202110225587A CN 113091900 A CN113091900 A CN 113091900A
- Authority
- CN
- China
- Prior art keywords
- circuit
- signal
- pmos
- clock signal
- tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007493 shaping process Methods 0.000 claims abstract description 26
- 230000010355 oscillation Effects 0.000 claims abstract description 16
- 230000000630 rising effect Effects 0.000 claims description 7
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 210000004027 cell Anatomy 0.000 claims description 3
- 210000000352 storage cell Anatomy 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract description 13
- 238000000034 method Methods 0.000 abstract description 10
- 238000006243 chemical reaction Methods 0.000 abstract description 9
- 230000010354 integration Effects 0.000 abstract description 6
- 238000003331 infrared imaging Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 8
- 238000013139 quantization Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011002 quantification Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
本发明提供了一种读出电路和一种红外成像仪，涉及红外成像领域。所述电路包括：振荡单元电路、整形单元电路、与门以及计数存储单元电路；振荡单元电路接收光电流探测器采集的光电流，产生第一时钟信号，输出至整形单元电路；经整形单元电路得到第二时钟信号，经与门得到第三时钟信号，再输出至计数存储单元电路，第三时钟信号的频率大小与光电流的电流值大小成线性关系；计数存储单元电路对时钟信号进行计数并储存；在行选信号为高电平时，将储存的计数输出至列级电路。本发明计数器只需要对时钟信号进行计数，即可简洁的得到光电流的数字量，功耗极小。不受积分电容大小与折叠积分次数的影响，适用于电流值较大的光电流的模数转换。
Description
技术领域
本发明涉及红外成像领域，尤其涉及一种读出电路和一种红外成像仪。
背景技术
红外成像是通过探测物体所发出的红外辐射来识别物体的技术，目前被广泛应用于军事、空间技术、医学等领域。红外焦平面阵列组件是红外成像系统的主体，该组件由红外探测器和红外焦平面读出电路组成。读出电路将红外探测器产生的电信号进行转换并输出给片外的信号处理系统。对于红外焦平面阵列，尤其是长波红外，采用像素级模数转换器(ADC)可以显著提升电荷处理能力。
目前为提高电荷处理能力，在主流设计中往往采用脉冲频率调制(PFM)型ADC。该结构由PFM环路和计数存储结构构成，由于通常电路采用电压复位的结构对积分电容进行复位，而每次复位开关闭合的时间都有着一定量的信号损失，当信号量越大的时候，损失的信号量越多，导致整个读出电路的线性度变差，因此需要对信号量和线性度折衷处理。信号量损失受信号复位时间影响，复位时间越长，信号量的损失也越大。复位时间由比较器和比较器所在的环路决定。想要提高比较器性能、降低比较器延迟的方法通常是增加比较器的功耗，但这会导致整个读出电路阵列的功耗有着明显的增加，从而会影响整个读出电路的性能。
发明内容
本发明提供一种读出电路和一种红外成像仪，提出了一种超大电荷情况下极大地降低整个读出电路阵列功耗但不降低读出电路阵列线性度的技术方案。
本发明实施例第一方面提供一种读出电路，所述电路包括：振荡单元电路、整形单元电路、与门以及计数存储单元电路；
所述振荡单元电路接收光电流探测器采集的光电流，产生第一时钟信号，输出至所述整形单元电路；
所述整形单元电路对所述第一时钟信号进行整形，得到波形更好的第二时钟信号，所述第二时钟信号作为所述与门的输入端，与所述与门的使能信号进行与操作后，得到固定时间内一段稳定时钟波形的第三时钟信号，再输出至所述计数存储单元电路，所述第三时钟信号的频率大小与所述光电流的电流值大小成线性关系；
所述计数存储单元电路对所述第三时钟信号进行计数，并储存；
所述计数存储单元电路在行选信号为高电平时，将储存的计数输出至列级电路。
可选地，所述振荡单元电路包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管；
所述第一PMOS管的源极与所述光电流探测器连接；
所述第一PMOS管的栅极与控制信号电路连接；
所述第一PMOS管的漏极与所述第二PMOS管的源极、所述第三PMOS管的源极、以及所述第四PMOS管的源极分别连接；
所述第二PMOS管的栅极与所述第一NMOS管的栅极以及所述整形单元电路分别连接；
所述第二PMOS管的漏极与所述第三PMOS管的栅极、所述第一NMOS管的漏极、以及所述第二NMOS管的栅极分别连接；
所述第三PMOS管的漏极与所述第四PMOS管的栅极、所述第二NMOS管的漏极、以及所述第三NMOS管的栅极分别连接；
所述第四PMOS管的漏极与所述第三NMOS管的漏极以及所述整形单元电路分别连接；
所述第一NMOS管的源极、所述第二NMOS管的源极以及所述第三NMOS管的源极均接地。
可选地，所述计数存储单元电路包括：n-bit计数器、n-bit存储器；
所述n-bit计数器与所述控制信号电路、所述n-bit存储器以及所述与门的输出端分别连接；
所述n-bit存储器与所述控制信号电路和所述列级电路分别连接。
可选地，所述整形单元电路包括：比较器；
所述比较器的同相端与所述第四PMOS管的漏极、所述第三NMOS管的漏极、所述第二PMOS管的栅极、以及所述第一NMOS管的栅极分别连接；
所述比较器的反相端与参考电压端连接；
所述比较器的输出端与所述与门的第一输入端连接。
可选地，所述控制电路产生使能信号、复位信号、写信号；偏置电路产生偏置信号；
所述偏置电路发送所述偏置信号至所述第一PMOS管的栅极；
所述控制电路发送所述使能信号至所述与门的第二输入端；
所述控制电路发送所述复位信号至所述n-bit计数器；
所述控制电路发送所述写信号至所述n-bit存储器。
可选地，所述读出电路工作期间，所述偏置信号控制所述第一PMOS管常导通；
所述复位信号的下降沿结束预设时间后，所述使能信号的上升沿开始；
所述使能信号的高电平持续时间小于所述复位信号的高电平持续时间；
所述使能信号下降沿结束后，至所述复位信号上升沿开始前的时间段内，所述写信号为高电平。
可选地，所述第一PMOS管导通时，对所述光电探测器的电压进行钳位，且所述光电流流向所述第二PMOS管的源极、所述第三PMOS管的源极、以及所述第四PMOS管的源极；
所述第二PMOS管的源极、所述第三PMOS管的源极、以及所述第四PMOS管的源极流入的光电流，在所述第四PMOS管的漏极以及所述第三NMOS管的漏极上产生所述第一时钟信号。
可选地，所述复位信号高电平时，所述n-bit计数器的计数清零，重新开始对所述第三时钟信号进行计数；
所述写信号的高电平时，所述n-bit计数器的计数结果储存至所述n-bit存储器。
可选地，以所述第二PMOS管与所述第一NMOS管为一级，在此基础上再加所述第三PMOS管与所述第二NMOS管为二级，再加所述第四PMOS管与所述第三NMOS管为三级；
以至少三级为基础，按照所述时钟信号频率的实际需求，以奇数级的数量增加PMOS管和NMOS管。
本发明实施例第二方面提供一种红外成像仪，所述红外成像仪包括：光电流探测器以及如第一方面任一所述的读出电路。
本发明提供的读出电路，振荡单元电路接收光电流探测器采集的光电流，产生第一时钟信号，输出至整形单元电路，整形单元电路对第一时钟信号进行整形，得到波形更好的第二时钟信号，第二时钟信号作为与门的输入端，与与门的使能信号进行与操作后，得到固定时间内一段稳定时钟波形的第三时钟信号，再输出至计数存储单元电路，第三时钟信号的频率大小与光电流的大小成线性关系；计数存储单元电路对第三时钟信号进行计数，并储存；计数存储单元电路在行选信号为高电平时，将储存的计数输出至列级电路。
本发明将光电流转换成时钟信号，由于时钟信号的频率大小与光电流的电流值成线性关系，因此计数器只需要对时钟信号进行计数，即可简洁的得到光电流的数字量，功耗极小。并且整个读出电路实现模数转换不受积分电容大小与折叠积分次数的影响，适用于电流值较大的光电流的模数转换。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是目前采用脉冲频率调制(PFM)型ADC的读出电路结构示意图；
图2是本发明实施例的读出电路的模块化示意图；
图3是本发明实施例中一种优选的读出电路的结构示意图；
图4是本发明实施例中振荡单元的具体电路结构示意图；
图5是本发明实施例中各个信号的时序示意图；
图6是本发明实施例中，包括多级的振荡单元ZD的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
发明人发现，目前采用脉冲频率调制(PFM)型ADC的读出电路，通常电路采用电压复位的结构对积分电容进行复位，而每次复位开关闭合的时间都有着一定量的信号损失，当信号量越大的时候，损失的信号量越多，导致整个读出电路的线性度变差。例如：参照图1，示出了目前采用脉冲频率调制(PFM)型ADC的读出电路结构示意图，光电流探测器DG采集光电流，在积分信号INTN为低电平前，即在每个量化周期开始时，首先由一个复位信号RST控制开关组件S2闭合，对积分电容CINT进行复位，将其电压复位至VR，同时复位信号RST还对n-bit计数器进行复位清零。
量化周期开始时，积分信号INTN变为低电平，光电流探测器DG采集光电流开始在积分电容CINT上进行积分，得到需要量化的光电流。而在量化过程中，比较器翻转产生脉冲信号使得开关组件S1闭合，对积分电容CINT进行复位，由于比较器翻转和信号的传输存在一定的时延，积分电容CINT上的电压在时延期间会继续上升一小截开关组件S1才闭合，而积分电容CINT上升一小截后的电压降到VR还需要一小段时间，在上述过程中光电流依然在积分但并不计入有效计数时间，即造成了信号量的损失，其导致n-bit计数器的实际计数产生偏差，尤其是当信号量越大，也即光电流越大时，这种信号量的损失越高，n-bit计数器的实际计数产生偏差越高，最终导致整个读出电路的线性度变差。
而想要解决上述问题，就需要提高比较器性能、降低比较器延迟，但会增加比较器的功耗。此外，发明人还发现，由于复位开关S1、S2和积分电容CINT的结构，读出电路中伴有KTC噪声，通常KTC噪声可以通过增大积分电容CINT的值来抑制。基于PFM的像素级ADC需要在像素内部实现足够精度的计数器和存储器，所以数字模块占用面积很大，而随着像素阵列规模的不断增大，对于像素尺寸的要求也颇为严苛，因此上述结构对于积分电容CINT的尺寸限制较大，导致很难抑制KTC噪声的影响。
基于上述研究发现，发明人经过大量研究，仿真以及实测，创造性的提出了本发明的读出电路，以下对本发明的读出电路进行详细说明。
参照图2，示出了本发明实施例的读出电路的模块化示意图，读出电路包括：振荡单元电路、整形单元电路、与门以及计数存储单元电路；振荡单元电路接收光电流探测器采集的光电流，产生第一时钟信号，该第一时钟信号输出至整形单元电路；整形单元电路对第一时钟信号进行整形，得到波形更好的第二时钟信号，该第二时钟信号作为与门的输入端，与与门的使能信号进行与操作后，得到固定时间内一段稳定时钟波形的第三时钟信号，再输出至计数存储单元电路，该第三时钟信号的频率大小与光电流的电流值大小成线性关系；计数存储单元电路对第三时钟信号进行计数并储存，该计数的结果即为光电流对应的量化结果；计数存储单元电路在行选信号为高电平时，将储存的计数的结果输出至列级电路。
参照图3，示出了本发明实施例中一种优选的读出电路的结构示意图，图3中包括：第一PMOS管M1、振荡单元ZD、与门AND、n-bit计数器DJ、n-bit存储器CH以及比较器UA，虚线框内的为优选的读出电路。第一PMOS管M1的源极与光电探测器DG连接，第一PMOS管M1的漏极与振荡单元连接，n-bit存储器CH与列级电路LS连接。
其中，振荡单元电路包括：振荡单元ZD，为了图示的简洁，图3中未示出振荡单元ZD的具体电路结构，振荡单元ZD的一种具体电路结构参照图4所示，其包括：第二PMOS管M2、第三PMOS管M3、第四PMOS管M4、第一NMOS管M5、第二NMOS管M6、第三NMOS管M7。比较器UA是为了对第一时钟信号进行整形，以得到更好的信号波形，进而得到更精确的计数结果。也可以用其他结构替换比较器UA，只需要满足对第一时钟信号进行整形的要求即可，本发明实施例中，具体以比较器UA指代满足对第一时钟信号进行整形的元器件或者电路。
计数存储单元电路包括：n-bit计数器DJ、n-bit存储器CH。
结合图3和图4，本发明实施例优选的读出电路的其中一种结构为：假设比较器UA为整形单元电路。第一PMOS管M1的源极与光电流探测器DG连接；第一PMOS管M1的栅极与偏置电路PZ连接；第一PMOS管M1的漏极与第二PMOS管M2的源极、第三PMOS管M3的源极、以及第四PMOS管M4的源极分别连接；第二PMOS管M2的栅极与第一NMOS管M5的栅极以及比较器UA的同相端分别连接；第二PMOS管M2的漏极与第三PMOS管M3的栅极、第一NMOS管M5的漏极、以及第二NMOS管M6的栅极分别连接；第三PMOS管M3的漏极与第四PMOS管M4的栅极、第二NMOS管M6的漏极、以及第三NMOS管M7的栅极分别连接；第四PMOS管M4的漏极与第三NMOS管M7的漏极以及比较器UA的同相端分别连接；第一NMOS管M5的源极、第二NMOS管M6的源极以及第三NMOS管M7的源极均接地。比较器UA的反相端与参考电压端VREF连接；比较器UA的输出端和与门AND的第一输入端连接，与门AND的第二输入端与控制电路KG连接，输出端与n-bit计数器DJ连接。
n-bit计数器DJ除了和与门AND的输出端连接之外，还与控制电路KG、以及n-bit存储器CH分别连接；n-bit存储器CH与控制电路KG和列级电路LS分别连接。
上述电路结构是以比较器UA作为整形单元电路的情况，假设采用其他方式对第一时钟信号整形则相应替换即可，不再赘述。
偏置电路PZ产生偏置信号VBP；控制电路KG产生使能信号EN、复位信号RST、写信号TR；偏置电路PZ将偏置信号VBP发送至第一PMOS管M1的栅极，控制电路KG将使能信号EN发送至与门AND的第二输入端，将复位信号RST发送至n-bit计数器DJ，将写信号TR发送至n-bit存储器CH。
上述信号的时序参见图5所示，读出电路工作期间，偏置信号VBP控制第一PMOS管M1常导通；复位信号RST的下降沿结束预设时间后，使能信号EN的上升沿开始；该预设时间是一个时间长度极小的预设时间，图5中为了图示的正确，示例性的表示两者之间时间点不相同，并不代表具体的时间长度。
使能信号EN的高电平持续时间小于复位信号RST的低电平持续时间；使能信号EN下降沿结束后，至复位信号RST上升沿开始前的时间段内，写信号TR为高电平。
读出电路工作时，第一PMOS管M1导通，光电流Idet流向第二PMOS管M2的源极、第三PMOS管M3的源极、以及第四PMOS管M4的源极；也即光电流Idet流向振荡单元ZD。第二PMOS管M2的源极、第三PMOS管M3的源极、以及第四PMOS管M4的源极流入的光电流Idet，经过振荡单元ZD后，在第四PMOS管M4的漏极以及第三NMOS管M7的漏极上产生第一时钟信号(图4中Vout)，该第一时钟信号输出至比较器UA。复位信号RST高电平时，n-bit计数器DJ的计数清零，重新开始对时钟信号进行计数；写信号TR的高电平时，n-bit计数器DJ的计数结果储存至n-bit存储器CH中，该计数结果即为光电流Idet模数转换的结果。
另外，n-bit存储器CH还接收控制电路KG发送的行选信号RS，当行选信号RS为高电平时，n-bit存储器CH将储存的计数结果输出至列级电路LS。
本发明实施例的读出电路，结合信号的时序，具体的工作原理为：
对于像素阵列中的每个像素，在开始模数转换时，偏置信号VBP控制第一PMOS管M1导通，复位信号RST为高电平，n-bit计数器DJ的计数清零。第一PMOS管M1导通，光电流Idet流向第二PMOS管M2的源极、第三PMOS管M3的源极、以及第四PMOS管M4的源极；也即光电流Idet流向振荡单元ZD。光电流Idet经过振荡单元ZD后，在第四PMOS管M4的漏极以及第三NMOS管M7的漏极上产生第一时钟信号，该第一时钟信号的频率大小与光电流Idet的电流值大小成线性关系，即，光电流Idet的电流值越大，第一时钟信号的频率越大。假设比较器UA作为整形单元电路，那么该第一时钟信号先被比较器UA整形，得到波形更好的第二时钟信号，该第二时钟信号作为与门AND的一个输入信号，与使能信号EN进行与操作后，得到固定时间内一段稳定时钟波形的第三时钟信号，再被n-bit计数器DJ进行计数。当写信号TR高电平时，n-bit计数器DJ计数的结果储存在n-bit存储器CH中，该计数结果即为光电流Idet模数转换的结果。
由上所述，可以知晓，光电流Idet越大，第三时钟信号的频率越快，在相同的一帧时间内，n-bit计数器DJ计数得到的数值就越大，即数字量越大。由于本发明实施例的读出电路结构中不需要积分电容，仅靠振荡单元即可完成对光电流的量化，因此可实现在小像元面积内的大电荷量(即电流值大的光电流)的读出。
需要说明的是，在振荡单元ZD的结构中，假设以第二PMOS管M2与第一NMOS管M5为一级，那么在此基础上再加上第三PMOS管M3与第二NMOS管M6则变为二级，再加上第四PMOS管M4与第三NMOS管M7则变为三级，以此类推，例如如图6所示，包括多级的振荡单元ZD的结构示意图。振荡单元的级数可以调整，相对于相同大小的光电流，越多的级数，其输出的时钟信号的频率越小，可以按照实际的需求，选择振荡单元的级数，但是振荡单元ZD的级数必须是奇数级的数量来增加。即最少为三级，往上就是五级、七级…。
基于上述读出电路，本发明实施例还提供红外成像仪，所述红外成像仪包括：光电流探测器以及如上任一所述的读出电路。
通过上述实施例，本发明的读出电路，将光电流转换成时钟信号，由于时钟信号的频率大小与光电流的电流值大小成线性关系，因此计数器只需要对时钟信号进行计数，即可简洁的得到光电流的数字量，功耗极小。并且整个读出电路实现模数转换不受积分电容大小的限制，适用于电流值较大的光电流的模数转换。另外，本发明的读出电路中比较器(或其他可以满足对时钟信号整形的元器件或者电路)仅用于时钟信号的整形，对其性能没有严苛的要求，不再需要常规模数转换电路中的高性能比较器，像素电路模拟部分的功耗仅与光电流大小有关，从而降低了读出电路的功耗。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。
Claims (10)
1.一种读出电路，其特征在于，所述电路包括：振荡单元电路、整形单元电路、与门以及计数存储单元电路；
所述振荡单元电路接收光电流探测器采集的光电流，产生第一时钟信号，输出至所述整形单元电路；
所述整形单元电路对所述第一时钟信号进行整形，得到波形更好的第二时钟信号，所述第二时钟信号作为所述与门的输入端，与所述与门的使能信号进行与操作后，得到固定时间内一段稳定时钟波形的第三时钟信号，再输出至所述计数存储单元电路，所述第三时钟信号的频率大小与所述光电流的电流值大小成线性关系；
所述计数存储单元电路对所述第三时钟信号进行计数，并储存；
所述计数存储单元电路在行选信号为高电平时，将储存的计数输出至列级电路。
2.根据权利要求1所述的电路，其特征在于，所述振荡单元电路包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管；
所述第一PMOS管的源极与所述光电流探测器连接；
所述第一PMOS管的栅极与控制信号电路连接；
所述第一PMOS管的漏极与所述第二PMOS管的源极、所述第三PMOS管的源极、以及所述第四PMOS管的源极分别连接；
所述第二PMOS管的栅极与所述第一NMOS管的栅极以及所述整形单元电路分别连接；
所述第二PMOS管的漏极与所述第三PMOS管的栅极、所述第一NMOS管的漏极、以及所述第二NMOS管的栅极分别连接；
所述第三PMOS管的漏极与所述第四PMOS管的栅极、所述第二NMOS管的漏极、以及所述第三NMOS管的栅极分别连接；
所述第四PMOS管的漏极与所述第三NMOS管的漏极以及所述整形单元电路分别连接；
所述第一NMOS管的源极、所述第二NMOS管的源极以及所述第三NMOS管的源极均接地。
3.根据权利要求2所述的电路，其特征在于，所述计数存储单元电路包括：n-bit计数器、n-bit存储器；
所述n-bit计数器与所述控制信号电路、所述n-bit存储器以及所述与门的输出端分别连接；
所述n-bit存储器与所述控制信号电路和所述列级电路分别连接。
4.根据权利要求2所述的电路，其特征在于，所述整形单元电路包括：比较器；
所述比较器的同相端与所述第四PMOS管的漏极、所述第三NMOS管的漏极、所述第二PMOS管的栅极、以及所述第一NMOS管的栅极分别连接；
所述比较器的反相端与参考电压端连接；
所述比较器的输出端与所述与门的第一输入端连接。
5.根据权利要求3所述的电路，其特征在于，所述控制电路产生使能信号、复位信号、写信号；偏置电路产生偏置信号；
所述偏置电路发送所述偏置信号至所述第一PMOS管的栅极；
所述控制电路发送所述使能信号至所述与门的第二输入端；
所述控制电路发送所述复位信号至所述n-bit计数器；
所述控制电路发送所述写信号至所述n-bit存储器。
6.根据权利要求3所述的电路，其特征在于，所述读出电路工作期间，所述偏置信号控制所述第一PMOS管常导通；
所述复位信号的下降沿结束预设时间后，所述使能信号的上升沿开始；
所述使能信号的高电平持续时间小于所述复位信号的低电平持续时间；
所述使能信号下降沿结束后，至所述复位信号上升沿开始前的时间段内，所述写信号为高电平。
7.根据权利要求3所述的电路，其特征在于，所述第一PMOS管导通时，对所述光电探测器的电压进行钳位，且所述光电流流向所述第二PMOS管的源极、所述第三PMOS管的源极、以及所述第四PMOS管的源极；
所述第二PMOS管的源极、所述第三PMOS管的源极、以及所述第四PMOS管的源极流入的光电流，在所述第四PMOS管的漏极以及所述第三NMOS管的漏极上产生所述第一时钟信号。
8.根据权利要求6所述的电路，其特征在于，所述复位信号高电平时，所述n-bit计数器的计数清零，重新开始对所述第三时钟信号进行计数；
所述写信号的高电平时，所述n-bit计数器的计数结果储存至所述n-bit存储器。
9.根据权利要求6所述的电路，其特征在于，以所述第二PMOS管与所述第一NMOS管为一级，在此基础上再加所述第三PMOS管与所述第二NMOS管为二级，再加所述第四PMOS管与所述第三NMOS管为三级；
以至少三级为基础，按照所述时钟信号频率的实际需求，以奇数级的数量增加PMOS管和NMOS管。
10.一种红外成像仪，其特征在于，所述红外成像仪包括：光电流探测器以及如权利要求1-9任一所述的读出电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110225587.6A CN113091900A (zh) | 2021-03-01 | 2021-03-01 | 一种读出电路和一种红外成像仪 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110225587.6A CN113091900A (zh) | 2021-03-01 | 2021-03-01 | 一种读出电路和一种红外成像仪 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113091900A true CN113091900A (zh) | 2021-07-09 |
Family
ID=76668076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110225587.6A Pending CN113091900A (zh) | 2021-03-01 | 2021-03-01 | 一种读出电路和一种红外成像仪 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113091900A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114205542A (zh) * | 2021-11-18 | 2022-03-18 | 北京领丰视芯科技有限责任公司 | 像素级电路和红外成像仪 |
| CN114245040A (zh) * | 2021-11-18 | 2022-03-25 | 北京领丰视芯科技有限责任公司 | 读出电路和红外成像仪 |
| CN114245038A (zh) * | 2021-11-18 | 2022-03-25 | 北京领丰视芯科技有限责任公司 | 列级电路、焦平面阵列读出电路及红外成像仪 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100051787A1 (en) * | 2008-09-04 | 2010-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Photodetector |
| CN104539286A (zh) * | 2014-12-10 | 2015-04-22 | 深圳市国微电子有限公司 | 基频时钟产生电路 |
| CN106441561A (zh) * | 2016-08-31 | 2017-02-22 | 北京控制工程研究所 | 一种小型化摆动红外电路系统 |
| CN108491018A (zh) * | 2018-04-04 | 2018-09-04 | 上海申矽凌微电子科技有限公司 | 一种片上升压电压源电路 |
| CN110366823A (zh) * | 2017-03-01 | 2019-10-22 | ams国际有限公司 | 光频转换器装置和用于光频转换的方法 |
| CN111010517A (zh) * | 2019-12-04 | 2020-04-14 | 北京贯月芯通科技有限责任公司 | 一种读出电路以及包括这种读出电路的探测设备 |
| CN112165250A (zh) * | 2020-10-12 | 2021-01-01 | 唯捷创芯(天津)电子技术股份有限公司 | 一种电荷泵电路、芯片及通信终端 |
-
2021
- 2021-03-01 CN CN202110225587.6A patent/CN113091900A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100051787A1 (en) * | 2008-09-04 | 2010-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Photodetector |
| CN104539286A (zh) * | 2014-12-10 | 2015-04-22 | 深圳市国微电子有限公司 | 基频时钟产生电路 |
| CN106441561A (zh) * | 2016-08-31 | 2017-02-22 | 北京控制工程研究所 | 一种小型化摆动红外电路系统 |
| CN110366823A (zh) * | 2017-03-01 | 2019-10-22 | ams国际有限公司 | 光频转换器装置和用于光频转换的方法 |
| CN108491018A (zh) * | 2018-04-04 | 2018-09-04 | 上海申矽凌微电子科技有限公司 | 一种片上升压电压源电路 |
| CN111010517A (zh) * | 2019-12-04 | 2020-04-14 | 北京贯月芯通科技有限责任公司 | 一种读出电路以及包括这种读出电路的探测设备 |
| CN112165250A (zh) * | 2020-10-12 | 2021-01-01 | 唯捷创芯(天津)电子技术股份有限公司 | 一种电荷泵电路、芯片及通信终端 |
Non-Patent Citations (2)
| Title |
|---|
| 吴厚航: "《深入浅出玩转FPGA》", 31 May 2010 * |
| 翟生辉等: "《数字逻辑电路》", 30 June 1995 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114205542A (zh) * | 2021-11-18 | 2022-03-18 | 北京领丰视芯科技有限责任公司 | 像素级电路和红外成像仪 |
| CN114245040A (zh) * | 2021-11-18 | 2022-03-25 | 北京领丰视芯科技有限责任公司 | 读出电路和红外成像仪 |
| CN114245038A (zh) * | 2021-11-18 | 2022-03-25 | 北京领丰视芯科技有限责任公司 | 列级电路、焦平面阵列读出电路及红外成像仪 |
| CN114245040B (zh) * | 2021-11-18 | 2022-12-16 | 北京领丰视芯科技有限责任公司 | 读出电路和红外成像仪 |
| CN114245038B (zh) * | 2021-11-18 | 2022-12-16 | 北京领丰视芯科技有限责任公司 | 列级电路、焦平面阵列读出电路及红外成像仪 |
| CN114205542B (zh) * | 2021-11-18 | 2022-12-16 | 北京领丰视芯科技有限责任公司 | 像素级电路和红外成像仪 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113091900A (zh) | 一种读出电路和一种红外成像仪 | |
| US10965897B2 (en) | Comparison device and CMOS image sensor including the same | |
| US8174422B2 (en) | Power-supply-noise cancelling circuit and solid-state imaging device | |
| US9197233B2 (en) | Low power ADC for high dynamic range integrating pixel arrays | |
| US20190355782A1 (en) | Imaging array with extended dynamic range | |
| JP6164869B2 (ja) | 撮像装置、撮像システム、撮像装置の駆動方法 | |
| US10411724B2 (en) | Two-step single-slope comparator with high linearity and CMOS image sensor including the same | |
| TWI488443B (zh) | 同時積分多個差動信號的電路、感測電路及其操作方法 | |
| JP2007281540A (ja) | 物理量分布検出装置および撮像装置 | |
| US10291250B2 (en) | Two-step single-slope comparator with high-resolution and high-speed and CMOS image sensor including the same | |
| US10694134B2 (en) | Comparison device and CMOS image sensor including the same | |
| US8072527B2 (en) | Solid state image sensing device | |
| US11050961B2 (en) | High scanning frequency CMOS-TDI image sensor | |
| CN110190852B (zh) | 一种高速比较器及其形成的模数转换器和读出电路 | |
| WO2014174498A1 (en) | A novel cmos image sensor with event/change detection and reduced data redundancy | |
| JP2009033305A (ja) | 固体撮像装置 | |
| CN108429894B (zh) | 图像传感器、电子设备及图像处理方法 | |
| US9312842B2 (en) | Cascoded comparator with dynamic biasing for column parallel single slope ADCs | |
| US10036669B1 (en) | Infrared focal plane readout integrated circuit | |
| CN114245041B (zh) | 像素电路和红外成像仪 | |
| CN111263090B (zh) | 读出电路结构及其工作时序控制方法 | |
| CN108924445B (zh) | 基于roi的图像读出电路、图像读出方法及图像探测器 | |
| CN114245040B (zh) | 读出电路和红外成像仪 | |
| Kang et al. | Multiple integration method for a high signal-to-noise ratio readout integrated circuit | |
| CN115002368A (zh) | 斜波信号校正方法及校正装置、处理装置、图像传感器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210709 |
|
| RJ01 | Rejection of invention patent application after publication |