CN108924445B - 基于roi的图像读出电路、图像读出方法及图像探测器 - Google Patents

基于roi的图像读出电路、图像读出方法及图像探测器 Download PDF

Info

Publication number
CN108924445B
CN108924445B CN201810866553.3A CN201810866553A CN108924445B CN 108924445 B CN108924445 B CN 108924445B CN 201810866553 A CN201810866553 A CN 201810866553A CN 108924445 B CN108924445 B CN 108924445B
Authority
CN
China
Prior art keywords
signal
row
circuit
reset
roi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810866553.3A
Other languages
English (en)
Other versions
CN108924445A (zh
Inventor
何海龙
胡荣广
罗杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Shansi Micro Technology Co., Ltd
Original Assignee
Chengdu Shansi Micro Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Shansi Micro Technology Co Ltd filed Critical Chengdu Shansi Micro Technology Co Ltd
Priority to CN201810866553.3A priority Critical patent/CN108924445B/zh
Publication of CN108924445A publication Critical patent/CN108924445A/zh
Application granted granted Critical
Publication of CN108924445B publication Critical patent/CN108924445B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled

Abstract

本发明公开了一种基于ROI的图像读出电路、方法及图像探测器，图像读出电路包括无源像素阵列、复位控制电路、列电荷积分放大电路和行扫描电路，行扫描电路能够向非ROI区域的每行PPS像素依次输出脉宽小于ROI区域的读出控制信号的第二读出控制信号；非ROI区域的PPS像素在第二读出控制信号的控制下将内部电荷输出到列线上；复位控制电路还在行扫描电路在向非ROI区域输出第二读出控制信号时或者输出第二读出控制信号后向列电荷积分放大电路输出复位控制信号，对非ROI区域的每行PPS像素进行复位。本发明在非ROI区域依次产生一个周期较快的脉冲信号，在此脉冲信号高电平内，将本行的PPS像素的行选通开关和列积分器的复位信号打开，将本行的像素复位，避免非ROI区域的电荷泄漏影响ROI区域像素读出结果。

Description

基于ROI的图像读出电路、图像读出方法及图像探测器
技术领域
本发明涉及图像探测技术领域，具体涉及一种基于ROI的图像读出电路、图像读出方法及图像探测器。
背景技术
X射线探测器是一种将X射线能量转换为可供记录的电信号的装置，是一种图像探测器。它接收到射线照射，然后产生与辐射强度成正比的电信号。以人体为例，通常探测器所接受到的射线信号的强弱，取决于该部位的人体截面内组织的密度。密度高的组织，例如骨骼吸收x射线较多，探测器接收到的信号较弱；密度较低的组织，例如脂肪等吸收x射线较少，探测器获得的信号较强。这种不同组织对x射线吸收值不同的性质可用组织的吸收系数m来表示，所以探测器所接收到的信号强弱所反映的是人体组织不同的m值，从而对组织性质做出判断。图1给出了一个典型的X射线成像系统的框图，主要由X射线探测器、ADC(模数转换器)、FPGA以及PC软件处理程序组成。X射线探测器将被照射的物体转成不同的电信号，通过ADC转成数字信号，再由FPGA做数据处理传输到PC上，通过算法将被照射物体图像恢复出来。
被动式像素传感器(Passive Pixel Sensor，简称PPS)，又叫无源式像素传感器，它由一个反向偏置的光敏二极管和一个开关管构成，结构图如附图2所示。光敏二极管本质上是一个由P型半导体和N型半导体组成的PN结，它可等效为一个反向偏置的二极管和一个MOS电容并联。当开关管开启时，光敏二极管与垂直的列线连通。位于列线末端的电荷积分放大器(Charge integrating amplifier)读出电路保持列线电压为一常数，当光敏二极管存贮的信号电荷被读出时，其电压被复位到列线电压水平，与此同时，与光信号成正比的电荷由电荷积分放大器转换为电压输出。
ROI(Region Of Interest)模式是指成像应用中，在图像传感器分辨范围内定义一个或多个感兴趣的窗口区域，仅对这些窗口内的图像信息进行读出，只获取该局部区域的图像。设定较小的ROI区域可以减少探测器传送及计算机需要处理的图像信息量，并提高探测器的采集帧率。附图3给出了一个工作在ROI模式的传统探测器前端的电路，主要包含行扫描电路，M*N个PPS像素，和M个列积分器。图3中ROI的范围在(N2-N1)*M个像素区域，Dataline 1-Dataline M为M根列线。现有技术中一帧图像的读取整个过程如下：
a)行扫描电路以很快速度扫过1～N1-1行像素区域，并且此过程中，由行扫描电路产生的控制1～N1-1行像素NMOS开关的信号为0，即1～N1-1行像素的NMOS开关处于关断状态，理想情况下，列线上没有1～N1-1像素上的电荷。
b)在N1～N2行的像素区域，按照N1～N2的顺序，行扫描电路产生每行像素NMOS开关的控制信号，将电荷传输到对应的列线上，通过电荷积分器实现电荷到电压的转变。
c)当行扫描电路扫过N2行之后，从N2+1行开始，又以很快的速度扫过N2+1～N行，同时像素开关不打开，理想情况下，列线上没有N2+1～N行像素上的电荷。
但是在实际情况下，前N1-1行像素在一些情况下可能会出现PN结正偏(PN结二极管正端电压>负端电压，从反偏变为正偏)，使得PPS像素单元中反偏二极管负端的电压低于GND的关断电压，使得NMOS管导通，从而有电荷泄露到列线上，影响积分器采集到的ROI像素区域上的电荷值，对结果造成影响，更严重情况会导致ROI区域的像素也出现饱和反转。
发明内容
本发明的目的在于提供一种基于ROI的图像读出电路，行扫描电路在非ROI区域依次产生一个周期较快的脉冲信号，在此脉冲信号高电平内，将本行的的PPS像素的行选通开关打开，并同时打开列积分器的复位信号，将本行的所有像素复位，可以有效避免非ROI区域的电荷泄漏影响ROI区域像素读出结果，从而解决ROI模式读取图像时非ROI区域电荷泄漏影响积分器对ROI区域读出结果的问题。本发明还提供了一种基于ROI的图像读出方法及图像探测器。
本发明通过下述技术方案实现：
基于ROI的图像读出电路，包括无源像素阵列、复位控制电路、列电荷积分放大电路和行扫描电路，所述行扫描电路能够向无源像素阵列的ROI区域的每行PPS像素依次输出第一读出控制信号，ROI区域的PPS像素在第一读出控制信号的控制下将内部电荷通过无源像素阵列的列线输出到列电荷积分放大电路；所述复位控制电路能够在行扫描电路每输出一个第一读出控制信号后向列电荷积分放大电路输出积分复位控制信号，所述列电荷积分放大电路在接收到积分复位控制信号后进行复位；其特征在于，
所述行扫描电路还能够向非ROI区域的每行PPS像素依次输出第二读出控制信号，所述第二读出控制信号的脉宽小于第一读出控制信号的脉宽；非ROI区域的PPS像素在第二读出控制信号的控制下将内部电荷输出到列线上；所述复位控制电路还在所述行扫描电路在向非ROI区域输出第二读出控制信号时或者输出第二读出控制信号后向列电荷积分放大电路输出复位控制信号，对非ROI区域的每行PPS像素进行复位。
作为本发明的进一步改进，所述无源像素阵列包括N*M个PPS像素，所述PPS像素排列成N行、M列，N和M为大于1的正整数，每列上的PPS像素的输出端连接到同一根列线上，每行上的PPS像素的连接到同一根行控制线上；
所述列电荷积分放大电路包括M个列积分器，每根列线连接一个列积分器；
所述行扫描电路具有N个信号输出端，每根行控制线连接一个信号输出端从而接入一个读出控制信号。
进一步，所述行扫描电路包括N个依次串联的行控制电路和触发电路，每个行控制电路连接一根行控制线；
触发电路和N个行控制电路均接入有相同的帧复位信号FRST和时钟信号HCLK；
N个行控制电路还均接入有相同的行选通使能信号GTON和全局复位信号GRST；
所述行控制电路包括D触发器D1、与非门Y1和与非门Y2，其中：
所述D触发器D1具有输入端D、输出端Q、时钟端CP和复位端CLR，时钟端CP接收时钟信号HCLK，复位端CLR接入帧复位信号FRST，输出端Q连接与非门Y1的一个输入端；
所述与非门Y1的另一个输入端接入行选通使能信号GTON，输出端连接与非门Y2的一个输入端；
所述与非门Y2的另一个输入端接入全局复位信号GRST，与非门Y2的输出端作为其所在的行控制电路的输出端，向与该与非门Y2相连的行控制线输出读出控制信号；
第一级行控制电路的D触发器D1的输入端D连接触发电路的输出端；第二级至第N级行控制电路的D触发器D1的输入端D接入上一级行控制电路的输出端。
进一步，所述触发电路具有D触发器D2、D触发器D3、非门F1、非门F2和与门A1，所述D触发器D2和D触发器D3均具有输入端D、输出端Q、时钟端CP和复位端CLR；所述非门F1的输入端接入时钟信号HCLK，非门F1的输出端同时连接D触发器D2的时钟端CP和D触发器D3的时钟端CP；D触发器D2和D触发器D3的复位端CLR均接入帧复位信号FRST；D触发器D2的输入端D接高电平DVDD，输出端Q同时连接D触发器D3的输入端D和与门A1的一个输入端；所述D触发器D3的输出端Q连接非门F2的输入端；非门F2的输出端连接与门A1的另一个输入端，与门A1的输出端作为触发电路的输出端，连接第一级行控制电路的输入端。
进一步，所述列积分器包括放大器、积分电容和复位开关；放大器与积分电容并联，放大器的输入端连接列线，输出端作为列积分器的输出端，所述开关两端连接在积分电容两端且所述开关还与复位控制电路相连，当开关接收到积分复位控制信号后闭合开关。
进一步，上述基于ROI的图像读出电路还包括控制模块，所述控制模块用于输出帧复位信号FRST、全局复位信号GRST、时钟信号HCLK、积分器时序控制时钟ACK和ROI区域选择信号ROIC；
所述帧复位信号FRST被配置为：每帧图像的读取时间内，时钟信号HCLK至少具有N+1个时钟周期；
所述全局复位信号GRST被配置为全部为高电平；
所述ROI区域选择信号ROIC被配置为：在每帧图像的读取时间内，时钟信号HCLK至少具有连续的N个脉冲分别对应控制第1行至第N行PPS像素的读出；根据所选择的ROI区域的行数，将HCLK信号中对应周期内的ROIC设置为有效信号，其余时间设为无效信号；
所述时钟信号HCLK被配置为：时钟信号HCLK为每帧图像至少设置N+1个脉冲，ROI区域选择信号ROIC有效时对应的脉冲信号的周期大于非ROI区域选择信号ROIC无效时对应的脉冲信号的周期。
进一步，上述基于ROI的图像读出电路还包括行选通使能信号GTON产生模块，其产生的行选通使能信号GTON被配置为：在ROI区域选择信号ROIC无效时，GTON设置为高电平；在ROI区域选择信号ROIC有效时，GTON提供N2-N1个脉冲信号；
所述积分复位控制信号被配置为：在ROI区域选择信号ROIC无效时，积分复位控制信号设置为高电平；在ROI区域选择信号ROIC有效时，积分复位控制信号提供N2-N1个脉冲信号；在ROI区域选择信号ROIC有效时，GTON的每个脉冲信号变为低电平之后，积分复位控制信号的脉冲信号才变为高电平；且积分复位控制信号的脉冲信号变为低电平之后，GTON的每个脉冲信号才变为高电平。
基于ROI的图像读出方法，采用上述基于ROI的图像读出电路读出图像，所述图像读出方法包括以下步骤：
S1、在控制模块中配置所述输出帧复位信号FRST、全局复位信号GRST、时钟信号HCLK、积分器时序控制时钟ACK和ROI区域选择信号ROIC；配置积分复位控制信号、行选通使能信号GTON；
S2、启动基于ROI的图像读出电路；
S3、图像读出电路工作读出图像。
进一步，步骤S1中：
所述帧复位信号FRST被配置为：每帧图像的读取时间内，时钟信号HCLK至少具有N+1个时钟周期；
所述全局复位信号GRST被配置为全部为高电平；
所述ROI区域选择信号ROIC被配置为：在每帧图像的读取时间内，时钟信号HCLK至少具有连续的N个脉冲分别对应控制第1行至第N行PPS像素的读出；根据所选择的ROI区域的行数，将HCLK信号中对应周期内的ROIC设置为有效信号，其余时间设为无效信号；
所述时钟信号HCLK被配置为：时钟信号HCLK为每帧图像至少设置N+1个脉冲，ROI区域选择信号ROIC有效时对应的脉冲信号的周期大于ROI区域选择信号ROIC无效时对应的脉冲信号的周期；
所述行选通使能信号GTON被配置为：在ROI区域选择信号ROIC无效时，GTON设置为高电平；在ROI区域选择信号ROIC有效时，GTON提供N2-N1个脉冲信号；
所述积分复位控制信号被配置为：在ROI区域选择信号ROIC无效时，积分复位控制信号设置为高电平；在ROI区域选择信号ROIC有效时，积分复位控制信号提供N2-N1个脉冲信号；
在ROI区域选择信号ROIC有效时，GTON的每个脉冲信号变为低电平之后，积分复位控制信号的脉冲信号才变为高电平；且积分复位控制信号的脉冲信号变为低电平之后，GTON的每个脉冲信号才变为高电平。
图像探测器，包括图像读出电路，所述图像读出电路上述技术方案中的基于ROI的图像读出电路。
本发明与现有技术相比，具有如下的优点和有益效果：
本发明基于ROI的图像读出电路，其行扫描电路在非ROI区域依次产生一个周期较快的脉冲信号，在此脉冲信号高电平内，将本行的的PPS像素的行选通开关打开，并同时打开列积分器的复位信号，将本行的所有像素复位，可以有效避免非ROI区域的电荷泄漏影响ROI区域像素读出结果，从而解决ROI模式读取图像时非ROI区域电荷泄漏影响积分器对ROI区域读出结果的问题。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：
图1为现有技术中典型的X射线成像系统的框图；
图2为现有技术中无源式像素传感器的电路图；
图3为基于ROI的图像读出电路的电路结构示意图；
图4为现有技术的图像读出电路的电路图；
图5为现有技术中传统的ROI读出方式时序；
图6为现有技术中传统的ROI读出方式出现饱和反转的原理示意图；
图7为本发明的图像读出电路的电路图；
图8为本发明的ROI读出方式时序；
图9为行控制电路的电路图；
图10为触发电路的电路图
图11为PPS像素的复位等效电路；
图12为PPS像素复位的电压Vo与时间t的关系图；
图13为本发明的基于ROI的图像读出电路结构框图；
图14为复位控制电路的电路原理图；
图15为积分器时序控制时钟ACK与积分复位控制信号SRTx的时序图；
图16为图15中H处的放大图，即时钟信号HCLK的1个周期内积分器时序控制时钟ACK与积分复位控制信号SRTx的时序图；
图17为行选通使能信号GTON产生模块的电路原理图；
图18为积分器时序控制时钟ACK与行选通使能信号GTON的时序图；
图19为图18中F处的放大图，即时钟信号HCLK的1个周期内积分器时序控制时钟ACK与行选通使能信号GTON的时序图。
其中：1-触发电路，2-行控制电路。
具体实施方式
本发明的基于ROI的图像读出电路主要应用于被动式像素传感器(Passive PixelSensor，简称PPS)的ROI读出模式。PPS又叫无源式像素传感器(以下简称“PPS像素”)，其结构图如附图2所示，它由一个反向偏置的光敏二极管和一个开关管构成。光敏二极管本质上是一个由P型半导体和N型半导体组成的PN结，它可等效为一个反向偏置的二极管和一个NMOS电容并联。当开关管开启时，光敏二极管与垂直的列线连通。位于列线末端的电荷积分放大器读出电路保持列线电压为一常数，当光敏二极管存贮的信号电荷被读出时，其电压被复位到列线电压水平，与此同时，与光信号成正比的电荷由电荷积分放大器转换为电压输出。
ROI(Region Of Interest)模式是指成像应用中，在图像传感器分辨范围内定义一个或多个感兴趣的窗口区域，仅对这些窗口内的图像信息进行读出，只获取该局部区域的图像。设定较小的ROI区域可以减少探测器传送及计算机需要处理的图像信息量，并提高探测器的采集帧率。附图3给出了一个工作在ROI模式的传统探测器前端的电路，主要包含行扫描电路，M*N个PPS像素和M个列积分器，M*N个PPS像素分别为P1,1、P1,2、…、PN,M。图中ROI的范围在(N2-N1)*M个像素区域，图3中Dataline 1-Dataline M为M根列线，Row 1、Row2、…、Row N为N行PPS像素的读出控制信号；SRT1、SRT2、…SRTM为M个列积分器的复位控制信号。附图4给出了行扫描电路的框图，图4中，FRST为帧复位信号；GRST为全局复位信号；HCLK为行扫描时钟；GTON为行选通使能信号。附图5给出了传统ROI读出方式的时序。ROI模式时，利用行选通使能信号GTON，产生ROI需要的行选通使能信号。一帧的整个过程如下：
a)行扫描电路以很快速度扫过1～N1-1行像素区域，并且此过程中，由行扫描电路产生的控制1～N1-1行像素NMOS开关的信号为0，即1～N1-1行像素的NMOS开关处于关断状态，理想情况下，列线上没有1～N1-1像素上的电荷。
b)在N1～N2行的像素区域，按照N1～N2的顺序，行扫描电路产生每行像素NMOS开关的控制信号，将电荷传输到对应的列线上，通过电荷积分器实现电荷到电压的转变。
c)当行扫描电路扫过N2行之后，从N2+1行开始，又以很快的速度扫过N2+1～N行，同时像素开关不打开，理想情况下，列线上没有N2+1～N行像素上的电荷。
上述读出方法在实际应用中却存在以下问题：ROI模式时，前N1-1行像素在一些情况下可能会出现电荷泄露(二极管正端电压>负端电压，使得二级管从反偏变为正偏)，使得PPS像素单元中反偏二极管负端的电压低于GND的关断电压，使得NMOS管导通，从而有电荷泄露到列线上，影响积分器采集到的ROI像素区域上的电荷值，对结果造成影响，更严重情况会导致ROI区域的像素出现饱和反转，如附图6所示：PPS像素P2,1的二极管正端电压>负端电压，从而其NMOS管导通，从而电荷dQ1泄漏到列线Dataline1上了，从而在读取ROI区域的PPS像素PN1,1时，读出的像素结果就是PPS像素PN1,1的电荷Q加上误差dQ1，影响PN1,1的真实结果；更严重的情况是ROI区域的像素饱和反转，如PPS像素P1,2的二极管正端电压>负端电压，从而其NMOS管导通，从而电荷dQ2泄漏到列线Dataline2上了，从而在读取ROI区域的PPS像素PN1,2时，读出的像素结果就是PPS像素PN1,2的电荷Q加上误差dQ2(dQ2>dQ1)，影响PN1,2的真实结果，并且导致PPS像素PN1,2饱和反转。如果列线没有电荷泄露，某一行由于光强很大会使得像素饱和，电荷积分器输出超出最大值(或者最小值)；实际中由于电荷泄露到列线上，泄露电荷的极性和像素上电荷极性相反，如果泄露电荷足够大，那么原本饱和的像素就会变的不饱和，此现象为饱和反转。
为了解决上述问题，发明人特提出了本申请中的基于ROI的图像读出电路。为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
【实施例1】
如图13所示，基于ROI的图像读出电路，包括无源像素阵列、复位控制电路、行选通使能信号GTON产生模块、列电荷积分放大电路、控制电路和行扫描电路。
所述行扫描电路能够向无源像素阵列的ROI区域的每行PPS像素依次输出第一读出控制信号以及向非ROI区域的每行PPS像素依次输出第二读出控制信号，所述第二读出控制信号的脉宽小于第一读出控制信号的脉宽；
ROI区域的PPS像素在第一读出控制信号的控制下将内部电荷通过无源像素阵列的列线输出到列电荷积分放大电路；所述复位控制电路能够在所述行扫描电路每输出一个第一控制信号后向列电荷积分放大电路输出积分复位控制信号，所述列电荷积分放大电路在接收到积分复位控制信号后进行复位；
非ROI区域的PPS像素在第二读出控制信号的控制下将内部电荷输出到列线上；所述复位控制电路还在所述行扫描电路在向非ROI区域输出第二读出控制信号时或者输出第二读出控制信号后向列电荷积分放大电路输出复位控制信号，对非ROI区域的每行PPS像素进行复位。下面具体介绍本实施例中的各的具体电路和时序控制及相应的原理。
如图7所示，所述无源像素阵列包括N*M个PPS像素，所述PPS像素排列成N行、M列，N和M为大于1的正整数，M*N个PPS像素分别为P1,1、P1,2、…、PN,M，每个PPS像素的标识后面左边代表行数，右边表示列数，中间采用逗号隔开。每列上的PPS像素的输出端连接到同一根列线上，这样，一共具有Dataline 1-Dataline M共M根列线；每行上的PPS像素的连接到同一根行控制线上，Row 1、Row 2、…、Row N为N行PPS像素的读出控制信号，分别与N根行控制线连接，从而第一根行控制线接入读出控制信号Row 1，第二根行控制线接入读出控制信号Row 2，以此类推；图7中ROI的范围在(N2-N1)*M个像素区域，N2＞N1，即从N1行到N2行的区域。
所述列电荷积分放大电路包括M个列积分器，每根列线连接一个列积分器；所述列积分器包括放大器、积分电容和复位开关；放大器与积分电容并联，放大器的输入端连接列线，输出端作为列积分器的输出端，与后续的电路例如ADC相连，所述开关两端连接在积分电容两端且所述开关还与复位控制电路相连，当开关接收到积分复位控制信号后闭合开关。图7中A1-AM分别为M个列积分器的放大器，SRT1、SRT2、…SRTM依次为M个列积分器的开关，均接入积分复位控制信号SRTx(也叫复位开关控制信号)，积分复位控制信号SRTx同时控制M个开关的控制信号，由复位控制电路提供。
所述行选通使能信号GTON产生模块用于向行扫描电路提供行选通使能信号GTON。
所述控制模块可以但不限于采用FPGA、CPLD、单片机等，控制模块用于输出帧复位信号FRST、全局复位信号GRST、时钟信号HCLK、积分器时序控制时钟ACK和ROI区域选择信号ROIC。
所述行扫描电路具有N个信号输出端，每根行控制线连接一个信号输出端从而接入一个读出控制信号。行扫描电路结构如图4所示，所述行扫描电路包括N个依次串联的行控制电路2和触发电路1，每个行控制电路2连接一根行控制线；N个依次串联的行控制电路2构成N级串联的行控制电路2；
触发电路1和N个行控制电路2均接入有相同的帧复位信号FRST和时钟信号HCLK；
N个行控制电路2还均接入有相同的行选通使能信号GTON和全局复位信号GRST；
所述触发电路还具有输出端SI，行控制电路2具有输入端DI和输出端DO，第一级行控制电路2的输入端连接触发电路1的输出端SI；第二级至第N-1级行控制电路的输入连接上一级的行控制电路的输出端，输出端连接下一级行控制电路的输入端，且第1级～第N级行控制电路的输出端DO依次输出读出控制信号Row 1、Row 2、…、Row N。
如图9所示，所述行控制电路2包括D触发器D1、与非门Y1和与非门Y2，其中：
所述D触发器D1具有输入端D、输出端Q、时钟端CP和复位端CLR，时钟端CP接收时钟信号HCLK，复位端CLR接入帧复位信号FRST，输出端Q连接与非门Y1的一个输入端；
所述与非门Y1的另一个输入端接入行选通使能信号GTON，输出端连接与非门Y2的一个输入端；
所述与非门Y2的另一个输入端接入全局复位信号GRST，与非门Y2的输出端作为其所在的行控制电路2的输出端，向与该与非门Y2相连的行控制线输出读出控制信号；
第一级行控制电路2的D触发器D1的输入端D连接触发电路1的输出端；第二级至第N级行控制电路2的D触发器D1的输入端D接入上一级行控制电路2的输出端。
如图10所示，所述触发电路1具有D触发器D2、D触发器D3、非门F1、非门F2和与门A1，所述D触发器D2和D触发器D3均具有输入端D、输出端Q、时钟端CP和复位端CLR；所述非门F1的输入端接入时钟信号HCLK，非门F1的输出端同时连接D触发器D2的时钟端CP和D触发器D3的时钟端CP；D触发器D2和D触发器D3的复位端CLR均接入帧复位信号FRST；D触发器D2的输入端D接高电平DVDD，输出端Q同时连接D触发器D3的输入端D和与门A1的一个输入端；所述D触发器D3的输出端Q连接非门F2的输入端；非门F2的输出端连接与门A1的另一个输入端，与门A1的输出端作为触发电路的输出端，连接第一级行控制电路(2)的输入端。
如图14所示，复位控制电路包括与门A2-A4、非门F3-F5、延时模块Delay 1和Delay2、D触发器D4-D8、选择器C1、或门O1-O2。复位控制电路从控制模块中接入时钟信号HCLK、积分器时序控制时钟ACK、输出帧复位信号FRST和ROI区域选择信号ROIC，用于向M个列积分器的开关输出积分复位控制信号SRTx。与门A2的两个输入端分别接入时钟信号HCLK和ROI区域选择信号ROIC，输出端连接非门F3的输入端；非门F3的输出端同时连接非门F4的输入端和延时模块Delay 1的输入端，非门F4的输出端和延时模块Delay 1的输出端与与门A3的两个输入端一对一连接，与门A3的输出端同时连接D触发器D4-D7的清零端和或门O1的一个输入端；D触发器D4-D7的CP端和延时模块Delay 2的输入端均接入积分器时序控制时钟ACK，D触发器D4的D输入端连接D触发器D7的
Figure GDA0002543318340000101
输出端，D触发器D5的D输入端连接D触发器D4的Q输出端，D触发器D6的D输入端连接D触发器D5的Q输出端，D触发器D7的D输入端连接D触发器D6的Q输出端；所述与门A4为三输入端与门，其三个输入端分别连接D4的Q输出端、D5的
Figure GDA0002543318340000102
输出端和延时模块Delay 2的输出端，其输出端连接或门O1的另一个输入端，或门O1的输出端连接D触发器D8的CP端。选择器C1接入2路选择信号，其输入端接入高电平DVDD和低电平DGND，其控制端连接D触发器D8的Q输出端，其输出端连接D触发器D8的D输入端；D触发器D8的清零端CLR接入帧复位信号FRST。
上述与门A2-A4、非门F3和F5、延时模块Delay 1和Delay 2、D触发器D4-D8、选择器C1、或门O1的连接方式均同现有技术，本实施例中不再赘述各模块结构和原理。现有技术中，D触发器D8输出的信号直接作为复位控制电路的输出信号，输出积分复位控制信号SRTx给M个列积分器。本实施例中的主要改进在于，还增设了非门F5和或门O2，非门F5的输入端接入ROI区域选择信号ROIC，输出端连接或门O2的一个输入端，或门O2的另一个输入端连接D触发器D8的Q输出端，或门O2的输出端作为复位控制电路的输出信号，输出积分复位控制信号SRTx给M个列积分器。或门O2的设置使得在ROIC信号为高电平的时候(即在ROI区域内)，不影响ROI区域的像素正常读出控制，也即ROI区域的像素正常读出控制与现有技术相同；而非门F5的设置使得ROIC信号为低电平时(非ROI区域)，SRTx仍然有效，控制M个列积分器的开关闭合，对非ROI区域的像素泄漏的电荷进行复位，避免了非ROI区域的电荷泄漏影响ROI区域的像素读取结果。本实施例中，积分器时序控制时钟ACK的时序同现有技术的时序，如图15和图16所示，本实施例中不再赘述。图16中pclk4x用于产生HCLK和ACLK的最快的时钟，由FPGA产生；n1～n8取值由积分器复位和采样时间长度决定，也是现有技术，本实施例不再详述其具体计算方法。
如图17所示，行选通使能信号GTON产生模块包括与门A2、A3、A5和A6、非门F3-F4、延时模块Delay 1、Delay 4和Delay 3、D触发器D4-D7、D触发器D9、选择器C3和C2、或门O3。行选通使能信号GTON产生模块从控制模块中接入时钟信号HCLK、积分器时序控制时钟ACK、输出帧复位信号FRST和ROI区域选择信号ROIC，用于输出行选通使能信号GTON。与门A2的两个输入端分别接入时钟信号HCLK和ROI区域选择信号ROIC，输出端连接非门F3的输入端；非门F3的输出端同时连接非门F4的输入端和延时模块Delay 1的输入端，非门F4的输出端和延时模块Delay 1的输出端与与门A3的两个输入端一对一连接，与门A3的输出端同时连接D触发器D4-D7的清零端；D触发器D4-D7的CP端、延时模块Delay 4的输入端、延时模块Delay3的输入端均接入积分器时序控制时钟ACK信号，D触发器D4的D输入端连接D触发器D7的
Figure GDA0002543318340000112
输出端，D触发器D5的D输入端连接D触发器D4的Q输出端，D触发器D6的D输入端连接D触发器D5的Q输出端，D触发器D7的D输入端连接D触发器D6的Q输出端；所述与门A6和A5为三输入端与门，与门A6的三个输入端分别连接D4的
Figure GDA0002543318340000113
输出端、D5的Q输出端和延时模块Delay 4的输出端，与门A6的输出端连接或门O3的另一个输入端；与门A5的三个输入端分别连接D7的
Figure GDA0002543318340000111
输出端、D6的Q输出端和延时模块Delay 3的输出端，与门A5的输出端连接或门O3的另一个输入端；或门O3的输出端连接D触发器D9的CP端。选择器C3接入2路选择信号，其输入端接入高电平DVDD和低电平DGND，其控制端连接D触发器D9的Q输出端，其输出端连接D触发器D9的D输入端；D触发器D9的清零端CLR接入帧复位信号FRST。
上述与门A2、A3、A5和A6、非门F3-F4、延时模块Delay 1、Delay 4和Delay 3、D触发器D4-D7、D触发器D9、选择器C3、或门O3的连接方式均同现有技术，本实施例中不再赘述各模块结构和原理。现有技术中，D触发器D9输出的信号直接作为行选通使能信号GTON产生模块的输出信号，输出GTON信号。本实施例中的主要改进在于，还增设了选择器C2，选择器C2接入2路选择信号，其置1端接入高电平DVDD，其置零端接入D触发器D9的，其控制端计入ROIC信号；这种设置使得在ROIC信号为高电平的时候(即在ROI区域内)，不影响ROI区域的行选通，也即ROI区域的像素正常读出控制与现有技术相同；而选择器C2的设置使得ROIC信号为低电平时(非ROI区域)，选择器C2的输出信号即GTON仍然为高电平，非ROI区域的行选通是能信号仍然有效，从而行扫描电路在GTON的控制下可以给非ROI区域各行PPS像素提供一个读出的控制信号，使得各行的PPS像素开关打开。
结合SRTx避免非ROI区域的电荷泄漏影响ROI区域的像素读取结果。本实施例中不再赘述。本实施例中，积分器时序控制时钟ACK的时序同现有技术的时序，如图18和图19所示，本实施例中不再赘述。图19中pclk4x用于产生HCLK和ACLK的最快的时钟，由FPGA产生；n1～n8取值由积分器复位和采样时间长度决定，也是现有技术，本实施例不再详述其具体计算方法。
上述信号中，由外部送入的信号有：帧复位信号FRST；全局复位信号GRST；行扫描时钟信号HCLK；ROI有效区域控制信号ROIC。
内部电路产生的信号有：行选通使能信号GTON；列电荷积分放大电路复位开关控制信号SRTx；行扫描起始脉冲信号SI、读出控制信号(也是行像素开关控制信号)Row 1～Row N。
各信号的时序如图8所示：
所述帧复位信号FRST被配置为：每帧图像的读取时间内，时钟信号HCLK至少具有N+1个时钟周期；帧复位信号FRST设定为高电平有效，低电平无效，帧复位信号FRST在每帧图像的读取周期内，主要为高电平信号，仅在读取完最后一行PPS像素之后变为低电平，在下一帧图像开始读取时又变为高电平；
所述全局复位信号GRST被配置为全部为高电平；
所述ROI区域选择信号ROIC被配置为：在每帧图像的读取时间内，时钟信号HCLK至少具有连续的N个脉冲分别对应控制第1行至第N行PPS像素的读出；根据所选择的ROI区域的行数，将HCLK信号中对应周期内的ROIC设置为有效信号，其余时间设为无效信号；本实施例中，每帧图像的读取时间内时钟信号HCLK设置N+1个时钟脉冲信号；第1个对应触发电路1的输出，以后每个脉冲对应第1至第N行PPS像素的读取控制，因此将第N1脉冲开始到N2+1个脉冲开始之前的时间段对应的ROIC信号设置为高电平，其他ROIC信号设置为低电平即可，ROI的区域选择为现有技术，本实施例中不再赘述，其具体时序可参考图8。
所述时钟信号HCLK被配置为：时钟信号HCLK为每帧图像至少设置N+1个脉冲，ROI区域选择信号ROIC有效(本实施例中ROIC为高电平有效，低电平无效)时对应的脉冲信号的周期大于非ROI区域选择信号ROIC无效时对应的脉冲信号的周期。
行选通使能信号GTON产生模块产生的行选通使能信号GTON被配置为：在ROI区域选择信号ROIC无效时，GTON设置为高电平；在ROI区域选择信号ROIC有效时，GTON提供N2-N1个脉冲信号且每个HCLK的时钟周期内给出一个脉冲信号；这是本发明的主要发明点，在ROI区域，行选通使能信号GTON同现有技术，在非ROI区域行选通使能信号GTON变为高电平，将非ROI区域的PPS像素复位。
所述积分复位控制信号SRTx被配置为：在ROI区域选择信号ROIC无效时，SRTx设置为高电平；在ROI区域选择信号ROIC有效时，SRTx提供N2-N1个脉冲信号。与行选通使能信号GTON相对应，在ROI区域，SRTx同现有技术，在每个HCLK的时钟周期结束时给出一个高电平信号对积分器进行复位；在非ROI区域SRTx变为高电平，将非ROI区域的PPS像素复位。M个列积分器的放大器均接入相同的SRTx信号。
具体地：HCLK周期的设置：
(a)非ROI区域T1：周期越短越好，但是需要保证图4中D触发器正常工作，同时兼顾设计余量，例如在0.35um工艺条件，设置为大于几十ns。本实施例中还充分考虑PPS像素复位所需要的时间，同时兼顾设计余量，如图11所示，在进行PPS像素结构分析时，光电二极管可以等效为电容CD，MOS开关的导通电阻为RON，PPS从饱和反转到复位完成所需的时间如图12所示，图12位为PPS像素复位的电压Vo与时间t的关系图，PPS像素复位到最终值的99％以上所需时间为6个时间常数(即6*RON*CD)，因此本实施例中，非ROI区域T1一般取大于6倍时间常数(即T1大于6*RON*CD)。图12中VR为复位后PPS像素达到的最终值；Vneg为复位前PPS像素上的负电压。
(b)ROI区域T2：一般大于积分放大电路完成一次积分放大操作(包含复位和积分放大)所需的时间，0.35um工艺条件下，一般为us级别。
上述时序的设置，可以使得行像素开关控制信号Row N1～Row N2的脉宽TA一般大于积分放大电路完成积分放大所需时间；而非ROI区域的行像素开关控制信号脉宽TR等于非ROI区域的时钟信号脉冲周期，大于6*RON*CD。
本实施例中主要改进的地方在于：非ROI区域(1～N1-1、N2+1～N)，改变行选通使能信号GTON，对于每一行，行扫描电路产生一个较快的行选通使能信号，将PPS像素的行选通开关和对应的列积分器复位开关打开，将每一行的像素进行复位，消除未开启的像素出现饱和反转情况，影响正常像素的读出。具体工作过程如下：
a)帧复位后，按照1～N1-1行像素，对于每一行，行扫描电路依次产生一个周期较快的脉冲信号，在此脉冲信号高电平内，将本行的PPS像素的行选通开关打开，并同时打开列积分器的复位信号，将本行的所有像素复位，也即对所有列线复位。
b)在N1～N2行的像素区域，按照N1～N2的顺序，行扫描电路产生每行像素NMOS开关的控制信号，将电荷传输到对应的列线上，通过电荷积分器实现电荷到电压的转变。在N1行正常开启前，列线在每行都进行了复位，列线上没有多余电荷，所以不会对N1～N2行像素的读出有影响。
c)当行扫描电路扫过N2行之后，从N2+1行开始，过程同1～N1-1行一样，对未开启的像素和对应的列线做复位。
本实施例中的基于ROI的图像读出电路，行扫描电路在非ROI区域依次产生一个周期较快的脉冲信号，在此脉冲信号高电平内，将本行的PPS像素的行选通开关打开，并同时打开列积分器的复位信号，将本行的所有像素复位，可以有效避免非ROI区域的电荷泄漏影响ROI区域像素读出结果，从而解决ROI模式读取图像时非ROI区域电荷泄漏影响积分器对ROI区域读出结果的问题。
本实施例中还提供了一种图像探测器，包括图像读出电路，所述图像读出电路为本实施例中的基于ROI的图像读出电路。
【实施例2】
本发明在实施例1的基础上，提供了一种基于ROI的图像读出方法，该方法采用实施例1中的基于ROI的图像读出电路读出图像，所述图像读出方法包括以下步骤：
S1、在控制模块中配置所述输出帧复位信号FRST、全局复位信号GRST、时钟信号HCLK、积分器时序控制时钟ACK和ROI区域选择信号ROIC；配置积分复位控制信号SRTx、行选通使能信号GTON；
S2、启动基于ROI的图像读出电路；
S3、图像读出电路工作读出图像。
步骤S1中：
所述帧复位信号FRST被配置为：每帧图像的读取时间内，时钟信号HCLK至少具有N+1个时钟周期；
所述全局复位信号GRST被配置为全部为高电平；
所述ROI区域选择信号ROIC被配置为：在每帧图像的读取时间内，时钟信号HCLK至少具有连续的N个脉冲分别对应控制第1行至第N行PPS像素的读出；根据所选择的ROI区域的行数，将HCLK信号中对应周期内的ROIC设置为有效信号，其余时间设为无效信号；
所述时钟信号HCLK被配置为：时钟信号HCLK为每帧图像至少设置N+1个脉冲，ROI区域选择信号ROIC有效时对应的脉冲信号的周期大于ROI区域选择信号ROIC无效时对应的脉冲信号的周期；
所述行选通使能信号GTON被配置为：在ROI区域选择信号ROIC无效时，GTON设置为高电平；在ROI区域选择信号ROIC有效时，GTON提供N2-N1个脉冲信号；
所述积分复位控制信号SRTx被配置为：在ROI区域选择信号ROIC无效时，SRTx设置为高电平；在ROI区域选择信号ROIC有效时，SRTx提供N2-N1个脉冲信号；在ROI区域选择信号ROIC有效时，GTON的每个脉冲信号变为低电平之后，积分复位控制信号的脉冲信号才变为高电平；且积分复位控制信号的脉冲信号变为低电平之后，GTON的每个脉冲信号才变为高电平。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.基于ROI的图像读出电路，包括无源像素阵列、复位控制电路、列电荷积分放大电路和行扫描电路，所述行扫描电路能够向无源像素阵列的ROI区域的每行PPS像素依次输出第一读出控制信号，ROI区域的PPS像素在第一读出控制信号的控制下将内部电荷通过无源像素阵列的列线输出到列电荷积分放大电路；所述复位控制电路能够在行扫描电路每输出一个第一读出控制信号后向列电荷积分放大电路输出积分复位控制信号，所述列电荷积分放大电路在接收到积分复位控制信号后进行复位；其特征在于，
所述行扫描电路还能够向非ROI区域的每行PPS像素依次输出第二读出控制信号，所述第二读出控制信号的脉宽小于第一读出控制信号的脉宽；非ROI区域的PPS像素在第二读出控制信号的控制下将内部电荷输出到列线上；所述复位控制电路还在所述行扫描电路在向非ROI区域输出第二读出控制信号时或者输出第二读出控制信号后向列电荷积分放大电路输出复位控制信号，对非ROI区域的每行PPS像素进行复位。
2.根据权利要求1所述的基于ROI的图像读出电路，其特征在于，
所述无源像素阵列包括N*M个PPS像素，所述PPS像素排列成N行、M列，N和M为大于1的正整数，每列上的PPS像素的输出端连接到同一根列线上，每行上的PPS像素的连接到同一根行控制线上；
所述列电荷积分放大电路包括M个列积分器，每根列线连接一个列积分器；
所述行扫描电路具有N个信号输出端，每根行控制线连接一个信号输出端从而接入一个读出控制信号。
3.根据权利要求2所述的基于ROI的图像读出电路，其特征在于，所述行扫描电路包括N个依次串联的行控制电路(2)和触发电路(1)，每个行控制电路(2)连接一根行控制线；
触发电路(1)和N个行控制电路(2)均接入有相同的帧复位信号FRST和时钟信号HCLK；
N个行控制电路(2)还均接入有相同的行选通使能信号GTON和全局复位信号GRST；
所述行控制电路(2)包括D触发器D1、与非门Y1和与非门Y2，其中：
所述D触发器D1具有输入端D、输出端Q、时钟端CP和复位端CLR，时钟端CP接收时钟信号HCLK，复位端CLR接入帧复位信号FRST，输出端Q连接与非门Y1的一个输入端；
所述与非门Y1的另一个输入端接入行选通使能信号GTON，输出端连接与非门Y2的一个输入端；
所述与非门Y2的另一个输入端接入全局复位信号GRST，与非门Y2的输出端作为其所在的行控制电路(2)的输出端，向与该与非门Y2相连的行控制线输出读出控制信号；
第一级行控制电路(2)的D触发器D1的输入端D连接触发电路(1)的输出端；第二级至第N级行控制电路(2)的D触发器D1的输入端D接入上一级行控制电路(2)的输出端。
4.根据权利要求3所述的基于ROI的图像读出电路，其特征在于，所述触发电路(1)具有D触发器D2、D触发器D3、非门F1、非门F2和与门A1，所述D触发器D2和D触发器D3均具有输入端D、输出端Q、时钟端CP和复位端CLR；所述非门F1的输入端接入时钟信号HCLK，非门F1的输出端同时连接D触发器D2的时钟端CP和D触发器D3的时钟端CP；D触发器D2和D触发器D3的复位端CLR均接入帧复位信号FRST；D触发器D2的输入端D接高电平DVDD，输出端Q同时连接D触发器D3的输入端D和与门A1的一个输入端；所述D触发器D3的输出端Q连接非门F2的输入端；非门F2的输出端连接与门A1的另一个输入端，与门A1的输出端作为触发电路的输出端，连接第一级行控制电路(2)的输入端。
5.根据权利要求2所述的基于ROI的图像读出电路，其特征在于，所述列积分器包括放大器、积分电容和复位开关；放大器与积分电容并联，放大器的输入端连接列线，输出端作为列积分器的输出端，所述开关两端连接在积分电容两端且所述开关还与复位控制电路相连，当开关接收到积分复位控制信号后闭合开关。
6.根据权利要求3或4所述的基于ROI的图像读出电路，其特征在于，还包括控制模块，所述控制模块用于输出帧复位信号FRST、全局复位信号GRST、时钟信号HCLK、积分器时序控制时钟ACK和ROI区域选择信号ROIC；
所述帧复位信号FRST被配置为：每帧图像的读取时间内，时钟信号HCLK至少具有N+1个时钟周期；
所述全局复位信号GRST被配置为全部为高电平；
所述ROI区域选择信号ROIC被配置为：在每帧图像的读取时间内，时钟信号HCLK至少具有连续的N个脉冲分别对应控制第1行至第N行PPS像素的读出；根据所选择的ROI区域的行数，将HCLK信号中对应周期内的ROIC设置为有效信号，其余时间设为无效信号；
所述时钟信号HCLK被配置为：时钟信号HCLK为每帧图像至少设置N+1个脉冲，ROI区域选择信号ROIC有效时对应的脉冲信号的周期大于非ROI区域选择信号ROIC无效时对应的脉冲信号的周期。
7.根据权利要求3或4所述的基于ROI的图像读出电路，其特征在于，还包括行选通使能信号GTON产生模块，其产生的行选通使能信号GTON被配置为：在ROI区域选择信号ROIC无效时，GTON设置为高电平；在ROI区域选择信号ROIC有效时，GTON提供N2-N1个脉冲信号；
所述积分复位控制信号被配置为：在ROI区域选择信号ROIC无效时，积分复位控制信号设置为高电平；在ROI区域选择信号ROIC有效时，积分复位控制信号提供N2-N1个脉冲信号；
在ROI区域选择信号ROIC有效时，GTON的每个脉冲信号变为低电平之后，积分复位控制信号的脉冲信号才变为高电平；且积分复位控制信号的脉冲信号变为低电平之后，GTON的每个脉冲信号才变为高电平。
8.基于ROI的图像读出方法，其特征在于，采用权利要求7所述的基于ROI的图像读出电路读出图像，所述图像读出方法包括以下步骤：
S1、在控制模块中配置所述输出帧复位信号FRST、全局复位信号GRST、时钟信号HCLK、积分器时序控制时钟ACK和ROI区域选择信号ROIC；配置积分复位控制信号、行选通使能信号GTON；
S2、启动基于ROI的图像读出电路；
S3、图像读出电路工作读出图像。
9.根据权利要求8所述的基于ROI的图像读出方法，其特征在于，步骤S1中：
所述帧复位信号FRST被配置为：每帧图像的读取时间内，时钟信号HCLK至少具有N+1个时钟周期；
所述全局复位信号GRST被配置为全部为高电平；
所述ROI区域选择信号ROIC被配置为：在每帧图像的读取时间内，时钟信号HCLK至少具有连续的N个脉冲分别对应控制第1行至第N行PPS像素的读出；根据所选择的ROI区域的行数，将HCLK信号中对应周期内的ROIC设置为有效信号，其余时间设为无效信号；
所述时钟信号HCLK被配置为：时钟信号HCLK为每帧图像至少设置N+1个脉冲，ROI区域选择信号ROIC有效时对应的脉冲信号的周期大于ROI区域选择信号ROIC无效时对应的脉冲信号的周期；
所述行选通使能信号GTON被配置为：在ROI区域选择信号ROIC无效时，GTON设置为高电平；在ROI区域选择信号ROIC有效时，GTON提供N2-N1个脉冲信号；
所述积分复位控制信号被配置为：在ROI区域选择信号ROIC无效时，积分复位控制信号设置为高电平；在ROI区域选择信号ROIC有效时，积分复位控制信号提供N2-N1个脉冲信号；在ROI区域选择信号ROIC有效时，GTON的每个脉冲信号变为低电平之后，积分复位控制信号的脉冲信号才变为高电平；且积分复位控制信号的脉冲信号变为低电平之后，GTON的每个脉冲信号才变为高电平。
10.图像探测器，包括图像读出电路，其特征在于，所述图像读出电路为权利要求1-6中任一所述的基于ROI的图像读出电路。
CN201810866553.3A 2018-08-01 2018-08-01 基于roi的图像读出电路、图像读出方法及图像探测器 Active CN108924445B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810866553.3A CN108924445B (zh) 2018-08-01 2018-08-01 基于roi的图像读出电路、图像读出方法及图像探测器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810866553.3A CN108924445B (zh) 2018-08-01 2018-08-01 基于roi的图像读出电路、图像读出方法及图像探测器

Publications (2)

Publication Number Publication Date
CN108924445A CN108924445A (zh) 2018-11-30
CN108924445B true CN108924445B (zh) 2020-09-22

Family

ID=64394120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810866553.3A Active CN108924445B (zh) 2018-08-01 2018-08-01 基于roi的图像读出电路、图像读出方法及图像探测器

Country Status (1)

Country Link
CN (1) CN108924445B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109870241B (zh) * 2019-02-28 2020-12-25 上海集成电路研发中心有限公司 一种增加电容密度的红外探测器芯片
CN113992872B (zh) * 2021-11-01 2024-03-29 成都善思微科技有限公司 一种cmos图像传感器的像素阵列读出结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007124116A2 (en) * 2006-04-20 2007-11-01 Metrologic Instruments, Inc. Method of and apparatus for dynamically and adaptively controlling system control parameters in a digital image capture and processing system
IL212289A (en) * 2011-04-13 2016-08-31 Semi-Conductor Devices - An Elbit Systems - Rafael Partnership Circuit and method for reading image signals
ES2729736T3 (es) * 2013-01-25 2019-11-05 Teledyne Innovaciones Microelectronicas Slu Función automática de región de interés para sensores de imagen
KR102039464B1 (ko) * 2013-05-21 2019-11-01 삼성전자주식회사 전자 센서와, 그의 제어 방법
CN106412454B (zh) * 2016-10-18 2019-06-04 南京大学 暗场景下基于ccd传感器实时获取清晰图像的装置和方法
CN108184081B (zh) * 2018-01-15 2021-01-08 北京时代民芯科技有限公司 一种用于cmos图像传感器中的中高速数据传输读出电路及读出通道

Also Published As

Publication number Publication date
CN108924445A (zh) 2018-11-30

Similar Documents

Publication Publication Date Title
US7176462B2 (en) Semiconductor device, and control method and device for driving unit component of semiconductor device
US7446805B2 (en) CMOS active pixel with hard and soft reset
KR101407807B1 (ko) 고체 촬상 장치
KR100399954B1 (ko) 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치
US7786921B2 (en) Data processing method, data processing apparatus, semiconductor device, and electronic apparatus
KR100379017B1 (ko) 다수의 저장 캐패시터를 구비한 능동 픽셀 시모스 센서
US7050094B2 (en) Wide dynamic range operation for CMOS sensor with freeze-frame shutter
US8586907B2 (en) Methods of operating an imaging pixel to accumulate charge from a photocurrent
EP1233613B1 (en) Active pixel image sensor with high dynamic range
US6348681B1 (en) Method and circuit for setting breakpoints for active pixel sensor cell to achieve piecewise linear transfer function
CN103856730A (zh) 基于像素级模数转换的紫外焦平面读出电路及其读出方法
CN203775318U (zh) 基于像素级模数转换的紫外焦平面读出电路
US11050961B2 (en) High scanning frequency CMOS-TDI image sensor
CN108924445B (zh) 基于roi的图像读出电路、图像读出方法及图像探测器
EP1507406B1 (en) Image sensor with active reset and randomly addressable pixels
JP4240917B2 (ja) 走査回路
CN110677603B (zh) 一种用于单帧分段曝光的图像传感器和数据采集方法
CN113612948A (zh) 读出电路及图像传感器
US7218350B2 (en) Image sensor with digital output and inherent pixel non-uniformity suppression
CN115278100B (zh) 一种像素单元电路、信号采集装置和信号采集方法
US20230353141A1 (en) Voltage generation circuit, image sensor, scope, and voltage generation method
US20230131491A1 (en) Solid-state imaging device, imaging device, and distance measurement device
US20230179889A1 (en) Differential Subrange ADC for Image Sensor
CN115914869A (zh) 脉冲宽度调制像素单元、图像传感器及曝光方法
JPS61195087A (ja) 光電変換装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200731

Address after: No.1, Shuangxing Avenue, Huangjia street, Southwest Airport Economic Development Zone, Shuangliu District, Chengdu, Sichuan Province, 610000

Applicant after: Chengdu Shansi Micro Technology Co., Ltd

Address before: 610000 Tianfu international bio City, Chengdu, Sichuan, 18 (two section of Bijie Road, Shuangliu District)

Applicant before: NANOVISION TECHNOLOGY (BEIJING) Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant