CN114242847A - 一种pecvd法沉积非晶硅的控制爆膜的方法 - Google Patents

一种pecvd法沉积非晶硅的控制爆膜的方法 Download PDF

Info

Publication number
CN114242847A
CN114242847A CN202111508441.9A CN202111508441A CN114242847A CN 114242847 A CN114242847 A CN 114242847A CN 202111508441 A CN202111508441 A CN 202111508441A CN 114242847 A CN114242847 A CN 114242847A
Authority
CN
China
Prior art keywords
depositing
polishing
amorphous silicon
layer
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111508441.9A
Other languages
English (en)
Inventor
何秋霞
朱军
谈锦彪
马擎天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huansheng Photovoltaic Jiangsu Co Ltd
Original Assignee
Huansheng Photovoltaic Jiangsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huansheng Photovoltaic Jiangsu Co Ltd filed Critical Huansheng Photovoltaic Jiangsu Co Ltd
Priority to CN202111508441.9A priority Critical patent/CN114242847A/zh
Publication of CN114242847A publication Critical patent/CN114242847A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/208—Particular post-treatment of the devices, e.g. annealing, short-circuit elimination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本发明提供一种PECVD法沉积非晶硅的控制爆膜的方法，包括：对N型晶体硅基体的背表面进行抛光处理，形成抛光面；在所述抛光面上沉积氧化硅遂穿层；在所述氧化硅遂穿层表面采用PECVD法沉积非晶硅层，在PECVD装置通入硅烷，并控制所述硅烷水平掠过所述氧化硅遂穿层，沉积所述非晶硅层；在沉积所述非晶硅层的过程中，同时对所述非晶硅层进行磷掺杂；对掺杂过后的所述N型晶体硅基体进行退火，激发所述非晶硅层内部的磷原子，形成多晶硅层，沉积完成。本发明的有益效果是改变工艺气体在硅片的流动方向和工艺过程中升高温度的方法，杜绝了沉积Poly硅的爆膜现象，同时提升了均匀性，片内偏差由原先的12％减小到5％以内。

Description

一种PECVD法沉积非晶硅的控制爆膜的方法
技术领域
本发明属于太阳能电池技术领域，尤其是涉及一种PECVD法沉积非晶硅的控制爆膜的方法。
背景技术
太阳能电池，是一种通过光伏效应将光能直接转化为电能的电力设备。目前，最常见的太阳能电池是由硅制成的大面积PN结，其他可能的太阳能电池类型有染料敏化太阳能电池、有机太阳能电池以及量子点太阳能电池等。
在使用PECVD法沉积非晶硅的工艺中，经常会出现多晶硅膜爆开的问题，导致钝化效果变差，特别是对于沉积过程中添加氢气的工艺，这种现象更为严重。随着现在硅片尺寸增大，在沉积非晶硅的过程中，硅片片内的温度梯度也在增加，即硅片的中心位置到边缘的温度差较大，导致非晶硅沉积的均匀性变差，最终制成的太阳能电池质量也较差。
发明内容
本发明要解决的问题是提供一种PECVD法沉积非晶硅的控制爆膜的方法，有效的解决在使用PECVD法沉积非晶硅的工艺中，多晶硅膜经常爆开，导致钝化效果变差，同时随着现在硅片尺寸增大，在沉积非晶硅的过程中，硅片片内的温度梯度也在增加，即硅片的中心位置到边缘的温度差较大，导致非晶硅沉积的均匀性变差，最终制成的太阳能电池质量也较差的问题。
为解决上述技术问题，本发明采用的技术方案是：一种PECVD法沉积非晶硅的控制爆膜的方法，包括：
在晶体硅基体上沉积氧化硅遂穿层；
在所述氧化硅遂穿层表面采用PECVD法沉积非晶硅层，在PECVD装置通入硅烷，并控制所述硅烷水平掠过所述氧化硅遂穿层，沉积所述非晶硅层；
在沉积所述非晶硅层的过程中，同时对所述非晶硅层进行磷掺杂；
对掺杂过后的所述晶体硅基体进行退火，激发所述非晶硅层内部的磷原子，形成多晶硅层，沉积完成。
优选地，所述晶体硅基体包括N型晶体硅基体，所述N型晶体硅基体的电阻率为0.5-5Ω·cm，厚度为80-200μm。
优选地，在所述晶体硅基体上沉积氧化硅遂穿层步骤中，先对所述晶体硅基体的背表面进行抛光处理形成抛光面，再在所述抛光面上沉积氧化硅遂穿层。
优选地，对所述晶体硅基体的背表面进行抛光处理的过程中，将第一抛光液涂覆在所述晶体硅基体的背表面，所述第一抛光液采用KOH、碱抛光添加剂和DI水的混合液，
其中，所述KOH、所述碱抛光添加剂和所述DI水的比例为(1.5：1：3)-(1：1：2)，抛光时间为280s-320s，抛光后所述晶体硅基体的背表面的反射率至少为30％。
优选地，对所述晶体硅基体的背表面进行抛光处理的过程中，将第二抛光液涂覆在所述晶体硅基体的背表面，所述第二抛光液采用NaOH、碱抛光添加剂和DI水的混合液，
其中，所述NaOH、所述碱抛光添加剂和所述DI水的比例为(1.5：1：3)-(1：1：2)，抛光时间为280s-320s，抛光后所述晶体硅基体的背表面的反射率至少为30％。
优选地，对所述晶体硅基体的背表面进行抛光处理的过程中，将第三抛光液涂覆在所述晶体硅基体的背表面，所述第三抛光液采用HF、HNO3与DI水的混合液，
其中，所述HF、所述HNO3与所述DI水的比例为(1：4：2)-(2：7：3)，抛光时间为50s-70s，抛光后所述晶体硅基体的背表面的反射率至少为30％。
优选地，在所述抛光面上沉积氧化硅遂穿层的过程中，通过热氧化、PECVD或PEALD法在所述晶体硅基体的背表面生长所述氧化硅遂穿层，其中，所述氧化硅遂穿层的厚度为1-2nm。
优选地，采用PECVD法沉积所述非晶硅层的过程中，沉积温度为300-400℃，沉积时间为500-700s。
优选地，所述非晶硅层的厚度为50-150nm。
优选地，在沉积所述非晶硅层的同时，通入磷烷，在所述非晶硅层中掺杂磷原子，掺杂浓度为2-4*E20。
优选地，对掺杂过后的所述晶体硅基体进行退火的过程中，退火温度为840-900℃，退火后形成所述多晶硅层。
采用上述技术方案，使用PECVD法沉积在N型晶体硅基体背表面的氧化硅遂穿层上沉积非晶硅层时，沉积温度由原来的小于300℃，增长到300-400℃，原来的沉积温度会导致含有氢官能团的二级反应产物容易在硅片停留且进入膜层内部，导致后续制备过程中有氢气溢出产生爆膜现象，而上述技术方案中提高沉积温度，使得含有氢官能团的二级反应产物不容易在硅片停留和进入膜层内部，生成的氢气也更容易溢出，避免了在后续镀玩氮化硅后氢气溢出导致爆膜的情况发生。
采用上述技术方案，使用PECVD法沉积在N型晶体硅基体背表面的氧化硅遂穿层上沉积非晶硅层时，控制硅烷气流的方向，现有技术中通入硅烷的方向为垂直于N型晶体硅基体，本技术方案改变了硅烷气流的方向，配合改变的沉积温度，在产生氢气的时候能够将溢出的氢气带离硅片表面，总体上减少氢气在膜层停留的时间，避免硅片产生爆膜的现象。
附图说明
图1是本发明实施例一种PECVD法沉积非晶硅的控制爆膜的方法气流示意图。
具体实施方式
下面结合实施例对本发明作进一步说明：
在本发明实施例的描述中，需要理解的是，术语“正表面”、“背表面”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
如图1所示，一种PECVD法沉积非晶硅的控制爆膜的方法，包括：
S1：对N型晶体硅基体的背表面进行抛光处理，形成抛光面；
N型晶体硅基体的电阻率为0.5-5Ω·cm，厚度为80-200μm。
对N型晶体硅基体的背表面进行抛光处理的过程中，可以采用碱抛光和酸抛光两种方式来对N型晶体硅基体抛光，其中，碱抛光又可以使用两种抛光液对其进行抛光；
第一种，将第一抛光液涂覆在N型晶体硅基体的背表面，第一抛光液采用KOH、碱抛光添加剂和DI水的混合液，
其中，KOH、碱抛光添加剂和DI水的比例为1.5：1：3-1：1：2，抛光时间为280s-320s，抛光后N型晶体硅基体的背表面的反射率至少为30％；
第二种，将第二抛光液涂覆在N型晶体硅基体的背表面，第二抛光液采用NaOH、碱抛光添加剂和DI水的混合液，
其中，NaOH、碱抛光添加剂和DI水的比例为1.5：1：3-1：1：2，抛光时间为280s-320s，抛光后N型晶体硅基体的背表面的反射率至少为30％。
酸抛光过程中，将第三抛光液涂覆在N型晶体硅基体的背表面，第三抛光液采用HF、HNO3与DI水的混合液，
其中，HF、HNO3与DI水的比例为1：4：2-2：7：3，抛光时间为50s-70s，抛光后N型晶体硅基体的背表面的反射率至少为30％。
S2：在抛光面上沉积氧化硅遂穿层；
在抛光面上沉积氧化硅遂穿层的过程中，通过热氧化、PECVD或PEALD法在N型晶体硅基体的背表面生长氧化硅遂穿层，其中，氧化硅遂穿层的厚度为1-2nm。
S3：在氧化硅遂穿层表面采用PECVD法沉积非晶硅层，在PECVD装置通入硅烷，并控制硅烷水平掠过所述氧化硅遂穿层，沉积非晶硅层；
采用PECVD法沉积非晶硅层的过程中，需要在PECVD装置首先通入氩气，并利用射频或者微波等方式将其激发为等离子体，等离子体化学活性很强，能够利用活性来促进反应的进行；然后通入硅烷气流，并且控制硅烷气流的方向为水平掠过N型晶体硅基体，硅烷气流为中性的反应气体分子，等离子体中高速运动的电子撞击到中性的反应气体分子，会使中性反应气体分子变成碎片或处于激活的状态，容易发生反应，在PECVD装置中分解沉积在氧化硅遂穿层的表面，其中，非晶硅层沉积的厚度为50-150mm。
在PECVD装置内沉积的过程中，沉积温度为300-400℃，沉积时间为500-700s。
S4：在沉积非晶硅层的过程中，同时对非晶硅层进行磷掺杂；
在沉积非晶硅层的同时，通入磷烷，在非晶硅层中掺杂磷原子，其中，磷的掺杂浓度为2-4*E20。
S5：对掺杂过后的N型晶体硅基体进行退火，激发非晶硅层内部的磷原子，形成多晶硅层，沉积完成。
对掺杂过后的N型晶体硅基体进行退火的过程中，退火温度为840-900℃，退火后形成多晶硅层，在氧化硅遂穿层表面形成多晶硅层的步骤完成。
本发明中，通过提升PECVD装置内的沉积温度，使得含有氢官能团的二级反应产物不容易在硅片停留和进入膜层内部，生成的氢气也更容易溢出，来减少后续工艺中氢气溢出而导致爆膜的情况，解决了原来的沉积温度会导致含有氢官能团的二级反应产物容易在硅片停留且进入膜层内部，后续在制备过程中有氢气溢出产生爆膜的问题。
配合沉积温度的提升，在沉积过程中控制硅烷气流的方向，改变了硅烷气流的方向，配合改变的沉积温度，在产生氢气的时候能够将溢出的氢气带离硅片表面，总体上减少氢气在膜层停留的时间，避免硅片产生爆膜的现象，解决了现有技术中通入硅烷的方向为垂直于N型晶体硅基体，导致气体溢出困难而产生爆膜现象的问题。
且在使用现有技术光伏电池的过程中，由于石村增大，硅片片内的温度梯度也在增加，导致沉积的均匀性变差，本发明在减少爆膜现象的同时，也由于改变了硅烷气流的方向，能够更加均匀的沉积在硅片的表面，改善了沉积的均匀性，片内的偏差由原先的12％减小到5％以内。
下面列举几个具体实施例：
实施例1
S1：对N型晶体硅基体的背表面进行抛光处理，形成抛光面；
N型晶体硅基体的电阻率为1Ω·cm，厚度为160μm。
对N型晶体硅基体的背表面进行抛光处理的过程中，可以采用碱抛光和酸抛光两种方式来对N型晶体硅基体抛光，其中，碱抛光又可以使用两种抛光液对其进行抛光，本实施例中，采用碱抛光来进行抛光处理；
将第一抛光液涂覆在N型晶体硅基体的背表面，第一抛光液采用KOH、碱抛光添加剂和DI水的混合液，
其中，KOH、碱抛光添加剂和DI水的比例为1.5：1：3，抛光时间为320s，抛光后N型晶体硅基体的背表面的反射率为30％；
S2：在抛光面上沉积氧化硅遂穿层；
在抛光面上沉积氧化硅遂穿层的过程中，通过热氧化在N型晶体硅基体的背表面生长氧化硅遂穿层，其中，氧化硅遂穿层的厚度为1nm。
S3：在氧化硅遂穿层表面采用PECVD法沉积非晶硅层，在PECVD装置通入硅烷，并控制硅烷水平掠过所述氧化硅遂穿层，沉积非晶硅层；
采用PECVD法沉积非晶硅层的过程中，需要在PECVD装置首先通入氩气，并利用射频或者微波等方式将其激发为等离子体，等离子体化学活性很强，能够利用活性来促进反应的进行；然后通入硅烷气流，并且控制硅烷气流的方向为水平掠过N型晶体硅基体(如图1所示)，硅烷气流为中性的反应气体分子，等离子体中高速运动的电子撞击到中性的反应气体分子，会使中性反应气体分子变成碎片或处于激活的状态，容易发生反应，在PECVD装置中分解沉积在氧化硅遂穿层的表面，其中，非晶硅层沉积的厚度为100mm。
在PECVD装置内沉积的过程中，沉积温度为400℃，沉积时间为600s。
S4：在沉积非晶硅层的过程中，同时对非晶硅层进行磷掺杂；
在沉积非晶硅层的同时，通入磷烷，在非晶硅层中掺杂磷原子，其中，磷的掺杂浓度为3*E20。
S5：对掺杂过后的N型晶体硅基体进行退火，激发非晶硅层内部的磷原子，形成多晶硅层，沉积完成。
对掺杂过后的N型晶体硅基体进行退火的过程中，退火温度为850℃，退火后形成多晶硅层，在氧化硅遂穿层表面形成多晶硅层的步骤完成。
实施例2
S1：对N型晶体硅基体的背表面进行抛光处理，形成抛光面；
N型晶体硅基体的电阻率为5Ω·cm，厚度为100μm。
对N型晶体硅基体的背表面进行抛光处理的过程中，可以采用碱抛光和酸抛光两种方式来对N型晶体硅基体抛光，其中，碱抛光又可以使用两种抛光液对其进行抛光，本实施例中，采用碱抛光的方式进行抛光处理；
将第二抛光液涂覆在N型晶体硅基体的背表面，第二抛光液采用NaOH、碱抛光添加剂和DI水的混合液，
其中，NaOH、碱抛光添加剂和DI水的比例为1.5：1：3，抛光时间为300s，抛光后N型晶体硅基体的背表面的反射率为40％。
S2：在抛光面上沉积氧化硅遂穿层；
在抛光面上沉积氧化硅遂穿层的过程中，通过热氧化、PECVD或PEALD法在N型晶体硅基体的背表面生长氧化硅遂穿层，其中，氧化硅遂穿层的厚度为1nm。
S3：在氧化硅遂穿层表面采用PECVD法沉积非晶硅层，在PECVD装置通入硅烷，并控制硅烷水平掠过所述氧化硅遂穿层，沉积非晶硅层；
采用PECVD法沉积非晶硅层的过程中，需要在PECVD装置首先通入氩气，并利用射频或者微波等方式将其激发为等离子体，等离子体化学活性很强，能够利用活性来促进反应的进行；然后通入硅烷气流，并且控制硅烷气流的方向为水平掠过N型晶体硅基体，硅烷气流为中性的反应气体分子，等离子体中高速运动的电子撞击到中性的反应气体分子，会使中性反应气体分子变成碎片或处于激活的状态，容易发生反应，在PECVD装置中分解沉积在氧化硅遂穿层的表面，其中，非晶硅层沉积的厚度为120mm。
在PECVD装置内沉积的过程中，沉积温度为400℃，沉积时间为500s。
S4：在沉积非晶硅层的过程中，同时对非晶硅层进行磷掺杂；
在沉积非晶硅层的同时，通入磷烷，在非晶硅层中掺杂磷原子，其中，磷的掺杂浓度为4*E20。
S5：对掺杂过后的N型晶体硅基体进行退火，激发非晶硅层内部的磷原子，形成多晶硅层，沉积完成。
对掺杂过后的N型晶体硅基体进行退火的过程中，退火温度为900℃，退火后形成多晶硅层，在氧化硅遂穿层表面形成多晶硅层的步骤完成。
实施例3
S1：对N型晶体硅基体的背表面进行抛光处理，形成抛光面；
N型晶体硅基体的电阻率为0.5Ω·cm，厚度为200μm。
对N型晶体硅基体的背表面进行抛光处理的过程中，可以采用碱抛光和酸抛光两种方式来对N型晶体硅基体抛光，其中，碱抛光又可以使用两种抛光液对其进行抛光，本实施例中，采用酸抛光的方式进行抛光；
酸抛光过程中，将第三抛光液涂覆在N型晶体硅基体的背表面，第三抛光液采用HF、HNO3与DI水的混合液，
其中，HF、HNO3与DI水的比例为1：4：2，抛光时间为65s，抛光后N型晶体硅基体的背表面的反射率为35％。
S2：在抛光面上沉积氧化硅遂穿层；
在抛光面上沉积氧化硅遂穿层的过程中，通过热氧化、PECVD或PEALD法在N型晶体硅基体的背表面生长氧化硅遂穿层，其中，氧化硅遂穿层的厚度为2nm。
S3：在氧化硅遂穿层表面采用PECVD法沉积非晶硅层，在PECVD装置通入硅烷，并控制硅烷水平掠过所述氧化硅遂穿层，沉积非晶硅层；
采用PECVD法沉积非晶硅层的过程中，需要在PECVD装置首先通入氩气，并利用射频或者微波等方式将其激发为等离子体，等离子体化学活性很强，能够利用活性来促进反应的进行；然后通入硅烷气流，并且控制硅烷气流的方向为水平掠过N型晶体硅基体，硅烷气流为中性的反应气体分子，等离子体中高速运动的电子撞击到中性的反应气体分子，会使中性反应气体分子变成碎片或处于激活的状态，容易发生反应，在PECVD装置中分解沉积在氧化硅遂穿层的表面，其中，非晶硅层沉积的厚度为150mm。
在PECVD装置内沉积的过程中，沉积温度为350℃，沉积时间为700s。
S4：在沉积非晶硅层的过程中，同时对非晶硅层进行磷掺杂；
在沉积非晶硅层的同时，通入磷烷，在非晶硅层中掺杂磷原子，其中，磷的掺杂浓度为2.5*E20。
S5：对掺杂过后的N型晶体硅基体进行退火，激发非晶硅层内部的磷原子，形成多晶硅层，沉积完成。
对掺杂过后的N型晶体硅基体进行退火的过程中，退火温度为840℃，退火后形成多晶硅层，在氧化硅遂穿层表面形成多晶硅层的步骤完成。
以上对本发明的实施例进行了详细说明，但所述内容仅为本发明的较佳实施例，不能被认为用于限定本发明的实施范围。凡依本发明申请范围所作的均等变化与改进等，均应仍归属于本发明的专利涵盖范围之内。

Claims (10)

1.一种PECVD法沉积非晶硅的控制爆膜的方法，包括：
在晶体硅基体上沉积氧化硅遂穿层；
在所述氧化硅遂穿层表面采用PECVD法沉积非晶硅层，在PECVD装置通入硅烷，并控制所述硅烷水平掠过所述氧化硅遂穿层，沉积所述非晶硅层；
在沉积所述非晶硅层的过程中，同时对所述非晶硅层进行磷掺杂；
对掺杂过后的所述晶体硅基体进行退火，激发所述非晶硅层内部的磷原子，形成多晶硅层，沉积完成。
2.根据权利要求1所述的一种PECVD法沉积非晶硅的控制爆膜的方法，其特征在于：所述晶体硅基体包括N型晶体硅基体；所述N型晶体硅基体的电阻率为0.5-5Ω·cm，厚度为80-200μm。
3.根据权利要求1所述的一种PECVD法沉积非晶硅的控制爆膜的方法，其特征在于：在所述晶体硅基体上沉积氧化硅遂穿层步骤中，先对所述晶体硅基体的背表面进行抛光处理形成抛光面，再在所述抛光面上沉积氧化硅遂穿层。
4.根据权利要求3所述的一种PECVD法沉积非晶硅的控制爆膜的方法，其特征在于：对所述晶体硅基体的背表面进行抛光处理的过程中，将第一抛光液涂覆在所述晶体硅基体的背表面，所述第一抛光液采用KOH、碱抛光添加剂和DI水的混合液，
其中，所述KOH、所述碱抛光添加剂和所述DI水的比例为(1.5：1：3)-(1：1：2)，抛光时间为280s-320s，抛光后所述晶体硅基体的背表面的反射率至少为30％。
5.根据权利要求3所述的一种PECVD法沉积非晶硅的控制爆膜的方法，其特征在于：对所述晶体硅基体的背表面进行抛光处理的过程中，将第二抛光液涂覆在所述晶体硅基体的背表面，所述第二抛光液采用NaOH、碱抛光添加剂和DI水的混合液，
其中，所述NaOH、所述碱抛光添加剂和所述DI水的比例为(1.5：1：3)-(1：1：2)，抛光时间为280s-320s，抛光后所述晶体硅基体的背表面的反射率至少为30％。
6.根据权利要求3所述的一种PECVD法沉积非晶硅的控制爆膜的方法，其特征在于：对所述晶体硅基体的背表面进行抛光处理的过程中，将第三抛光液涂覆在所述晶体硅基体的背表面，所述第三抛光液采用HF、HNO3与DI水的混合液，
其中，所述HF、所述HNO3与所述DI水的比例为(1：4：2)-(2：7：3)，抛光时间为50s-70s，抛光后所述晶体硅基体的背表面的反射率至少为30％。
7.根据权利要求1-6任一所述的一种PECVD法沉积非晶硅的控制爆膜的方法，其特征在于：在所述抛光面上沉积氧化硅遂穿层的过程中，通过热氧化、PECVD或PEALD法在所述晶体硅基体的背表面生长所述氧化硅遂穿层，其中，所述氧化硅遂穿层的厚度为1-2nm。
8.根据权利要求1所述的一种PECVD法沉积非晶硅的控制爆膜的方法，其特征在于：采用PECVD法沉积所述非晶硅层的过程中，沉积温度为300-400℃，沉积时间为500-700s，所述非晶硅层的厚度为50-150nm。
9.根据权利要求1所述的一种PECVD法沉积非晶硅的控制爆膜的方法，其特征在于：在沉积所述非晶硅层的同时，通入磷烷，在所述非晶硅层中掺杂磷原子，掺杂浓度为2-4*E20。
10.根据权利要求1所述的一种PECVD法沉积非晶硅的控制爆膜的方法，其特征在于：对掺杂过后的所述晶体硅基体进行退火的过程中，退火温度为840-900℃，退火后形成所述多晶硅层。
CN202111508441.9A 2021-12-10 2021-12-10 一种pecvd法沉积非晶硅的控制爆膜的方法 Pending CN114242847A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111508441.9A CN114242847A (zh) 2021-12-10 2021-12-10 一种pecvd法沉积非晶硅的控制爆膜的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111508441.9A CN114242847A (zh) 2021-12-10 2021-12-10 一种pecvd法沉积非晶硅的控制爆膜的方法

Publications (1)

Publication Number Publication Date
CN114242847A true CN114242847A (zh) 2022-03-25

Family

ID=80754694

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111508441.9A Pending CN114242847A (zh) 2021-12-10 2021-12-10 一种pecvd法沉积非晶硅的控制爆膜的方法

Country Status (1)

Country Link
CN (1) CN114242847A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614257A (en) * 1991-08-09 1997-03-25 Applied Materials, Inc Low temperature, high pressure silicon deposition method
US20050005851A1 (en) * 2003-07-11 2005-01-13 Keshner Marvin S. Roll-vortex plasma chemical vapor deposition system
CN102959125A (zh) * 2010-08-06 2013-03-06 三菱重工业株式会社 真空处理装置及等离子体处理方法
CN110760925A (zh) * 2019-11-15 2020-02-07 常州时创能源科技有限公司 Pecvd淀积非晶硅薄膜的方法及其应用
CN111106183A (zh) * 2019-12-26 2020-05-05 湖南红太阳光电科技有限公司 利用管式pecvd制备背面全钝化接触太阳电池的方法及背面全钝化接触太阳电池
CN112038444A (zh) * 2020-08-05 2020-12-04 英利能源（中国）有限公司 一种n型晶体硅太阳能电池的制作方法及其背面钝化接触结构的制作方法
CN113437183A (zh) * 2020-03-23 2021-09-24 中建材浚鑫科技有限公司 一种pecvd沉积非晶硅薄膜的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614257A (en) * 1991-08-09 1997-03-25 Applied Materials, Inc Low temperature, high pressure silicon deposition method
US20050005851A1 (en) * 2003-07-11 2005-01-13 Keshner Marvin S. Roll-vortex plasma chemical vapor deposition system
CN102959125A (zh) * 2010-08-06 2013-03-06 三菱重工业株式会社 真空处理装置及等离子体处理方法
CN110760925A (zh) * 2019-11-15 2020-02-07 常州时创能源科技有限公司 Pecvd淀积非晶硅薄膜的方法及其应用
CN111106183A (zh) * 2019-12-26 2020-05-05 湖南红太阳光电科技有限公司 利用管式pecvd制备背面全钝化接触太阳电池的方法及背面全钝化接触太阳电池
CN113437183A (zh) * 2020-03-23 2021-09-24 中建材浚鑫科技有限公司 一种pecvd沉积非晶硅薄膜的方法
CN112038444A (zh) * 2020-08-05 2020-12-04 英利能源（中国）有限公司 一种n型晶体硅太阳能电池的制作方法及其背面钝化接触结构的制作方法

Similar Documents

Publication Publication Date Title
US7993700B2 (en) Silicon nitride passivation for a solar cell
US7846762B2 (en) Integrated emitter formation and passivation
JP3911971B2 (ja) シリコン薄膜、薄膜トランジスタおよびシリコン薄膜の製造方法
JP2011519314A (ja) 金属酸化物基体上でのナノ構造体の製造方法、金属酸化物基体上への薄膜の付着方法、および薄膜装置
CN103632935A (zh) N 型硅片的硼扩散方法、晶体硅太阳能电池及其制作方法
JPS63233564A (ja) 接合型トランジスタの製造法
CN103632933A (zh) N型硅片的硼扩散方法、晶体硅太阳能电池及其制作方法
CN103632934A (zh) N型硅片的硼扩散方法、晶体硅太阳能电池及其制作方法
CN113785408A (zh) 基于化学气相沉积法的钙钛矿太阳能电池吸收层的制备方法
CN115692545A (zh) 一种提升PECVD路线N型TOPCon电池多晶硅活性磷掺杂浓度的方法
US9559221B2 (en) Solar cell production method, and solar cell produced by same production method
CN113328011B (zh) 一种钝化接触晶硅太阳电池制造装置及方法
CN114267753A (zh) 一种TOPCon太阳能电池及其制备方法、光伏组件
CN112071953A (zh) 一种板式设备制备钝化接触太阳能电池的方法及装置
CN112071950A (zh) 一种用pecvd设备制备钝化接触电池的方法
CN114242847A (zh) 一种pecvd法沉积非晶硅的控制爆膜的方法
CN112267105A (zh) 一种用于硅异质结太阳电池生产的单腔pecvd沉积工艺
CN101467245A (zh) 薄膜光伏结构及其制造
JP2001250968A (ja) 結晶シリコン薄膜半導体装置、結晶シリコン薄膜光起電力素子、および結晶シリコン薄膜半導体装置の製造方法
CN115632089A (zh) 异质结电池的制备方法、异质结电池结构、及其加工系统
CN113193074A (zh) N-TOPCon太阳能电池、组件、系统及电池中制备双面氧化硅的方法、设备
Beaucarne et al. Thin film polycrystalline silicon solar cells
KR100402395B1 (ko) 중공의 음극과 플라즈마를 이용한 태양전지 양산용 실리콘질화막의 제조장치
JPH0817738A (ja) 結晶性半導体薄膜形成方法
CN214655235U (zh) N-TOPCon太阳能电池中制备双面氧化硅的设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination