CN114242752A - 显示面板及显示装置 - Google Patents
显示面板及显示装置 Download PDFInfo
- Publication number
- CN114242752A CN114242752A CN202111119309.9A CN202111119309A CN114242752A CN 114242752 A CN114242752 A CN 114242752A CN 202111119309 A CN202111119309 A CN 202111119309A CN 114242752 A CN114242752 A CN 114242752A
- Authority
- CN
- China
- Prior art keywords
- layer
- section
- segment
- signal line
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
- H10K59/65—OLEDs integrated with inorganic image sensors
Landscapes
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本申请提供一种显示面板及显示装置,涉及显示技术领域,用于解决的透明显示区透光率低的技术问题。该显示面板具有透明显示区,以及至少部分包围透明显示区的主显示区;显示面板包括依次层叠设置的阵列基板、第二电极层、显示层以及第一电极层,显示面板还包括多条间隔设置的信号线,部分信号线包括第一段和透明的第二段,第一段与第二段电连接,第一段至少部分设置在主显示区,第二段至少部分设置在透明显示区,第二段与第一电极层同层且间隔设置。通过第二段,使得信号线跳线至第一电极层,且信号线有较高的透光率,减少信号线对透明显示区的光线的阻挡,提高进入透明显示区下方的光学模组的外界光量,从而保证光学模组的正常工作。
Description
技术领域
本申请涉及显示技术领域,尤其涉及一种显示面板及显示装置。
背景技术
随着显示技术的发展,具有较高的屏占比的显示装置可以提供较好的视觉体验,逐渐成为一种主流发展方向。为了保证较高的占屏比,通常将摄像头模组等光学模组设置在显示面板的下方。
显示面板具有主显示区和透明显示区,其中,透明显示区与光学模组相对。显示面板通常包括阵列基板和显示层,阵列基板中设置像素驱动电路,以控制显示层内的显示单元发光。当不需要使用光学模组时,透明显示区内的显示层可以正常显示;当需要使用光学模组,透明显示区内的显示层不进行显示,光线穿过透明显示区达到光学模组所在区域。然而,透明显示区的光线透光率较低,光线模组接收的光量较少,影响光学模组的正常工作。
发明内容
鉴于上述问题,本申请实施例提供一种显示面板及显示装置,用于提高透明显示区的光线透过率,保证光学模组的正常工作。
为了实现上述目的,本申请实施例提供如下技术方案:
本申请实施例的第一方面提供一种显示面板,显示面板具有透明显示区,以及至少部分包围所述透明显示区的主显示区;所述显示面板包括依次层叠设置的阵列基板、第二电极层、显示层以及第一电极层,所述显示面板还包括多条间隔设置的信号线,部分所述信号线包括第一段和透明的第二段,所述第一段与所述第二段电连接,所述第一段至少部分设置在所述主显示区,所述第二段至少部分设置在所述透明显示区,且所述第二段与所述第一电极层同层且间隔设置。
本申请实施例提供的显示面板中,部分信号线包括第一段和与第一段电连接的第二段,第一段至少部分设置在主显示区,第二段至少部分设置在透明显示区,第二段与第一电极层同层且间隔设置,且第二段透明。利用与第一电极层同层且间隔设置的透明第二段,使得信号线跳线至第一电极层且具有较高的透光率,从而减少信号线对透明显示区的光线的阻挡,提高进入透明显示区下方的光学模组的外界光量,从而保证光学模组的正常工作。
在一种可能的实现方式中,所述显示面板还包括连接线,所述连接线与所述第二电极层同层且间隔设置,所述连接线与所述信号线的第一段电连接,且与所述信号线的第二段电连接;
优选地,所述连接线的材质与所述第二电极层的材质相同。
在一种可能的实现方式中,所述信号线的第一段和所述连接线之间的所述阵列基板设置有第一过孔,所述连接线通过所述第一过孔与所信号线的第一段电连接;和/或,所述显示层设置有第二过孔,所述信号线的第二段通过所述第二过孔与所述连接线电连接。
在一种可能的实现方式中,所述第一过孔与所述第二过孔互不连通;所述连接线包括本体和与所述本体连接的延伸部,所述本体设置在所述阵列基板上,所述延伸部位于所述第一过孔内;所述本体与所述信号线的第二段电连接,所述延伸部与所述信号线的第一段电连接。
在一种可能的实现方式中,所述延伸部与所述信号线的第一段相接触,所述第二过孔暴露所述连接线的本体,所述信号线的第二段至少部分位于所述第二过孔内且与所述连接线相接触。
在一种可能的实现方式中,所述延伸部与所述信号线的第一段相接触,所述第二过孔暴露所述连接线的本体,所述第二过孔内设置有导电柱,所述导电柱的一端与所述信号线的第二段相接触,所述导电柱的另一端与所述连接线相接触;
优选地,所述第二过孔还贯穿所述信号线的第二段,所述导电柱的侧壁与所述信号线的第二段相接触;
优选地,所述显示面板还包括设置在所述第一电极层上的封盖层,以及设置在所述封盖层上的封装层,所述第二过孔延伸至所述封盖层,所述导电柱延伸至所述封盖层;或者所述第二过孔延伸至所述封装层,所述导电柱贯穿所述封盖层,并延伸至所述封装层;
优选地,所述显示层包括像素限定层和设置在所述像素限定层上的公共层;所述像素限定层具有贯穿所述像素限定层的第一开口,所述第一开口暴露所述连接线的本体,所述公共层延伸至所述第一开口内,位于所述第一开口内的所述公共层设置有所述第二过孔。
在一种可能的实现方式中,所述第一过孔与所述第二过孔正相对;至少部分所述连接线位于所述第一过孔内,且与所述信号线的第一段相接触,所述信号线的第二段延伸至所述第二过孔内且与所述连接线相接触;
优选地,所述第二过孔为环绕所述透明显示区的环形槽,所述环形槽暴露所述连接线所述信号线的第二段覆盖所述环形槽的侧壁。
在一种可能的实现方式中,述信号线的第二段与所述信号线的第一段之间的所述显示面板设置有第三过孔,所述信号线的第一段通过所述第三过孔与所述信号线的第二段相接触。
在一种可能的实现方式中,所述阵列基板包括衬底、设置在所述衬底上的薄膜晶体管,以及覆盖所述薄膜晶体管的平坦化层;所述平坦化层至少设置有两层,所述信号线的第一段设置在相邻的两层所述平坦化层之间。
本申请实施例的第二方面提供一种显示装置,其包括如上所述的显示面板。本申请实施例提供的显示装置至少具有显示面板的优点,具体参照上文所述,在此不再赘述。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例中的显示面板的一种俯视局部图;
图2为本申请实施例中的显示面板的第一种结构示意图;
图3为本申请实施例中的信号线的一种结构示意图;
图4为本申请实施例中的信号线的另一种结构示意图;
图5为本申请实施例中的信号线的又一种结构示意图;
图6为本申请实施例中的第一电极层的结构示意图;
图7为本申请实施例中的显示面板的第二种结构示意图;
图8为本申请实施例中的显示面板的第三种结构示意图;
图9为本申请实施例中的显示面板的第四种结构示意图;
图10为本申请实施例中的显示面板的第五种结构示意图;
图11为本申请实施例中的显示面板的第六种结构示意图;
图12为本申请实施例中的显示面板的连接线处的结构示意图;
图13为本申请实施例中的显示面板的另一种俯视局部图;
图14为本申请实施例中的显示面板的无连接线处的结构示意图。
附图标记说明:
10-阵列基板; 11-第一过孔;
20-信号线; 21-第一段;
22-第二段; 30-第一电极层;
31-间隙; 40-像素限定层;
41-像素开口; 42-第一开口;
43-第二过孔; 44-导电柱;
50-公共层; 60-发光层;
70-第二电极层; 81-封盖层;
82-封装层; 90-连接线;
91-本体; 92-延伸部;
A-主显示区; B-透明显示区。
具体实施方式
正如背景技术所述,相关技术中的显示面板的透明显示区存在透光率低的问题,经发明人研究发现,出现这种问题的原因在于,显示面板内设置有信号线,例如栅极线或者数据线,信号线通常为金属线。然而,金属线的透光率较低,位于透明显示区的金属线会阻挡部分外界的光线进入,减少进入透明显示区下方的光学模组的外界光量,影响光学模组的正常工作。
针对上述问题,本申请实施例提供一种显示面板,其中,部分信号线包括第一段和与第一段电连接的第二段,第二段与第一电极层同层且间隔设置,且第二段透明。利用与第一电极层同层且间隔设置的透明第二段,使得信号线跳线至第一电极层,且信号线具有较高的透光率,从而减少信号线对透明显示区的光线的阻挡,提高进入透明显示区下方的光学模组的外界光量,从而保证光学模组的正常工作。
为了使本申请实施例的上述目的、特征和优点能够更加明显易懂,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例,均属于本申请保护的范围。
本申请实施例提供一种显示装置,该显示装置可以为智能手环、导航仪、显示器、手机、平板电脑、个人数字助理(Personal Digital Assistant,简称PDA)等具有显示功能的产品或者部件,显示装置包括下文各实施例中的显示面板,以及设置在显示面板下方的光学模组,光学模组通过接收透光显示面板的光线以实现其正常工作。示例性的,光学模组可以为屏下摄像头 (Under Display Camera,简称UDC)、屏下指纹识别模块等。
本申请实施例中的显示面板可以为有机发光二极管(Organic Light EmittingDiode,简称OLED)显示面板或者液晶显示(Liquid Crystal Display,简称LCD)面板,例如有源矩阵有机发光二极管(Active Matrix Organic Light Emitting Diode,简称为AMOLED)显示面板。
参考图1,显示面板包括透明显示区和主显示区,主显示区如图1中A 处所示,透明显示区如图1中B处所示。光学模组设置在透明显示区的下方,光学模组的有效感光区与透明显示区相对,以接收经透明显示区的外界光线,其中,有效感光区是指光学模组接收光线的范围。
主显示区至少部分包围透明显示区,在一种可能的示例中,如图1所示,主显示区全包围透明显示区,主显示区环绕透明显示区一整周。在另一种可能的示例中,主显示区部分包围透明显示区,主显示区未环绕透明显示区一整周,例如主显示区环绕透明显示区半周,透明显示区的部分边缘形成显示面板的边缘。
参考图2,显示面板包括依次层叠设置的阵列基板10、第二电极层70、显示层和第一电极层30。第一电极层30可以透明,以保证第一电极层30可以透光。本申请实施例中,主显示区和透明显示区均包括上述膜层,即主显示区和透明显示区均可以进行显示。
阵列基板10可以为薄膜晶体管(Thin Film Transistor,简称为TFT) 阵列基板。在本申请一些可能的示例中,阵列基板10包括衬底、设置在衬底上的薄膜晶体管层,以及覆盖薄膜晶体管的平坦化层(Planarization Layer,简称为PNL)。
其中,衬底可以为玻璃衬底或者聚酰亚胺(Polyimide,简称为PI)衬底。薄膜晶体管层包括的多个间隔设置的薄膜晶体管(图2中未画出),薄膜晶体管与第二电极层70电连接,以向像素单元中输入信号。薄膜晶体管远离衬底一侧设置有平坦化层,平坦化层可以包括至少两层,至少两层平坦化层堆叠设置。平坦化层背离衬底的表面齐平。如此设置,平坦化层背离衬底的表面较为平整,可以为第二电极层70较为平整的成型基底。
第二电极层70设置在阵列基板10上,且与薄膜晶体管层电性连接。第二电极层70可以为阳极层,在一些可能的示例中,阳极层为采用具有较大功函数的透明导电材料所形成的透明电极层。示例性的,阳极层的材料可以为氧化铟锡(Indium Tin Oxides,简称ITO)、氧化锌锡(Zinc Tin Oxides,简称ZTO)、氧化铟锌(Indium Zinc Oxides,简称IZO)或者氧化镓铟锡 (Gallium Indium Tin Oxides,简称GIZO)等。
显示层设置在第二电极层70上,显示层包括像素限定层(Pixel DefinitionLayer,简称PDL)40,以及由像素限定层40隔开的发光层60。具体的,像素限定层40具有像素开口41,像素开口41内暴露第二电极层70,像素开口41内设置有发光层60,空穴与电子在发光层60内复合发光。
在一些可能的实施例中,显示层还可以包括公共层50,公共层50可以包括空穴注入层(Hole Injection Layer,简称HIL)、空穴传输层(Hole Transport Layer,简称HTL)、电子注入层(Electron Injection Layer,简称EIL)和电子传输层(Electron TransportLayer,简称ETL)中的至少一种。其中,空穴传输层位于发光层60和第二电极层70之间,用于提高空穴传输效率;空穴注入层位于空穴传输层靠近第二电极层70的一侧,用于改善空穴传输层和第二电极层70的能级匹配问题,降低空穴注入层和第二电极层70的注入势垒,协助空穴从第二电极层70注入到空穴传输层;电子传输层位于发光层60上,用于提高电子传输效率;电子注入层位于电子传输层远离发光层60的一侧,用于改善电子传输层与第一电极层30的能级匹配问题,协助电子从第一电极层30注入到电子传输层。
可以理解的是,当第二电极层70与空穴传输层之间的注入势垒较小时,可以不设置空穴注入层。同样的,当第一电极层30与电子传输层之间的注入势垒较小时,也可以不设置电子注入层,本申请对公共层50的具体结构并不做限定,根据实际情况而确定。公共层50的各膜层可以为整层结构,即公共层50的各膜层设置在发光层60和像素限定层40背离阵列基板10的一侧。
继续参考图2,显示层上设置有第一电极层30,第一电极层30可以为透明电极层,以提高透过率。示例性的,第一电极层30可以为阴极层。与像素开口41相对的第二电极层70、发光层60和第一电极层30形成像素单元,即像素单元包括由像素开口41限定的第二电极层70、发光层60和第一电极层30。当显示层包括公共层50时,像素单元还包括与像素开口41相对的公共层50。根据发光料层的发光颜色不同,像素单元可以包括红光像素单元、绿光像素单元以及蓝光像素单元。
参考图3至图5,显示面板还包括多条间隔设置的信号线20,信号线20 可以为数据线或者栅极线(扫描线)中的一种。示例性的,阵列基板10内设置多条间隔设置的栅极线,多条栅极线沿第一方向(图3所示X方向) 延伸,阵列基板10内还可以设置有多条间隔设置的数据线,多条数据线沿第二方向(图3所示Y方向)延伸,第一方向和第二方向交叉,且栅极线和数据线之间绝缘。
为方便描述,本申请实施例及以下各实施例中,以信号线20为数据线为例进行详述。
如图3至图5所示,多条信号线20包括第一信号线和第二信号线,第一信号线的全部区域均位于主显示区,第二信号线的部分区域位于主显示区,另一部分区域位于透明显示区。每条第二信号线均包括第一段21和透明的第二段22,第一段21至少部分设置在主显示区,第二段22至少部分设置在透明显示区,且第二段22与第一段21电连接。第二段22透明,以减少第二段22对外界光线的遮挡,提高透明显示区的透光率。
在一些可能的示例中,如图3所示,第二段22全部位于透明显示区,第二段22的两端均位于透明显示区内,第一段21位于主显示区并延伸至透明显示区,以与第二段22电连接。
在另一些可能的示例中,如图4所示,第二段22部分位于透明显示区,另一部分位于主显示区,即第二段22的一端位于透明显示区,另一端位于主显示区,第一段21也部分位于透明显示区,另一部分位于主显示区,以与第二段22电连接。
在又一些可能的示例中,如图5所示,第二段22位于透明显示区,且延伸至主显示区,即第二段22的两端均位于主显示区,且第二端穿过透明显示区,相应的,第一段21位于主显示区内,以与第二段22电连接。各信号线的第二段22可以相同,也可以不同。
可以理解的是,在上述示例中,第一段21可以包括两部分,这两部分分别位于透明显示区的两侧,即这两部分分别位于第二段22的两侧,这两部分中的一部分与其邻近的第二段22的一端电连接,这两部分中的另一部分与第二段22的另一端电连接。第一段21和第二段22可以为直线、折线或者曲线,示例性的,第一段21可以为沿第二方向延伸的直线,第二段22可以为折线,以避让透明显示区内的像素单元。
本申请实施例中,第二段22可以与第一电极层30同层且间隔设置。具体的,信号线的第一段21可以设置在阵列基板10中相邻的两层平坦化层之间。信号线的第一段21可以为金属叠层结构,例如,第一段21包括依次层叠设置的钛层、铝层和钛层,以减少第一段21的电阻,保证第一段21 的信号传输效率。
第一电极层30可以为整层结构,以便于第一电极层30的成型。第一电极层30中设置有至少一个通孔,该通孔至少部分位于透明显示区内。通孔可以为长条形,例如曲线形或折线形。通孔在阵列基板10上的正投影与像素开口41在阵列基板10上的正投影不相重叠,即通孔与像素限定层40相对,与像素开口41错开。每个通孔内设置有信号线的第二段22,如图6所示,第二段22与第一电极层30具有间隙31,使得第二段22与第一电极层30间隔设置。
第二段22的材质可以与第一电极层30的材质相同,以便于第二段22的制作。具体的,在像素限定层40和发光层60上蒸镀初始第一电极层后,通过激光打孔,在初始第一电极层上形成贯穿初始第一电极层30的沟槽,该沟槽环绕一周形成封闭图形,从而将初始第一电极层分为两个部分,这两部分分别为位于封闭图形外部的第一电极层30以及位于封闭图形内部的第二段 22。
继续参考图2,第二段22与第一段21异层设置,即第二段22与第一段21位于不同层中,第二段22与第一段21之间可以通过连接线90进行电连接。具体的,连接线90和与第二电极层70同层且间隔设置,连接线 90与信号线的第一段21电连接,且与信号线的第二段22电连接。优选地,连接线90的材质可以与第二电极层70的材质相同,连接线90可以与第二电极层70同时形成,以简化显示面板的制作。
在本申请一种可能的实施例中,通过在信号线的第一段21和连接线90 之间的膜层中设置贯穿该膜层的第一过孔11,并在连接线90与信号线的第二段22之间的膜层中设置贯穿该膜层的第二过孔43,从而使得第一段21、连接线90和第二段22沿垂直于衬底的方向存在电连接的通道,通过连接线 90实现第一段21和第二段22的电连接。
具体的,阵列基板10靠近第一电极层30的表面设置有第一过孔11,第一过孔11暴露信号线的第一段21,连接线90与暴露在第一过孔11内的信号线的第一段21电连接。即位于信号线的第一段21与连接线90之间的阵列基板10设置有第一过孔11,连接线90通过第一过孔11与信号线的第一段 21电连接。显示层设置有第二过孔43,第二过孔43贯穿显示层,且暴露连接线90,信号线的第二段22与暴露在第二过孔43内的连接线90电连接。其中,第二过孔43贯穿像素限定和公共层50,且第二过孔43与像素开口41不连通,以避免第二过孔43影响显示面板的正常显示。示例性的,第二过孔43可以通过激光打孔形成。
在第一种可能的示例中,上述第二过孔43与第一过孔11错位设置,即第二过孔43与第一过孔11不连通,如图2所示,第二过孔43的底部与第一过孔11的顶部具有间隔。如此设置,可以避免第二过孔43和第一过孔11连通而形成深孔,减少第一过孔11和第二过孔43中的导电材料的孔隙、空洞或者裂缝,保证第一段21和第二段22之间的信号传输效率。
如图2所示,连接线90包括本体91和与本体91连接的延伸部92,本体91设置在阵列基板10朝向显示层的表面上,延伸部92设置在第一过孔 11内。延伸部92与信号线的第一段21电连接,本体91与信号线的第二段 22电连接。示例性的,延伸部92可以覆盖在第一过孔11的侧壁和底面,以与信号线的第一段21相接触,从而实现连接线90与信号线的第一段21电连接。其中,以垂直于阵列基板10的平面为截面,第一过孔11的截面形状可以为倒梯形,即第一过孔11的截面形状为上大下小的梯形。如此设置,延伸部92不易出现断裂,从而提高信号线的第一段21与第二段22之间的电连接的可靠性。当然,第一过孔11的截面形状不是限定的,例如第一过孔11的截面形状也可以矩形或者其他多边形。
在上述第一种可能的示例的基础上,在一种可能的实施方式中,如图 2所示,第二过孔43暴露连接线90的本体91,信号线的第二段22至少部分延伸至第二过孔43内,且与连接线90相接触,以实现信号线的第二段 22与连接线90电连接。如图2所示,信号线的第二段22部分位于显示层上,另一部分位于第二过孔43内,通过位于第二过孔43内的这一部分与连接线90电连接。或者,信号线的第二段22可以全部位于第二过孔43 内,例如位于第二过孔43的底部。
在上述第一种可能的示例的基础上,在另一种可能的实施方式中,参考图7,第二过孔43内设置导电柱44,导电柱44可以填充满第二过孔43。导电柱44与连接线90相接触,且与信号线的第二段22相接触。导电柱 44可以为金属柱,例如导电柱44包括依次堆叠设置的钼层、铝层和钼层,通过设置钼层,可以减少铝层暴露出来的表面面积,从而减少铝层的氧化。导电柱44的形状可以为圆锥、圆台、圆柱、椭圆柱、方形柱或者长方形柱,其形状不是限定的。例如,导电柱44还可以包括头部和与头部连接的身部,头部和身部大致呈T字形,即头部在阵列基板10上的正投影大于身部在阵列基板10上的正投影,以增大导电柱44与信号线的第二段22 的接触面积,减少接触电阻。
导电柱44的一端与信号线的第二段22相接触,导电柱44的另一端与连接线90相接触。具体的,导电柱44的一个端面与连接线90相接触,导电柱44的另一个端面与信号线的第二端相接触。如图7所示,导电柱 44的下端面与连接线90相接触,导电柱44的上端面与信号线的第二段22相接触。制作显示面板时,在形成像素限定层40和公共层50后,通过湿法刻蚀等形成贯穿像素限定层40和公共层50的第二过孔43,再在第二过孔43内沉积导电层,在导电柱44和公共层50上蒸镀形成信号线的第二段22。
或者,第二过孔43还延伸至信号线的第二段22,即第二过孔43贯穿信号线的第二段22。参考图8,导电柱44的一个端面与连接线90相接触,导电柱44的侧壁与信号线的第二段22相接触。制作显示面板时,在形成像素限定层40、公共层50和信号线的第二段22后,通过湿法刻蚀等形成贯穿上述膜层的第二过孔43,再在第二过孔43内沉积导电柱44。导电柱44背离阵列基板10的表面可以与信号线的第二段22背离阵列基板10的表面齐平,导电柱44背离阵列基板10的表面还可以高于信号线的第二段 22背离阵列基板10的表面。当导电柱44背离阵列基板10的表面高于信号线的第二段22背离阵列基板10的表面时,导电柱44延伸至第一电极层30上方的膜层。
示例性的,参考图9,第一电极层30上设置有封盖层81(Capping Layer,简称CPL),封盖层81上设置有薄膜封装层82(Thin Film Encapsulation,简称TFE),封盖层81用于提高显示面板的出光度,薄膜封装层82用于防止水氧侵入薄膜封装层82下方的膜层。其中,出光度是指出射角度,光源均匀地向外透射在单位面积上的光通量。
第二过孔43可以延伸至封盖层81,导电柱44延伸至封盖层81,如图9所示,导电柱44的上部位于封盖层81内。第二过孔43还可以贯穿封盖层81,并延伸至封装层82,导电柱44贯穿封盖层81,并延伸至封装层82。如图10所示,导电柱44的上部位于封装层82内,导电柱44未贯穿封装层82,以保证封装层82的封装效果。更进一步,当封装层82包括多个依次交替设置的有机膜层和无机膜层时,导电柱44的上部位于封装层82最靠近阵列基板10的一个膜层中,即导电柱44未贯穿封装层82最下方的一个膜层,进一步保证封装层82的封装效果。
当第二过孔43中设置有导电柱44时,在一种可能的示例中,参考图 11,显示层的像素限定层40设置有贯穿像素限定层40的第一开口42。第一开口42暴露连接线90,公共层50位于像素限定层40上,并延伸至第一开口42内。例如,公共层50填满第一开口42,公共层50背离阵列基板10的表面齐平。位于第一开口42内的公共层50设置有第二过孔43。相较于第二过孔43贯穿公共层50和像素限定层40,如此设置,第二过孔43只需贯穿公共层50,减少了第二过孔43贯穿的膜层的种类,有利于第二过孔43成型。
在第二种可能的示例中,参考图12,第二过孔43与第一过孔11正相对。第二过孔43在阵列基板10上的正投影与第一过孔在阵列基板10上的正投影至少部分重合。如图12所示,至少部分连接线90位于第一过孔11内,且与信号线的第一段21相接触。示例性的,连接线90全部位于第一过孔11 内或者部分位于第一过孔11内,其覆盖第一过孔11的侧壁和底面,并与暴露在第一过孔11内的信号线的第一段21相接触,以实现信号线的第二段22与连接线90的电连接。
参考图13至图14,第二过孔43可以为环绕透明显示区的环形槽。如图13所示,第二过孔43环绕透明显示区一整周,且与透明显示区之间具有间隔。如图14所示,该环形槽的槽底位于阵列基板10内,且不暴露信号线的第一段21。环形槽的槽底位于信号线的第一段21的上方。该环形槽内的阵列基板10设置有第一过孔11,第一过孔11暴露信号线的第一段21,第一过孔11的侧壁和底部设置有连接线。信号线的第二段22覆盖环形槽的侧壁,以与连接线90相接触
需要说明的是,信号线的第一段21和信号线的第二段22之间还可以之间通过第三过孔电连接。示例性的,信号线的第二段22与信号线的第一段21之间的显示面板设置有第三过孔,信号线的第二段22延伸至第三过孔内,与暴露在第三过孔内的信号线的第一段21相接触,从而实现第一段21和第二段22的电连接。
本申请实施例中,显示面板的部分信号线20包括第一段21和与第一段 21电连接的第二段22,第一段21设置在阵列基板10内,第二段22与第一电极层30同层且间隔设置,且第二段22透明。利用与第一电极层30 同层且间隔设置的透明第二段22,使得信号线20跳线至第一电极层30,且信号线20具有较高的透光率,从而减少信号线20对透明显示区的光线的阻挡,提高进入透明显示区下方的光学模组的外界光量,从而保证光学模组的正常工作。
本说明书中各实施例或实施方式采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分相互参见即可。
应当指出,在说明书中提到的“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等表示的实施例可以包括特定特征、结构或特性,但未必每个实施例都包括该特定特征、结构或特性。此外,这样的短语未必是指同一实施例。此外,在结合实施例描述特定特征、结构或特性时,结合明确或未明确描述的其他实施例实现这样的特征、结构或特性处于本领域技术人员的知识范围之内。
一般而言,应当至少部分地由语境下的使用来理解术语。例如,至少部分地根据语境,文中使用的术语“一个或多个”可以用于描述单数的意义的任何特征、结构或特性,或者可以用于描述复数的意义的特征、结构或特性的组合。类似地,至少部分地根据语境,还可以将诸如“一”或“所述”的术语理解为传达单数用法或者传达复数用法。
应当容易地理解,应当按照最宽的方式解释本公开中的“在……上”、“在……以上”和“在……之上”,以使得“在……上”不仅意味着“直接处于某物上”,还包括“在某物上”且其间具有中间特征或层的含义,并且“在……以上”或者“在……之上”不仅包括“在某物以上”或“之上”的含义,还可以包括“在某物以上”或“之上”且其间没有中间特征或层(即,直接处于某物上)的含义。
此外,文中为了便于说明可以使用空间相对术语,例如,“下面”、“以下”、“下方”、“以上”、“上方”等,以描述一个元件或特征相对于其他元件或特征的如图所示的关系。空间相对术语意在包含除了附图所示的取向之外的处于使用或操作中的器件的不同取向。装置可以具有其他取向(旋转 90度或者处于其他取向上),并且文中使用的空间相对描述词可以同样被相应地解释。
文中使用的术语“衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。添加到衬底顶上的材料可以被图案化,或者可以保持不被图案化。此外,衬底可以包括宽范围内的一系列材料,例如,硅、锗、砷化镓、磷化铟等。替代地,衬底可以由非导电材料(例如,玻璃、塑料或者蓝宝石晶圆等)制成。
文中使用的术语“层”可以指包括具有一定厚度的区域的材料部分。层可以在整个的下层结构或上覆结构之上延伸,或者可以具有比下层或上覆结构的范围小的范围。此外,层可以是匀质或者非匀质的连续结构的一个区域,其厚度小于该连续结构的厚度。例如,层可以位于所述连续结构的顶表面和底表面之间或者所述顶表面和底表面处的任何成对的横向平面之间。层可以横向延伸、垂直延伸和/或沿锥形表面延伸。衬底可以是层,可以在其中包括一个或多个层,和/或可以具有位于其上、其以上和/或其以下的一个或多个层。层可以包括多个层。例如,互连层可以包括一个或多个导体和接触层(在其内形成触点、互连线和/或过孔)以及一个或多个电介质层。
最后应说明的是:以上各实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述各实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (10)
1.一种显示面板,其特征在于,所述显示面板具有透明显示区,以及至少部分包围所述透明显示区的主显示区;
所述显示面板包括依次层叠设置的阵列基板、第二电极层、显示层以及第一电极层,所述显示面板还包括多条间隔设置的信号线,部分所述信号线包括第一段和透明的第二段,所述第一段与所述第二段电连接,所述第一段至少部分设置在所述主显示区,所述第二段至少部分设置在所述透明显示区,且所述第二段与所述第一电极层同层且间隔设置。
2.根据权利要求1所述的显示面板,其特征在于,所述显示面板还包括连接线,所述连接线至少部分与所述第二电极层同层且间隔设置,所述连接线与所述信号线的第一段电连接,且与所述信号线的第二段电连接;
优选地,所述连接线的材质与所述第二电极层的材质相同。
3.根据权利要求2所述的显示面板,其特征在于,所述信号线的第一段和所述连接线之间的所述阵列基板设置有第一过孔,所述连接线通过所述第一过孔与所信号线的第一段电连接;和/或,
所述显示层设置有第二过孔,所述信号线的第二段通过所述第二过孔与所述连接线电连接。
4.根据权利要求3所述的显示面板,其特征在于,所述第一过孔与所述第二过孔互不连通;
所述连接线包括本体和与所述本体连接的延伸部,所述本体设置在所述阵列基板朝向所述显示层的表面上,所述延伸部设置在所述第一过孔内;
所述本体与所述信号线的第二段电连接,所述延伸部与所述信号线的第一段电连接。
5.根据权利要求4所述的显示面板,其特征在于,所述第二过孔暴露所述连接线的本体,所述信号线的第二段至少部分位于所述第二过孔内且与所述连接线相接触。
6.根据权利要求4所述的显示面板,其特征在于,所述第二过孔暴露所述连接线的本体,所述第二过孔内设置有导电柱,所述导电柱的一端与所述信号线的第二段相接触,所述导电柱的另一端与所述连接线相接触;
优选地,所述第二过孔还贯穿所述信号线的第二段,所述导电柱的侧壁与所述信号线的第二段相接触;
优选地,所述显示面板还包括设置在所述第一电极层上的封盖层,以及设置在所述封盖层上的封装层,所述第二过孔延伸至所述封盖层,所述导电柱延伸至所述封盖层;
或者所述第二过孔延伸至所述封装层,所述导电柱贯穿所述封盖层,并延伸至所述封装层;
优选地,所述显示层包括像素限定层和设置在所述像素限定层上的公共层;
所述像素限定层具有贯穿所述像素限定层的第一开口,所述第一开口暴露所述连接线的本体,所述公共层延伸至所述第一开口内,位于所述第一开口内的所述公共层设置有所述第二过孔。
7.根据权利要求3所述的显示面板,其特征在于,所述第一过孔与所述第二过孔正相对;
至少部分所述连接线位于所述第一过孔内,且与所述信号线的第一段相接触,所述信号线的第二段延伸至所述第二过孔内且与所述连接线相接触;
优选地,所述第二过孔为环绕所述透明显示区的环形槽,所述环形槽暴露所述连接线,所述信号线的第二段覆盖所述环形槽的侧壁。
8.根据权利要求1所述的显示面板,其特征在于,所述信号线的第二段与所述信号线的第一段之间的所述显示面板设置有第三过孔,所述信号线的第一段通过所述第三过孔与所述信号线的第二段相接触。
9.根据权利要求1-8任一项所述的显示面板,其特征在于,所述阵列基板包括衬底、设置在所述衬底上的薄膜晶体管,以及覆盖所述薄膜晶体管的平坦化层;
所述平坦化层至少设置有两层,所述信号线的第一段设置在相邻的两层所述平坦化层之间。
10.一种显示装置,其特征在于,包括权利要求1-9任一项所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111119309.9A CN114242752A (zh) | 2021-09-24 | 2021-09-24 | 显示面板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111119309.9A CN114242752A (zh) | 2021-09-24 | 2021-09-24 | 显示面板及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114242752A true CN114242752A (zh) | 2022-03-25 |
Family
ID=80743104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111119309.9A Pending CN114242752A (zh) | 2021-09-24 | 2021-09-24 | 显示面板及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114242752A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115148124A (zh) * | 2022-05-20 | 2022-10-04 | 昆山国显光电有限公司 | 一种壳体组件和电子设备 |
-
2021
- 2021-09-24 CN CN202111119309.9A patent/CN114242752A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115148124A (zh) * | 2022-05-20 | 2022-10-04 | 昆山国显光电有限公司 | 一种壳体组件和电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110120464B (zh) | 显示基板及其制备方法、显示装置 | |
US20210193777A1 (en) | Display substrate and display device | |
EP3098854B1 (en) | Organic light emitting display apparatus and method of manufacturing the same | |
US20230056754A1 (en) | Display substrate and manufacturing method therefor, and display device | |
US11785821B2 (en) | Display substrate and related device | |
KR20200002051A (ko) | 디스플레이 장치 | |
TWI629778B (zh) | 有機發光顯示裝置 | |
US10529790B2 (en) | Organic light-emitting diode display and method of manufacturing the same with no cladding process | |
US20240179940A1 (en) | Display substrate and preparation method thereof, and display device | |
TWI699024B (zh) | 有機發光顯示器 | |
EP3828927A1 (en) | Display device | |
WO2022222436A1 (zh) | 显示面板及其制造方法、显示装置 | |
WO2021184235A1 (zh) | 一种阵列基板及其制备方法和显示面板 | |
JP7448564B2 (ja) | 表示基板及びその製造方法、表示装置 | |
US10665813B2 (en) | Display device and manufacturing method thereof | |
CN113937236B (zh) | 显示基板及其制备方法、显示装置 | |
CN111312723A (zh) | 一种显示面板及显示装置 | |
EP4050658B1 (en) | Display substrate, preparation method therefor, and display device | |
CN113838996B (zh) | 显示面板及其制备方法 | |
CN114242752A (zh) | 显示面板及显示装置 | |
KR20180030341A (ko) | 정전기 방지 다이오드 및 정전기 방지 구조물을 포함하는 유기 발광 표시 장치 | |
CN113224120A (zh) | 显示面板及其制备方法 | |
KR20210085997A (ko) | 터치센서를 구비한 표시장치 | |
KR20040007823A (ko) | 유기전계 발광소자와 그 제조방법 | |
WO2021218447A1 (zh) | 显示基板及其制备方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |