CN114239444B - 一种基于块的电路延时模型的建立方法 - Google Patents

一种基于块的电路延时模型的建立方法 Download PDF

Info

Publication number
CN114239444B
CN114239444B CN202111570389.XA CN202111570389A CN114239444B CN 114239444 B CN114239444 B CN 114239444B CN 202111570389 A CN202111570389 A CN 202111570389A CN 114239444 B CN114239444 B CN 114239444B
Authority
CN
China
Prior art keywords
input
delay
output
log
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111570389.XA
Other languages
English (en)
Other versions
CN114239444A (zh
Inventor
田茜
余显宗
蔡意超
时龙兴
宋慧滨
闫浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN202111570389.XA priority Critical patent/CN114239444B/zh
Publication of CN114239444A publication Critical patent/CN114239444A/zh
Application granted granted Critical
Publication of CN114239444B publication Critical patent/CN114239444B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312—Timing analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/02—System on chip [SoC] design
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Abstract

本发明提出一种基于块的电路延时模型的建立方法，提高先进工艺近阈值工作电压条件下，电路时序行为描述的准确性，以及大规模电路时序行为分析的速度。首先，采用基于块的统计静态时序分析方法，计算单输入单输出、双输入单输出、多输入单输出的延时特征，均值和方差，并通过仿真建立增量Δ模型，提高延时精度。其次，将组合逻辑电路网表转化成有向无环图，计算延时概率，标注有向无环图每条边的权值，采用平均‑最大联合标签最短路径算法，获得电路关键路径，结合Yen's偏离算法获得关键路径集合。

Description

一种基于块的电路延时模型的建立方法
技术领域
本发明涉及一种统计静态时序分析技术，属于集成电路设计自动化技术领域。
背景技术
半导体尺寸的减小使得晶体管的工艺参数波动变得不可忽略，工艺参数波动呈现高斯分布。在近阈值电压工作条件下，数字逻辑电路的延时受工艺参数波动的影响，无法近似为高斯分布。目前已有的组合逻辑电路延时的计算方法均为典型工艺角条件下，采用若干线性近似计算延时的值。随着工艺的进步和工作电压的降低，线性近似无法准确给出电路时序行为的描述。因此，采用统计方法能够更加准确全面地描述电路时序行为，基于块的电路延时统计计算能够极大加速延时的计算速度，更适合大规模电路设计的时序分析和验证，同时可以指导较为乐观的电路设计。
蒙特卡罗仿真得到的结果被视为统计方法的黄金准则，但是仿真成本巨大，无法在实际电路设计中使用。因此采用表征延时分布规律的统计参数描述电路时序行为特征是一种加速计算电路延时的有效方法。目前基于高斯近似的统计延时模型得到的统计参数，由于近阈值电压下电路延时无法近似高斯分布而产生较大的误差，导致路径延时计算的准确率下降。同时，对于大规模电路而言，基于路径的延时统计计算方法需要遍历所有路径，耗时巨大。
发明内容
技术问题：为了提高先进工艺近阈值工作电压条件下，电路时序行为描述的准确性，以及大规模电路延时计算的速度，本发明提出一种基于块的电路延时模型的建立方法。
技术方案：本发明的一种基于块的电路延时模型的建立方法包括以下步骤，
步骤1，输入数字组合逻辑电路网表文件，从工艺厂商提供的PDK文件中提取单元本征延时参数(μ01,σ01)、(μ02,σ02)和(μ03,σ03)，使用HSPICE软件(是商业软件)，在选择蒙特卡洛工艺角，仿真不小于5000次，分别获得标准逻辑单元的输入到达时间统计参数均值和方差(μin,σin)(μA1,σA1)，(μA2,σA2)(μAj,σAj)，以及输出延时统计参数均值和方差(μouts,σouts)(μoutc,σoutc)(μoutm,σoutm)；
其中，(μin,σin)，表示单输入单输出节点输入A1的到达时间特征，(μouts,σouts)为输出C的延时特征，(μ01,σ01)表示PDK文件提供的单元本征延时；
(μA1,σA1)，(μA2,σA2)表示双输入单输出节点的第一输入A1和第二输入A2到达时间特征，(μt1,σt1)，(μt2,σt2)分别表示第一输入A1和第二输入A2到输出C的延时特征；(μoutc,σoutc)表示输出C的延时特征；(μ02,σ02)表示PDK文件提供的单元本征延时；
(μAj,σAj)表示多输入单输出节点的输入Aj到达时间，Aj表示第j个输入；(μtj,σtj)表示输入Aj到输出C的延时特征，(μoutm,σoutm)表示输出C的延时特征，(μ03,σ03)表示PDK文件提供单元本征延时；
步骤2，建立标准逻辑单元延时方差的增量模型，采用多元回归方法建立确定增量Δ模型的参数，多项式系数Ri,i＝0,1,…,6，使用决定系数R2衡量模型准确度，其中，/>表示测量值的平均值，yi表示第i个测量值，/>表示第i个估计值，n是测量值个数，测量值指仿真得到的值，估计值指多元回归得到的值；
步骤3，将电路网表转化为有向无环图，标准逻辑门单元转化为节点Gi，Gi表示第i个节点，i最大值为M，M表示节点的总个数；每个节点的输入输出组成一个电路块，电路块的输入由上一级电路块的输出决定；eij表示Gi到Gj的延时对数的相反数；Eij表示Gi到Gj的到达时间概率；数学关系为：eij＝-lgEij；
步骤4，计算到达时间概率，
PA2＝1-PA1(4-2)
PA1、PA2表示逻辑门输入A1和输入A2的到达时间概率；
ρ为输入到达时间的互相关系数；
Φ(y)表示到达时间概率分布；
φ(x)表示到达时间概率密度；
μA1、μA2分别表示输入A1和输入A2到达时间的均值；
θ表示输入A1到达时间与输入A2到达时间中较大者的方差；
步骤5，计算每条路径的到达时间概率，其中，单输入节点的概率设为1；计算公式为：其中，N表示Epath经过的相邻节点路径总数，Epath.i为路径中的第i个相邻节点路径的到达时间概率；两边取以10为底的对数，得到
步骤6，采用平均-最大标签联合最短路径算法，求最短路径；首先，源节点作为初始节点，源节点到相邻节点的权值入队；其次，dis_ave表示队列中元素的平均值；dis_min表示dis_ave和dis_lst中较小的值，dis_xj表示dis[xij]与dis[i]的和；如果dis_xj小于dis_min，则dis_xj入队；
步骤7，采用Yen's偏离算法对K个从有向无环图的输入到输出的路径降序排列，构建关键路径集合；1≤K≤Q，Q为从有向无环图输入到输出的路径的总个数。
其中的单输入单输出延时模型为：
μouts＝μ01+μin，σouts＝σapprs+Δσs
log10(Δσs)＝R0+R1 log10(μ01)+R2 log10(μin)+R3 log10(σ01)+R4 log10(σin)+b0
其中，R0，R1，R2，R3，R4为步骤2中多元回归多项式系数，b0为常数项。
令其中/>
X＝(x1x2.....xn)/>
其中，b0k为第k个常数项，xk为第k个仿真样本，Δσsk为第k个仿真样本延时方差增量，n为仿真样本数量。
其中的双输入单输出延时模型为：
μoutd＝μ02+μg，σoutd＝σapprd+Δσd，
如果μA1＞μA2，那么μg＝μA1，否则，μg＝μA2，/>
log10(Δσd)＝R0+R1 log10(μ02)+R2 log10(μA1)+R3 log10(μA2)+R4 log10(σ02)+R5log10(σA1)+R6 log10(σA2)+b1
令其中/>
其中，R0，R1，R2，R3，R4，R5，R6为步骤2中多元回归多项式系数，b1为常数项。
X＝(x1x2.....xn)/>
其中，b1k为第k个常数项，xk为第k个仿真样本，Δσdk为第k个仿真样本延时方差增量，n为仿真样本数量。
其中的多输入单输出延时模型为：
首先采用步骤2建立双输入单输出模型的计算方法计算n个输入Aj中的两个输入A1,A2的情况，j＝1,2,…,m，m表示输入的总数，得到输出延时C1；其次，将输出延时C1替代两个输入A1和A2作为输入，则m个输入转化为m-1个输入；依次类推，得到多输入单输出延时模型。
有益效果:本发明提出的基于块的电路延时模型的建立方法，提高先进工艺近阈值工作电压条件下，提高电路时序行为描述的准确性以及大规模电路时序行为分析的速度。首先，采用基于块的统计静态时序分析方法，计算单输入单输出、双输入单输出、多输入单输出的延时特征，均值和方差，并通过仿真建立增量Δ模型，提高延时精度。其次，将组合逻辑电路网表转化成有向无环图，计算延时概率，标注有向无环图每条边的权值，采用平均-最大联合标签最短路径算法，获得电路关键路径，结合Yen's偏离算法获得关键路径集合。在标准测试电路ISCAS85电路中进行关键路径测试，相比蒙特卡洛仿真速度平均提升不小于20倍，反相器、与非门、或非门标准逻辑单元延时方差相比一阶线性模型精度平均提升82.9％以上。
附图说明
图1是网表电路图示例，
图1中符号说明：IN1，IN2，IN3，IN4，IN5分别表示输入信号；G1，G3，G5，G6，G7表示双输入与非门；G3，G4表示单输入反相器；OUT1，OUT2表示输出信号。
图2是图1中网表电路对应的有向无环图，
图2中符号说明：S表示虚拟源节点，D表示虚拟终节点，e1,e2,...,e14表示对应边的权值，e0表示虚拟输入边的权值，G1，G2，G3，G4，G5，G6，G7表示与图1中逻辑门单元的对应节点，线段的箭头表示方向。G1.A1，G1.A2表示节点G1的输入，G1.C表示节点G1的输出。IN1，IN2，IN3，IN4，IN5表示与图1中输入对应的节点，OUT1，OUT2表示与图1中输出对应的节点。
图1和图2对应的时序图路径可以表示为：
Path1：S—>IN1—>G1.A1—>G1.C—>G3.A1—>G3.C—>G6.A1—>G6.C—>OUT1—>D
Path2：S—>IN2—>G1.A2—>G1.C—>G3.A1—>G3.C—>G6.A1—>G6.C—>OUT1—>D
Path3：S—>IN3—>G2.A1—>G2.C—>G3.A2—>G3.C—>G6.A1—>G6.C—>OUT1—>D
Path4：S—>IN3—>G2.A1—>G2.C—>G4.A1—>G4.C—>G6.A2—>G6.C—>OUT1—>D
Path5：S—>IN3—>G2.A—>G2.C—>G4.A1—>G4.C—>G7.A1—>G7.C—>OUT2—>D
Path6：S—>IN4—>G5.A1—>G5.C—>G7.A2—>G7.C—>OUT2—>D
Path7：S—>IN4—>G5.A2—>G5.C—>G7.A2—>G7.C—>OUT2—>D
图3是平均-最大标签联合最短路径算法流程图。
符号说明：
计算入队节点的平均值，记为dis_ave；
队尾元素的值记为dis_lst；
入队节点到其相邻节点的权值为dis[xij]；
图4是C17电路网表；
图5是示例电路；
图6是图5对应的每条边的权值(概率标注)；
图7是图6中转化成对数的边的权值；
图8是构建关键路径集合算法流程图；
图9是C17电路路径延时。
具体实施方式
(1)输入数字组合逻辑电路(ISCAS85标准测试集中的组合逻辑电路C17的电路网表)和SMIC 28nm工艺PDK文件，使用HSPICE软件，选择MC(蒙特卡洛)工艺角，温度25℃，分别选择标称电压1.1V和低电压0.5V，仿真5000次，分别获得反相器、双输入与非门的到达时间和延时的均值和方差，仿真条件如表1-1所示。
表1-1仿真参数设置
以C17电路为例，图4所示C17电路网表。
(2)建立标准逻辑单元延时方差的增量模型，采用多元回归方法建立确定增量Δ模型的参数，使用决定系数R2衡量模型准确度。
反相器延时(高斯)近似计算公式：μoutc＝μA1+μ01,
理论值与仿真均值相对误差计算公式：
理论值与仿真方差相对误差计算公式：
决定系数计算公式：
反相器延时误差如表2-1所示。
表2-1反相器延时均值和方差
采用多元回归方法，则
log10(Δσs)＝R0+R1 log10(μ01)+R2 log10(μin)+R3 log10(σ01)+R4 log10(σin)+b0
电路仿真得到多个数据点，根据上述公式计算，得到回归系数如表2-2所示。
表2-2反相器回归模型参数
多项式系数 多项式系数估计值
R0 0.0591
R1 0.0395
R2 0.1517
R3 -0.2025
R4 1.0267
根据上述计算公式，R2＝0.9784
R2>0.975时，认为拟合度符合要求。
双输入与非门理论近似值与仿真测量值的延时误差如表2-3所示。
表2-3双输入与非门延时相对误差
根据多元回归公式：
log10(Δσd)＝R0+R1 log10(μ02)+R2log10(μA1)+R3log10(μA2)+R4log10(σ02)+R5log10(σA1)+R6log10(σA2)+b1
利用多组仿真采样数据点，得到回归系数，如表2-4所示。
表2-4NAND门回归模型参数
多项式系数 多项式系数估计值
R0 -0.8084
R1 -0.2853
R2 0.5270
R3 -0.3916
R4 0.8807
R5 0.3920
R6 -0.1879
R2＝0.9928＞0.975，符合拟合度要求。
(3)电路网表转化为有向无环图。以C17为例，转化结果如表3-1所示。
表3-1
路径标号 路径节点
1 N4-U18-U17-U14-U13-U12-N16
2 N4-U11-U10-U9-N17
3 N2-U17-U14-U13-U12-N16
4 N2-U19-U12-N16
5 N2-U8-U9-N17
6 N3-U15-U14-U13-U12-N16
7 N3-U16-U19-U12-N16
8 N3-U11-U10-U9-N17
9 N1-U15-U14-U13-U12-N16
10 N5-U8--U9-N17
(4)计算到达时间概率替代延时计算。
以图5示例电路为例：
将方差增量Δ模型统一表示为：
log10(Δσ)＝R0+R1 log10(μ02)+R2 log10(μA1)+R3 log10(μA2)+R4 log10(σ02)+R5log10(σA1)+R6 log10(σA2)+b1
则修正后的方差表示公式为：
σ＝σappr+Δσ
根据两个输入信号的协方差公式：
其中，
log10(Δσ1)＝R10+R11 log10(μ02)+R12 log10(μA1)+R13 log10(μA2)+R14 log10(σ02)+R15log10(σA1)+R16 log10(σA2)
log10(Δσ2)＝R20+R21 log10(μ02)+R22 log10(μA1)+R23 log10(μA2)+R24 log10(σ02)+R25log10(σA1)+R26 log10(σA2)
则互相关系数ρ的计算公式为
将ρ代入到权利要求书中的计算公式(4-1)到(4-4)，可以计算输入的达到时间概率；当输入只有一个时，认为概率为1，当输入有多个时，两两计算，依次类推。最后将得到的到达时间的概率对图5对应的有向无环图的每条边的权值进行标注，如图6所示。
(5)转化为对数计算
将图6所示每条边的概率取对数再取反，如图7所示，得到用于计算最短路径的带权值的有向无环图。
(6)平均-最大标签联合最短路径算法
表6-1平均-最大标签联合最短路径算法伪代码
采用表6-1所示算法，得到图5示例电路最长延时路径：a1-G1-G2-G4-G5-a10。
(7)Yen’s算法构建关键路径集合。
运用图8所示Yen’s算法，得到图5所示电路延时最长路径集合，如表7-1所示。
表7-1
以图4所示C17电路为例，实施(1)—(7),得到延时路径如图9所示，准确率和运行时间为：总体运行时间：蒙卡43.8s，本发明8.422s。(相同硬件环境)
准确率：蒙卡100％，本发明100％。
结果说明：电路规模越大，本发明在速度上优势越明显。由于示例电路规模较小，本发明在速度上的优势无法完全体现，但仍然明显快于蒙卡仿真。

Claims (4)

1.一种基于块的电路延时模型的建立方法，其特征在于该方法包括以下步骤，
步骤1，输入数字组合逻辑电路网表文件，从工艺厂商提供的PDK文件中提取单元本征延时参数(μ01,σ01)、(μ02,σ02)和(μ03,σ03)，使用HSPICE软件，选择蒙特卡洛工艺角，仿真不小于5000次，分别获得标准逻辑单元的输入到达时间统计参数均值和方差(μin,σin)(μA1,σA1)，(μA2,σA2)(μAj,σAj)，以及输出延时统计参数均值和方差(μouts,σouts)(μoutc,σoutc)(μoutm,σoutm)；
其中，(μin,σin)，表示单输入单输出节点输入A1的到达时间特征，(μouts,σouts)表示输出C的延时特征，(μ01,σ01)表示PDK文件提供的单元本征延时；
(μA1,σA1)，(μA2,σA2)表示双输入单输出节点的第一输入A1和第二输入A2到达时间特征，(μoutc,σoutc)表示输出C的延时特征；(μ02,σ02)表示PDK文件提供的单元本征延时；
(μAj,σAj)表示多输入单输出节点的输入Aj到达时间，Aj表示第j个输入；(μoutm,σoutm)表示输出C的延时特征，(μ03,σ03)表示PDK文件提供单元本征延时；
步骤2，建立标准逻辑单元延时方差的增量模型，采用多元回归方法建立确定增量Δ模型的参数，多项式系数Ri,i＝0,1,…,6，使用决定系数R2衡量模型准确度，其中，/>表示测量值的平均值，yi表示第i个测量值，/>表示第i个估计值，n是测量值个数，测量值指仿真得到的值，估计值指多元回归得到的值；
步骤3，将电路网表转化为有向无环图，标准逻辑门单元转化为节点Gi，Gi表示第i个节点，i最大值为M，M表示节点的总个数；每个节点的输入输出组成一个电路块，电路块的输入由上一级电路块的输出决定；eij表示Gi到Gj的延时对数的相反数；Eij表示Gi到Gj的到达时间概率；数学关系为：eij＝-lgEij；
步骤4，计算到达时间概率，
PA2＝1-PA1 (4-2)
PA1、PA2表示逻辑门输入A1和输入A2的到达时间概率；
ρ为输入到达时间的互相关系数；
Φ(y)表示到达时间概率分布；
φ(x)表示到达时间概率密度；
μA1、μA2分别表示输入A1和输入A2到达时间的均值；
θ表示输入A1到达时间与输入A2到达时间中较大者的方差；
步骤5，计算每条路径的到达时间概率，其中，单输入节点的概率设为1；计算公式为：
其中，N表示Epath经过的相邻节点路径总数，Epath.i为路径中的第i个相邻节点路径的到达时间概率；两边取以10为底的对数，得到
步骤6，采用平均-最大标签联合最短路径算法，求最短路径；首先，源节点作为初始节点，源节点到相邻节点的权值入队；其次，dis_ave表示队列中元素的平均值；dis_min表示dis_ave和dis_lst中较小的值，dis_xj表示dis[xij]与dis[i]的和；如果dis_xj小于dis_min，则dis_xj入队；
步骤7，采用Yen's偏离算法对K个从有向无环图的输入到输出的路径降序排列，构建关键路径集合；1≤K≤Q，Q为从有向无环图输入到输出的路径的总个数。
2.根据权利要求1所述的一种基于块的电路延时模型的建立方法，其特征在于所述的基于块的电路延时模型，其中的单输入单输出延时模型为：
μouts＝μ01+μin，σouts＝σapprs+Δσs
log10(Δσs)＝R0+R1log10(μ01)+R2log10(μin)+R3log10(σ01)+R4log10(σin)+b0其中，R0，R1，R2，R3，R4为步骤2中多元回归多项式系数，b0为常数项；
令其中/> X＝(x1x2.....xn)/>
其中，b0k为第k个常数项，xk为第k个仿真样本，Δσsk为第k个仿真样本延时方差增量，n为仿真样本数量。
3.根据权利要求1所述的一种基于块的电路延时模型的建立方法，其特征在于所述的基于块的电路延时模型，其中的双输入单输出延时模型为：
μoutd＝μ02+μg，σoutd＝σapprd+Δσd，
如果μA1＞μA2，那么μg＝μA1，否则，μg＝μA2，/>
log10(Δσd)＝R0+R1log10(μ02)+R2log10(μA1)+R3log10(μA2)+R4log10(σ02)+R5log10(σA1)+R6log10(σA2)+b1
其中，R0，R1，R2，R3，R4，R5，R6为步骤2中多元回归多项式系数，b1为常数项；
令其中/>
X＝(x1x2.....xn)/>
其中，b1k为第k个常数项，xk为第k个仿真样本，Δσdk为第k个仿真样本延时增量，n为仿真样本数量。
4.根据权利要求1所述的一种基于块的电路延时模型的建立方法，其特征在于所述的基于块的电路延时模型，其中的多输入单输出延时模型为：
首先采用步骤2建立双输入单输出模型的计算方法计算n个输入Aj中的两个输入A1，A2的情况，j＝1,2,…,m，m表示输入的总数，得到输出延时C1；其次，将输出延时C1替代两个输入A1和A2作为输入，则m个输入转化为m-1个输入；依次类推，得到多输入单输出延时模型。
CN202111570389.XA 2021-12-21 2021-12-21 一种基于块的电路延时模型的建立方法 Active CN114239444B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111570389.XA CN114239444B (zh) 2021-12-21 2021-12-21 一种基于块的电路延时模型的建立方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111570389.XA CN114239444B (zh) 2021-12-21 2021-12-21 一种基于块的电路延时模型的建立方法

Publications (2)

Publication Number Publication Date
CN114239444A CN114239444A (zh) 2022-03-25
CN114239444B true CN114239444B (zh) 2023-08-29

Family

ID=80760139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111570389.XA Active CN114239444B (zh) 2021-12-21 2021-12-21 一种基于块的电路延时模型的建立方法

Country Status (1)

Country Link
CN (1) CN114239444B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115659887B (zh) * 2022-11-02 2023-08-29 东南大学 一种低电压标准逻辑单元门延时模型的建立方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1687934A (zh) * 2005-05-13 2005-10-26 清华大学 多端线网插入缓冲器优化时延的标准单元总体布线方法
CN101317178A (zh) * 2005-12-16 2008-12-03 国际商业机器公司 统计时序分析中关键度预测的系统和方法
CN105389623A (zh) * 2015-10-22 2016-03-09 东南大学 一种采用改进蚁群算法的热工过程模型参数辨识方法
CN111898335A (zh) * 2020-06-23 2020-11-06 北京大学 一种电路可靠性分析方法
CN113779924A (zh) * 2021-09-17 2021-12-10 中国科学院上海微系统与信息技术研究所 超导集成电路的布线优化方法和装置、存储介质和终端

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7689954B2 (en) * 2006-05-25 2010-03-30 Wisconsin Alumni Research Foundation Efficient statistical timing analysis of circuits
US8612917B2 (en) * 2009-05-07 2013-12-17 Oracle America, Inc. Method and system for selecting gate sizes, repeater locations, and repeater sizes of an integrated circuit
US20180137225A1 (en) * 2016-11-15 2018-05-17 Byungha Joo Method and system for building a cell library with segmented timing arc delay model

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1687934A (zh) * 2005-05-13 2005-10-26 清华大学 多端线网插入缓冲器优化时延的标准单元总体布线方法
CN101317178A (zh) * 2005-12-16 2008-12-03 国际商业机器公司 统计时序分析中关键度预测的系统和方法
CN105389623A (zh) * 2015-10-22 2016-03-09 东南大学 一种采用改进蚁群算法的热工过程模型参数辨识方法
CN111898335A (zh) * 2020-06-23 2020-11-06 北京大学 一种电路可靠性分析方法
CN113779924A (zh) * 2021-09-17 2021-12-10 中国科学院上海微系统与信息技术研究所 超导集成电路的布线优化方法和装置、存储介质和终端

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A Precise Block-Based Statistical Timing Analysis with MAX Approximation Using Multivariate Adaptive Regression Splines;Leilei Jin et al.;《International Conference onASIC (ASICON)》;第1-4页 *

Also Published As

Publication number Publication date
CN114239444A (zh) 2022-03-25

Similar Documents

Publication Publication Date Title
CN109063939B (zh) 一种基于邻域门长短期记忆网络的风速预测方法及系统
US8336012B2 (en) Automated timing optimization
US9646122B2 (en) Variable accuracy parameter modeling in statistical timing
Choe et al. Importance sampling for reliability evaluation with stochastic simulation models
CN114239444B (zh) 一种基于块的电路延时模型的建立方法
US10146895B2 (en) Method and apparatus for simulating a digital circuit
CN112906331A (zh) 一种基于对数扩展偏正态分布的标准单元延时模型构建方法
US10803218B1 (en) Processor-implemented systems using neural networks for simulating high quantile behaviors in physical systems
CN102778555B (zh) 预测变压器油中溶解气体浓度的方法
US8448110B2 (en) Method to reduce delay variation by sensitivity cancellation
Franke How fat‐tailed is US output growth?
CN116738920B (zh) 一种三维几何内核的芯片3d设计方法及系统
CN111124489B (zh) 一种基于bp神经网络的软件功能点数估算方法
Brusamarello et al. Fast and accurate statistical characterization of standard cell libraries
Kumar et al. Efficient statistical model checking of hardware circuits with multiple failure regions
CN115438312A (zh) 一种新能源出力的概率分布模型建立、应用方法及介质
Senoglu et al. Goodness-of-fit tests based on Kullback-Leibler information
Cai et al. Circuit reliability analysis using signal reliability correlations
Ebrahimipour et al. Adjacency criticality: a simple yet effective metric for statistical timing yield optimisation of digital integrated circuits
CN107862132B (zh) 一种用于电路近似计算的自动化节点删除方法
CN113128574A (zh) 场景缩减方法、装置及终端设备
WO2020215566A1 (zh) 基于机器学习的婴儿发育情况预测方法、装置、存储介质及电子设备
Ng et al. Modelling high frequency transaction data in financial economics: A comparative study based on simulations
CN110738014A (zh) 一种时序电路统计分析中的关键工艺波动确定方法
Castro Lectures 2 and 3-goodness-of-fit (gof) tests

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant