CN114220849A - 一种兼容cmos工艺的ldmos器件 - Google Patents

一种兼容cmos工艺的ldmos器件 Download PDF

Info

Publication number
CN114220849A
CN114220849A CN202210164410.4A CN202210164410A CN114220849A CN 114220849 A CN114220849 A CN 114220849A CN 202210164410 A CN202210164410 A CN 202210164410A CN 114220849 A CN114220849 A CN 114220849A
Authority
CN
China
Prior art keywords
trench isolation
shallow trench
type
region
isolation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210164410.4A
Other languages
English (en)
Other versions
CN114220849B (zh
Inventor
程晨
王彬
徐凯
吴李瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Daoyuan Technology Group Co ltd
Original Assignee
Jiangsu Peregrine Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Peregrine Microelectronics Co ltd filed Critical Jiangsu Peregrine Microelectronics Co ltd
Priority to CN202210164410.4A priority Critical patent/CN114220849B/zh
Publication of CN114220849A publication Critical patent/CN114220849A/zh
Application granted granted Critical
Publication of CN114220849B publication Critical patent/CN114220849B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种兼容CMOS工艺的LDMOS器件，采用阶梯型的浅沟槽隔离结构，使栅极与漏区之间的表面区域填充物质为氧化物，避免增加淀积金属硅化物阻挡层这一步骤，减少了工艺步骤和工艺难度，提高了器件性能，缩短电流流通路径来减小导通电阻，同时保持较高的击穿电压。此外，通过增加深掺杂层和两个离子通道层结构共同包围LDMOS器件并接出电极，使得在相同结深的阱区保证LDMOS在高温下也能稳定工作并且还能通过接出电极进行外部电位调节，使得器件也会具有高击穿电压，且能够兼容CMOS工艺。

Description

一种兼容CMOS工艺的LDMOS器件
技术领域
本发明涉及一种半导体器件，尤其涉及一种横向扩散金属氧化物半导体(Laterally-Diffused Metal-Oxide Semiconductor，LDMOS)器件。
背景技术
BCD(Bipolar-CMOS-DMOS)工艺是在同一芯片上集成了具有精确模拟功能的双极型(Bipolar)器件、数字设计的CMOS器件和LDMOS器件等不同器件。对于LDMOS器件，其导通电阻是一个重要指标，BCD工艺中，LDMOS器件虽然和CMOS器件集成在同一芯片中，但是由于器件的高击穿电压BV(Breakdown Voltage)和低特征导通电阻Rsp(Specific on-Resistance)之间存在矛盾关系，需要在两者之间进行折中，从而往往无法满足开关管应用的要求。现有的LDMOS大部分会与CMOS器件集成在芯片上，所以如何能够在CMOS工艺上集成制作高击穿电压和低导通电阻的LDMOS器件是值得研究的。
中国专利CN111697081A公开了一种LDMOS器件及其制造方法，如图1所示，其器件包括衬底11、栅极结构12、漂移区13、体区14、源区15、漏区16、栅氧化层17、第一类浅沟槽隔离18、第二类浅沟槽隔离19、金属硅化物20、金属硅化物阻挡层21以及阱区22。该结构存在问题包括：
1、器件采用间隔排列的第一类浅沟槽隔离18结构，这种结构会是制备工艺增加一个步骤，即在器件有源区淀积金属形成金属硅化物20前，需要先在栅极结构12的侧墙和漏区16之间淀积金属硅化物阻挡层21阻挡接触孔形成，由于该金属硅化物阻挡层21是台阶弧状式的，制备时其形状不易控制，工艺实现难度较大。
2、LDMOS器件追求高击穿电压及低导通电阻，如果想要达到更高的击穿电压，则阱区22需要做更大的结深，因此阱区22需要单独完成制作，不能与CMOS等其他工艺结合。另外在高温工作条件下，体区14、阱区22和衬底11之间会因为高温内部离子运动速度加快，容易发生击穿导致电流流向衬底，器件被损坏。因此需要设计一种能够在高温下也能稳定工作，同时也能兼容现有的CMOS工艺的LDMOS器件。
发明内容
发明目的：针对上述现有技术，提出一种兼容CMOS工艺的LDMOS器件，使器件具有高击穿电压和低导通电阻的同时能够兼容CMOS工艺。
技术方案：一种兼容CMOS工艺的LDMOS器件，包括A导电类型衬底，所述A导电类型衬底表面向下重掺杂生长形成B导电类型的深掺杂层，所述A导电类型衬底表面外延生长形成A导电类型的轻掺杂外延层；所述轻掺杂外延层表面向下掺杂形成A导电类型的深阱区，所述A导电类型的深阱区的底部不与所述深掺杂层相接触；所述A导电类型的深阱区表面向下形成B导电类型的漂移区和A导电类型的阱区，所述A导电类型的阱区位于所述B导电类型的漂移区左侧；
还包括第一类浅沟槽隔离结构和第一至第五第二类浅沟槽隔离结构；所述第一类浅沟槽隔离结构位于所述B导电类型的漂移区内，所述第一类浅沟槽隔离结构的底面为阶梯型；第一第二类浅沟槽隔离结构和第五第二类浅沟槽隔离结构分别位于所述深掺杂层两侧的上方，第二第二类浅沟槽隔离结构位于所述A导电类型的阱区的左侧边缘区域，第三第二类浅沟槽隔离结构位于所述A导电类型的阱区内，第四第二类浅沟槽隔离结构位于所述B导电类型的漂移区右侧边缘区域；
在所述第一第二类浅沟槽隔离结构和第二第二类浅沟槽隔离结构之间向下形成B导电类型的第一离子通道，在所述第四第二类浅沟槽隔离结构和第五第二类浅沟槽隔离结构之间向下形成B导电类型的第二离子通道，所述第一离子通道和第二离子通道均与所述深掺杂层连接；
所述LDMOS器件的栅极横跨所述A导电类型的阱区部分区域、B导电类型的漂移区部分区域以及第一类浅沟槽隔离结构部分区域，所述LDMOS器件的源区位于所述第三第二类浅沟槽隔离结构和所述栅极左侧之间，所述LDMOS器件的漏区位于所述第一类浅沟槽隔离结构和第四第二类浅沟槽隔离结构之间，所述第二第二类浅沟槽隔离结构和第三第二类浅沟槽隔离结构之间还设有A导电类型的体区。
进一步的，所述A导电类型的阱区和所述B导电类型的漂移区相互接触。
进一步的，各第二类浅沟槽隔离结构的深度均大于所述第一类浅沟槽隔离结构的最大深度。
进一步的，所述第一至第五第二类浅沟槽隔离结构的深度分别为h1~h5，所述第一类浅沟槽隔离结构的最大深度Ht，并满足：Ht＜h2=h3=h4＜h1=h5。
进一步的，所述体区、源区、栅极、漏区、第一离子通道和第二离子通道的顶部均设有金属硅化物。
进一步的，所述A导电类型和B导电类型的方案为：A为P型，B为N型；或者，A为N型，B为P型。
有益效果：1、增加的深掺杂层和两个离子通道结构共同包围LDMOS器件，具体为深掺杂层213与第一离子通道251A、第二离子通道251B共同包围该LDMOS器件形成一个B导电类型掺杂的包围结构，嵌入在衬底210中，通过这种包围结构，用很小的额外成本取代现有技术中单独制作结深较大的阱区，实现了与CMOS工艺上的结合。同时通过对包围结构接出电极进行外部电位调节，能够在不影响器件的击穿电压与导通电阻的前提下，保证该器件在高温下也能够稳定工作。
2、本发明的LDMOS器件中，第一类浅沟槽隔离结构241采用阶梯结构，阶梯的数量N≥2，该浅槽隔离结构使栅极231与漏区233d之间的表面区域物质为氧化物，减少后续增加淀积金属硅化物阻挡层这一步骤，减少了工艺步骤和工艺难度。同时，该阶梯型沟槽隔离结构相对于现有技术还可以缩短电流流通路径来减小导通电阻，如图5所示中标记了电流流通路径，使器件保持较高的击穿电压，器件表面电场变得光滑。
附图说明
图1为现有的一种LDMOS器件剖面结构示意图；
图2为本发明的LDMOS器件剖面结构示意图；
图3为本发明结构中第一类浅沟槽隔离结构的结构示意图；
图4为本发明器件集成于CMOS器件的结构示意图；
图5为浅沟槽隔离结构的电流流通路径对比图，其中(a)为现有技术中浅沟槽隔离结构的电流流通路径示意图，(b)为本发明结构中第一类浅沟槽隔离结构的电流流通路径示意图。
具体实施方式
下面结合附图对本发明做更进一步的解释。
如图2所示，一种兼容CMOS工艺的LDMOS器件，包括重掺杂的A导电类型衬底210，在A导电类型衬底210表面向下重掺杂生长形成B导电类型的深掺杂层213，深掺杂层213从衬底210的上表面向下延伸，覆盖范围大小是LDMOS器件的有源区。在A导电类型衬底210表面外延生长形成A导电类型的轻掺杂外延层212。将硅片放入高温炉中，通入氧气与硅反应在其表面生长氧化层，保护轻掺杂外延层212表面免受玷污和防止在后续离子注入过程中对硅片的过度损伤，同时还能控制注入过程中杂质的注入深度。
在轻掺杂外延层212表面通过涂胶、显影、曝光、刻蚀、注入步骤向下掺杂形成A导电类型的深阱区220，A导电类型的深阱区220的底部不与深掺杂层213相接触。在A导电类型的深阱区220表面通过涂胶、显影、曝光、刻蚀、注入步骤向下形成B导电类型的漂移区222和A导电类型的阱区221。A导电类型的阱区221位于B导电类型的漂移区222左侧，A导电类型的阱区221和B导电类型的漂移区222相互接触，且结深深度均不超过A导电类型的深阱区220的深度。其中，A导电类型的深阱区220的掺杂浓度峰值集中分布在所述B导电类型的漂移区222下方。
该LDMOS器件的有源区还包括第一类浅沟槽隔离结构241和第一至第五第二类浅沟槽隔离结构243A、242A1、242A2、242B、243B。第一类浅沟槽隔离结构241位于B导电类型的漂移区222内，第一类浅沟槽隔离结构241的底面为阶梯型，如图3所示。第一第二类浅沟槽隔离结构243A和第五第二类浅沟槽隔离结构243B分别位于深掺杂层213两侧的上方，第二第二类浅沟槽隔离结构242A1位于A导电类型的阱区221的左侧边缘区域，第三第二类浅沟槽隔离结构242A2位于A导电类型的阱区221内，第四第二类浅沟槽隔离结构242B位于B导电类型的漂移区222右侧边缘区域。以上各浅沟槽隔离结构均为从轻掺杂外延层212表面向下经过刻蚀、氧化物填充和氧化物平坦化步骤制备得到，浅沟槽隔离结构内填充的物质可以是氧化硅。第一至第五第二类浅沟槽隔离结构243A、242A1、242A2、242B、243B的深度分别为h1~h5，第一类浅沟槽隔离结构241的最大深度Ht，并满足：Ht＜h2=h3=h4＜h1=h5，即各第二类浅沟槽隔离结构的深度均大于第一类浅沟槽隔离结构241的最大深度。
在第一第二类浅沟槽隔离结构243A和第二第二类浅沟槽隔离结构242A1之间大剂量向下离子注入形成B导电类型的第一离子通道251A，同样在第四第二类浅沟槽隔离结构242B和第五第二类浅沟槽隔离结构243B之间向下形成B导电类型的第二离子通道251B。第一离子通道251A和第二离子通道251B的掺杂注入深度均到达深掺杂层213，即与深掺杂层213连接。
LDMOS器件的栅极231横跨A导电类型的阱区221部分区域、B导电类型的漂移区222部分区域以及第一类浅沟槽隔离结构241部分区域，在淀积生长形成多晶的硅栅极231前先在外延层表面硅氧化形成氧化层232。LDMOS器件的源区233s位于第三第二类浅沟槽隔离结构242A2和栅极231左侧之间；LDMOS器件的漏区233d位于第一类浅沟槽隔离结构241和第四第二类浅沟槽隔离结构242B之间。源区233s和漏区233d的结深超过LDD注入区域234。源区233s结深不能超过第三第二类浅沟槽隔离结构242A2的深度；漏区233d结深不能超过第一类浅沟槽隔离结构241最大的深度。在第二第二类浅沟槽隔离结构242A1和第三第二类浅沟槽隔离结构242A2之间之间离子注入形成A导电类型的体区236。
在制备源区233s和漏区233d时，先分别在对应位置注入形成B导电类型轻掺杂漏(LDD)注入区域234；然后在栅极231左右侧边淀积氧化形成侧墙235，用于防止更大剂量的源漏注入过于接近沟道导致可能发生源漏穿通；最后在对应位置在相同位置进行同导电类型的高剂量注入，形成源区233s和漏区233d。其中，LDD注入区域234是为了防止在制造工艺越来越先进的情况下，栅极的宽度不断减小，栅极结构下的沟道长度不断减小，增加了源漏间电荷穿通的可能，通过此步骤可以减少沟道漏电流的产生。
在器件表面的有源区淀积金属，并快速退火，金属与表面硅发生反应生成金属硅化物261，最后将没有发生反应的金属除去，只留下金属硅化物261在器件表面。金属硅化物261分别形成于体区236、源区233s、栅极231、漏区233d、第一离子通道251A和第二离子通道251B的顶部。通过金属硅化物261在体区236、源区233s、栅极231、漏区233d、第一离子通道251A和第二离子通道251B的顶部上形成电学通道并接出，按图2从左至右分别是H1a、B1、S1、G1、D1、H1b。
以上结构中，A导电类型和B导电类型的方案为：A为P型，B为N型；或者，A为N型，B为P型。
如图4所示，以上的LDMOS器件能够集成于CMOS器件中，如图4所示，从左至右依次是LDMOS、NMOS、PMOS。其中，223为B导电类型阱区，242C为常规的浅沟槽隔离结构。NMOS器件中，B2通道正下方的的体区为A导电类型，通道S2正下方的源区和通道D2正下方的漏区为B导电类型，通道G2正下方为栅极。PMOS器件中，通道B3正下方的体区为B导电类型，通道S3正下方的源区和通道D3正下方的漏区为A导电类型，通道G3正下方为栅极。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (6)

1.一种兼容CMOS工艺的LDMOS器件，其特征在于，包括A导电类型衬底（210），所述A导电类型衬底（210）表面向下重掺杂生长形成B导电类型的深掺杂层（213），所述A导电类型衬底（210）表面外延生长形成A导电类型的轻掺杂外延层（212）；所述轻掺杂外延层（212）表面向下掺杂形成A导电类型的深阱区（220），所述A导电类型的深阱区（220）的底部不与所述深掺杂层（213）相接触；所述A导电类型的深阱区（220）表面向下形成B导电类型的漂移区（222）和A导电类型的阱区（221），所述A导电类型的阱区（221）位于所述B导电类型的漂移区（222）左侧；
还包括第一类浅沟槽隔离结构（241）和第一至第五第二类浅沟槽隔离结构（243A、242A1、242A2、242B、243B）；所述第一类浅沟槽隔离结构（241）位于所述B导电类型的漂移区（222）内，所述第一类浅沟槽隔离结构（241）的底面为阶梯型；第一第二类浅沟槽隔离结构（243A）和第五第二类浅沟槽隔离结构（243B）分别位于所述深掺杂层（213）两侧的上方，第二第二类浅沟槽隔离结构（242A1）位于所述A导电类型的阱区（221）的左侧边缘区域，第三第二类浅沟槽隔离结构（242A2）位于所述A导电类型的阱区（221）内，第四第二类浅沟槽隔离结构（242B）位于所述B导电类型的漂移区（222）右侧边缘区域；
在所述第一第二类浅沟槽隔离结构（243A）和第二第二类浅沟槽隔离结构（242A1）之间向下形成B导电类型的第一离子通道（251A），在所述第四第二类浅沟槽隔离结构（242B）和第五第二类浅沟槽隔离结构（243B）之间向下形成B导电类型的第二离子通道（251B），所述第一离子通道（251A）和第二离子通道（251B）均与所述深掺杂层（213）连接；
所述LDMOS器件的栅极（231）横跨所述A导电类型的阱区（221）部分区域、B导电类型的漂移区（222）部分区域以及第一类浅沟槽隔离结构（241）部分区域，所述LDMOS器件的源区（233s）位于所述第三第二类浅沟槽隔离结构（242A2）和所述栅极（231）左侧之间，所述LDMOS器件的漏区（233d）位于所述第一类浅沟槽隔离结构（241）和第四第二类浅沟槽隔离结构（242B）之间，所述第二第二类浅沟槽隔离结构（242A1）和第三第二类浅沟槽隔离结构（242A2）之间还设有A导电类型的体区（236）。
2.根据权利要求1所述的兼容CMOS工艺的LDMOS器件，其特征在于，所述A导电类型的阱区（221）和所述B导电类型的漂移区（222）相互接触。
3.根据权利要求1所述的兼容CMOS工艺的LDMOS器件，其特征在于，各第二类浅沟槽隔离结构的深度均大于所述第一类浅沟槽隔离结构（241）的最大深度。
4.根据权利要求3所述的兼容CMOS工艺的LDMOS器件，其特征在于，所述第一至第五第二类浅沟槽隔离结构（243A、242A1、242A2、242B、243B）的深度分别为h1~h5，所述第一类浅沟槽隔离结构（241）的最大深度Ht，并满足：Ht＜h2=h3=h4＜h1=h5。
5.根据权利要求1-4任一所述的兼容CMOS工艺的LDMOS器件，其特征在于，所述体区（236）、源区（233s）、栅极（231）、漏区（233d）、第一离子通道（251A）和第二离子通道（251B）的顶部均设有金属硅化物（261）。
6.根据权利要求1-4任一所述的兼容CMOS工艺的LDMOS器件，其特征在于，所述A导电类型和B导电类型的方案为：A为P型，B为N型；或者，A为N型，B为P型。
CN202210164410.4A 2022-02-23 2022-02-23 一种兼容cmos工艺的ldmos器件 Active CN114220849B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210164410.4A CN114220849B (zh) 2022-02-23 2022-02-23 一种兼容cmos工艺的ldmos器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210164410.4A CN114220849B (zh) 2022-02-23 2022-02-23 一种兼容cmos工艺的ldmos器件

Publications (2)

Publication Number Publication Date
CN114220849A true CN114220849A (zh) 2022-03-22
CN114220849B CN114220849B (zh) 2022-05-03

Family

ID=80709247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210164410.4A Active CN114220849B (zh) 2022-02-23 2022-02-23 一种兼容cmos工艺的ldmos器件

Country Status (1)

Country Link
CN (1) CN114220849B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116632069A (zh) * 2023-07-21 2023-08-22 合肥晶合集成电路股份有限公司 一种半导体器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101625998A (zh) * 2008-07-09 2010-01-13 东部高科股份有限公司 横向双扩散金属氧化物半导体器件及其制造方法
CN104979404A (zh) * 2015-05-22 2015-10-14 西安电子科技大学 一种具有阶梯场氧的横向双扩散金属氧化物半导体场效应管
CN111540785A (zh) * 2020-05-13 2020-08-14 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法
CN111697081A (zh) * 2020-07-31 2020-09-22 华虹半导体(无锡)有限公司 Ldmos器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101625998A (zh) * 2008-07-09 2010-01-13 东部高科股份有限公司 横向双扩散金属氧化物半导体器件及其制造方法
CN104979404A (zh) * 2015-05-22 2015-10-14 西安电子科技大学 一种具有阶梯场氧的横向双扩散金属氧化物半导体场效应管
CN111540785A (zh) * 2020-05-13 2020-08-14 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法
CN111697081A (zh) * 2020-07-31 2020-09-22 华虹半导体(无锡)有限公司 Ldmos器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116632069A (zh) * 2023-07-21 2023-08-22 合肥晶合集成电路股份有限公司 一种半导体器件及其制造方法
CN116632069B (zh) * 2023-07-21 2023-10-31 合肥晶合集成电路股份有限公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
CN114220849B (zh) 2022-05-03

Similar Documents

Publication Publication Date Title
US7678656B2 (en) Method of fabricating an enhanced resurf HVPMOS device
TWI478241B (zh) 金氧半場效應電晶體作用區與邊界終止區的電荷平衡
US7649225B2 (en) Asymmetric hetero-doped high-voltage MOSFET (AH2MOS)
US7772644B2 (en) Vertical diffused MOSFET
US6888207B1 (en) High voltage transistors with graded extension
US7544558B2 (en) Method for integrating DMOS into sub-micron CMOS process
CN111987166B (zh) 横向双扩散晶体管的制造方法
KR20030087739A (ko) 고전압 디바이스 및 그 제조방법
WO2019040375A1 (en) INTEGRATED CIRCUIT, TRAPEZOIDAL JFET LDMOS, LOWER TRIGGER AND BALLAST DRIVE AND METHOD OF MANUFACTURE
KR20000076870A (ko) 고밀도 모스-게이트 파워 디바이스 및 이를 성형하는 공정
US6773997B2 (en) Method for manufacturing a high voltage MOSFET semiconductor device with enhanced charge controllability
KR20100064556A (ko) 반도체 소자 및 그 제조 방법
CN110010690B (zh) Nldmos的制造方法
CN110957357A (zh) 屏蔽栅极式金氧半场效应晶体管及其制造方法
US6492679B1 (en) Method for manufacturing a high voltage MOSFET device with reduced on-resistance
CN114864666A (zh) Nldmos器件、nldmos器件的制备方法及芯片
CN114220849B (zh) 一种兼容cmos工艺的ldmos器件
CN109830538B (zh) Ldmos器件及其制造方法
JP2850852B2 (ja) 半導体装置
CN114649401A (zh) 具有用于结控制的掺杂控制层的鳍式晶体管
US20210134954A1 (en) Semiconductor device with separate active region and method of fabricating the same
CN111785774A (zh) Bcd工艺中cmos器件及其制造方法
KR100488099B1 (ko) 쇼오트 채널 모오스 트랜지스터 및 그 제조 방법
CN113140463A (zh) 一种耗尽型场效应晶体管器件及其制备方法
CN111785617A (zh) Ldmos的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220513

Address after: No. 88, Wenchang East Road, Yangzhou, Jiangsu 225000

Patentee after: Jiangsu Daoyuan Technology Group Co.,Ltd.

Address before: 211135 enlightenment star Nanjing maker space G41, second floor, No. 188, Qidi street, Qilin science and Technology Innovation Park, Qixia District, Nanjing, Jiangsu Province

Patentee before: Jiangsu Peregrine Microelectronics Co.,Ltd.