CN114203696A - 半导体结构及半导体结构的形成方法 - Google Patents

半导体结构及半导体结构的形成方法 Download PDF

Info

Publication number
CN114203696A
CN114203696A CN202010988492.5A CN202010988492A CN114203696A CN 114203696 A CN114203696 A CN 114203696A CN 202010988492 A CN202010988492 A CN 202010988492A CN 114203696 A CN114203696 A CN 114203696A
Authority
CN
China
Prior art keywords
forming
side wall
layer
initial
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010988492.5A
Other languages
English (en)
Inventor
陈卓凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010988492.5A priority Critical patent/CN114203696A/zh
Publication of CN114203696A publication Critical patent/CN114203696A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体结构及半导体结构的形成方法，结构包括：衬底；位于衬底上若干平行排列的栅极结构；位于各栅极结构两侧衬底内的源漏掺杂区；位于栅极结构部分侧壁的侧墙结构，所述侧墙结构的顶部表面低于所述栅极结构的顶部表面；位于所述源漏掺杂区上的导电层，所述导电层与栅极结构之间由侧墙结构隔离；位于导电层上和侧墙结构上的阻挡层。所述半导体结构中的阻挡层和侧墙结构能够共同保护所述导电层的顶部表面和侧壁表面，减少所述导电层受到损伤。

Description

半导体结构及半导体结构的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。
背景技术
半导体集成电路(IC)产业经历了指数增长。在IC演化过程中，功能密度(即，每芯片面积的互连器件的数量)已经普遍增大，而几何尺寸(即，可以使用制造工艺产生的最小组件或线)已经减小。随着技术节点缩小，用金属栅极来替换典型的多晶硅栅极以提高器件性能。形成金属栅极的一个工艺被称为替换栅极或者“后栅极”工艺。
然而，形成金属栅极之后，如何有效地对金属栅极进行隔离，还存在着一些挑战。
发明内容
本发明解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以提升半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：衬底；位于衬底上若干平行排列的栅极结构；位于各栅极结构两侧衬底内的源漏掺杂区；位于栅极结构部分侧壁的侧墙结构，所述侧墙结构的顶部表面低于所述栅极结构的顶部表面；位于所述源漏掺杂区上的导电层，所述导电层与栅极结构之间由侧墙结构隔离；位于导电层上和侧墙结构上的阻挡层。
可选的，所述阻挡层的材料与栅极结构的材料不同。
可选的，所述阻挡层的材料包括碳化硅或碳氮化硅。
可选的，所述导电层的材料与栅极结构材料的刻蚀速率不同。
可选的，所述导电层的材料包括金属，所述金属包括钴。
可选的，所述侧墙结构的顶部表面比栅极结构的顶部表面低10纳米～40纳米。
可选的，还包括：位于部分栅极结构内的隔离结构，所述隔离结构位于部分所述侧墙结构侧壁和阻挡层侧壁。
相应的，本发明技术方案还提供一种半导体结构的形成方法，包括：提供衬底；形成若干栅极结构和源漏掺杂区，所述栅极结构侧壁具有初始侧墙结构，若干所述栅极结构沿平行于衬底表面的方向平行排列，所述源漏掺杂区位于栅极结构两侧的衬底内；在源漏掺杂区上形成导电层，所述导电层顶部表面低于所述栅极结构顶部表面；去除部分初始侧墙结构，形成侧墙结构，所述侧墙结构的顶部表面低于所述栅极结构顶部表面，所述侧墙结构隔离所述导电层和栅极结构；在导电层和侧墙结构上形成阻挡层。
可选的，在源漏掺杂区上形成导电层和侧墙结构之前，还包括：在衬底上形成介质层，所述介质层位于栅极结构侧壁。
可选的，形成侧墙结构之后，形成所述导电层。
可选的，所述侧墙结构的形成方法包括：去除源漏掺杂区上的介质层，在介质层内形成第一开口，所述第一开口暴露出源漏掺杂区表面；在第一开口内形成牺牲层，所述牺牲层的顶部表面低于所述初始侧墙结构的顶部表面；去除所述牺牲层暴露出的初始侧墙结构，形成侧墙结构。
可选的，所述导电层的形成方法包括：形成侧墙结构之后，去除所述牺牲层；在第一开口内和侧墙结构上形成初始导电层；回刻蚀所述初始导电层，直至暴露出侧墙结构顶部表面，形成所述导电层。
可选的，所述牺牲层的形成方法包括：在第一开口内形成初始牺牲层；回刻蚀所述初始牺牲层，直至暴露出部分所述初始侧墙结构侧壁表面，形成所述牺牲层。
可选的，所述牺牲层的材料包括无定形材料。
可选的，形成导电层之后，形成所述侧墙结构。
可选的，所述导电层和侧墙结构的形成方法包括：去除源漏掺杂区上的介质层，在介质层内形成第一开口，所述第一开口暴露出源漏掺杂区表面；在第一开口内形成初始导电层；回刻蚀所述初始导电层，直至暴露出部分所述初始侧墙结构侧壁表面，形成导电层；去除所述导电层暴露出的初始侧墙结构，形成所述侧墙结构。
可选的，所述阻挡层的材料与栅极结构的材料不同。
可选的，所述阻挡层的材料包括碳化硅或碳氮化硅。
可选的，所述导电层的材料与栅极结构的材料的刻蚀速率不同。
可选的，所述导电层的材料包括金属，所述金属包括钴。
可选的，形成阻挡层之后，还包括：去除部分栅极结构，在介质层内形成第三开口，所述第三开口暴露出部分所述侧墙结构侧壁和阻挡层侧壁；在第三开口内形成隔离结构。
可选的，去除部分栅极结构的方法包括：在阻挡层上和栅极结构上形成图形化层，所述图形化层暴露出部分栅极结构表面和部分阻挡层表面；以所述图形化层为掩膜刻蚀所述栅极结构，直至暴露出衬底表面。
可选的，所述侧墙结构的顶部表面比栅极结构的顶部表面低10纳米～40纳米。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案中的半导体结构，所述侧墙结构顶部表面低于栅极结构顶部表面，所述阻挡层位于导电层上和侧墙结构上，从而后续在去除部分栅极结构时，所述阻挡层和侧墙结构能够共同保护所述导电层的顶部表面和侧壁表面，减少所述导电层受到损伤的情况，进而提升了半导体结构的性能。
本发明技术方案中的半导体结构的形成方法，通过先去除部分初始侧墙结构，使得形成的侧墙结构顶部表面低于栅极结构顶部表面，然后在部分第一开口内形成导电层，再在导电层上和侧墙结构上形成阻挡层，从而后续在去除部分栅极结构时，所述阻挡层和侧墙结构能够共同保护所述导电层，从而能够减少去除部分栅极结构的工艺对所述导电层造成损伤的情况，进而提升了半导体结构的性能。
附图说明
图1和图2是一实施例中半导体结构形成过程的剖面结构示意图；
图3至图10是本发明一实施例中半导体结构形成过程的剖面结构示意图；
图11和图12是本发明另一实施例中半导体结构形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现阶段金属栅极的制造工艺还存在诸多挑战。现结合而具体的实施例进行分析说明。
图1和图2是一实施例中半导体结构形成过程的剖面结构示意图。
请参考图1，提供衬底100；在衬底100上形成若干平行排列的栅极结构101，所述栅极结构101侧壁具有侧墙(未标示)，所述栅极结构101顶部具有阻挡层(未标示)；在栅极结构101两侧的衬底内形成源漏掺杂区102；在衬底100上形成介质层103，所述介质层103位于栅极结构101侧壁；去除源漏掺杂区102上的介质层103，在介质层103内形成开口(未图示)；在开口内形成导电层104，所述导电层104与源漏掺杂区102电连接。
请参考图2，在导电层104上和栅极结构101上形成图形化层105，所述图形化层105暴露出部分所述栅极结构101表面；以所述图形化层105为掩膜去除所述栅极结构101，在介质层103内形成开口106。
所述半导体结构的形成过程中，所述图形化层105受曝光精度和套刻精度的影响，所述图形化层105还暴露出部分所述侧墙结构和部分导电层104，在以所述图形化层105为掩膜去除所述栅极结构101的过程中，由于所述侧墙结构只位于导电层104侧壁，从而所述去除工艺容易对暴露出的导电层104顶部表面造成损伤，从而影响后续导电层104的导电效果，进而影响半导体结构的性能。
为了解决上述问题，本发明技术方案提供一种半导体结构及半导体结构的形成方法，通过先去除部分初始侧墙结构，使得形成的侧墙结构顶部表面低于栅极结构顶部表面，然后在部分第一开口内形成导电层，在第二开口内形成阻挡层，使得所述阻挡层位于导电层上和侧墙结构上，从而后续在去除部分栅极结构时，从而所述阻挡层和侧墙结构能够共同保护所述导电层，减少所述导电层受到损伤的情况，进而提升了半导体结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图10是本发明一实施例中半导体结构形成过程的剖面结构示意图。
请参考图3，提供衬底200。
在本实施例中，所述衬底200的材料为硅。
在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
在本实施例中，所述衬底200为平面型衬底。在其他实施例中，所述衬底包括基底和位于基底上的若干鳍部结构。
请参考图4，形成若干栅极结构201和源漏掺杂区203，所述栅极结构201侧壁具有初始侧墙结构202，若干所述栅极结构201沿平行于衬底200表面的方向平行排列，所述源漏掺杂区203位于栅极结构201两侧的衬底200内。
在本实施例中，还包括：在衬底200上形成介质层204，所述介质层204位于栅极结构201侧壁，且所述介质层204位于源漏掺杂区203上。
在本实施例中，所述栅极结构201为金属栅。
所述栅极结构201包括栅介质层(未图示)和位于栅介质层上的栅极层(未图示)。在本实施例中，所述栅极结构还包括功函数层(未图示)，所述功函数层位于所述栅介质层和栅极层之间。
所述栅介质层的材料包括高介电常数材料，所述高介电常数材料的介电常数大于3.9，所述高介电常数的材料包括氧化铝或氧化铪；所述栅极层的材料包括金属，所述金属包括钨；所述功函数层的材料包括N型功函数材料或P型功函数材料，所述N型功函数材料包括钛铝，所述P型功函数材料包括氮化钛或氮化钽。
在其他实施例中，所述栅极结构还可以为多晶硅栅极。
所述栅极结构201、初始侧墙结构202和源漏掺杂区203的形成方法包括；在衬底200上形成伪栅极结构(未图示)；在伪栅极结构侧壁形成初始侧墙结构202；形成初始侧墙结构202之后，在伪栅极结构两侧的衬底内形成源漏掺杂区203；形成源漏掺杂区203之后，在衬底200上形成介质层204，所述介质层204位于初始侧墙结构202侧壁；去除所述伪栅极结构，在介质层204内形成栅极开口(未图示)；在栅极开口内形成栅极结构201。
所述初始侧墙结构202的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅和氮碳氧化硅中的一种或多种的组合。在本实施例中，所述初始侧墙结构202的材料包括氮化硅。
所述源漏掺杂区203内具有掺杂离子，所述掺杂离子的类型为N型或P型；所述N型离子包括磷离子、砷离子或锑离子；所述P型离子包括硼离子、硼氟离子或铟离子。
所述介质层204的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅和氮碳氧化硅中的一种或多种的组合。在本实施例中，所述介质层204的材料包括氧化硅。
接下来，在源漏掺杂区203上形成导电层209，所述导电层209顶部表面低于所述栅极结构201顶部表面；去除部分初始侧墙结构202，形成侧墙结构207，所述侧墙结构207的顶部表面低于所述栅极结构201顶部表面，所述侧墙结构207隔离所述导电层209和栅极结构201。
在本实施例中，形成侧墙结构207之后，形成所述导电层209。所述侧墙结构207和导电层209的形成过程请参考图5至图8。
请参考图5，去除源漏掺杂区203上的介质层204，在介质层204内形成第一开口205，所述第一开口205暴露出源漏掺杂区203表面。
所述第一开口205的形成方法包括：在介质层204上和栅极结构201上形成掩膜层(未图示)，所述掩膜层暴露出源漏掺杂区203上的介质层204表面；以所述掩膜层为掩膜刻蚀所述介质层204，直至暴露出源漏掺杂区203表面。
刻蚀所述介质层204的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
请参考图6，在第一开口205内形成牺牲层206，所述牺牲层206的顶部表面低于所述初始侧墙结构202的顶部表面。
所述牺牲层206作为后续去除部分初始侧墙结构202的掩膜。
所述牺牲层206的形成方法包括：在第一开口205内形成初始牺牲层(未图示)；回刻蚀所述初始牺牲层，直至暴露出部分所述初始侧墙结构202侧壁表面，形成所述牺牲层206。
所述牺牲层206的材料包括无定形材料。在本实施例中，所述牺牲层206的材料包括无定形碳。
请继续参考图6，去除所述牺牲层206暴露出的初始侧墙结构202，形成侧墙结构207，所述侧墙结构207的顶部表面低于所述栅极结构201顶部表面。
所述侧墙结构207用于电隔离后续形成的导电层209和栅极结构201。
去除所述牺牲层206暴露出的初始侧墙结构202的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
在本实施例中，所述侧墙结构207的顶部表面比栅极结构201的顶部表面低10纳米～40纳米。从而能够保证后续形成的导电层的高度在预设范围内，确保所述导电层具有良好的导电效果。
请参考图7，形成侧墙结构207之后，去除牺牲层206。
去除所述牺牲层206的工艺包括干法刻蚀工艺。
请继续参考图7，去除牺牲层206之后，在第一开口205内和侧墙结构207上形成初始导电层208。
所述初始导电层208的形成方法包括：在第一开口205内、侧墙结构207上和介质层204上形成导电材料层(未图示)；平坦化所述导电材料层，直至暴露出介质层204表面，形成所述初始导电层208。
所述初始导电层208的材料包括金属，所述金属包括：铜、铝、钨、钴、镍和氮化钛中的一种或多种的组合。
在本实施例中，所述初始导电层208的材料包括钴。金属钴具有较小的电阻率，从而在初始导电层208由于尺寸缩小导致电阻增大时，选择金属钴的材料能够减小后续形成的导电层的电阻。
形成所述导电材料层的工艺包括物理气相沉积工艺、电镀工艺或化学镀工艺。
请参考图8，回刻蚀所述初始导电层208，直至暴露出侧墙结构207顶部表面，形成所述导电层209。
所述导电层209的材料与栅极结构201的材料的刻蚀速率不同，因此在回刻蚀所述初始导电层208的过程中，所述栅极结构201损伤较小。
在本实施例中，回刻蚀所述初始导电层208之前，还包括对所述初始导电层208进行预处理。
回刻蚀所述初始导电层208的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
在本实施例中，回刻蚀所述初始导电层208的工艺包括湿法刻蚀工艺，所述湿法刻蚀工艺能够较好的控制刻蚀高度，同时获得表面形貌较好的导电层209，有利于后续其他导电结构与导电层209的接触良好，同时所述湿法刻蚀工艺能够对栅极结构201具有较大的刻蚀选择比，使得所述栅极结构201损伤较小。
在本实施例中，所述预处理为氧化处理，所述氧化处理的参数包括：体积比范围为1:1:5～1:1:20的氨水、双氧水和水的混合溶液。
所述湿法刻蚀工艺的参数包括：刻蚀液为PH值在2～8的柠檬酸溶液，所述柠檬酸的化学式为C6H8O7。
在其他实施例中，回刻蚀所述初始导电层的工艺包括干法刻蚀工艺。
在其他实施例中，所述预处理的工艺参数包括：气体为氢气、甲烷和三氟化氮气体中的一种或多种与三氯化硼气体的混合；预处理时间为3秒～10秒。
所述干法刻蚀工艺的参数包括：气体为氩气和碳氟气体的混合，所述碳氟气体为甲烷和三氟甲烷中的一种或两种；偏压为20伏～200伏；离子源功率为100瓦～1500瓦；压强为2毫托～100毫托；时间为30秒～60秒。
请参考图9，在导电层209上和侧墙结构207上形成阻挡层210。
所述阻挡层210的形成方法包括：在导电层209上、侧墙结构207上和介质层204上形成阻挡材料层(未图示)；平坦化所述阻挡材料层，直至暴露出介质层204表面，形成所述阻挡层210。
所述阻挡层210的材料与栅极结构201的材料不同。从而后续在去除部分栅极结构201时，所述阻挡层210能够保护所述导电层207不受去除栅极结构201工艺的损伤。
在本实施例中，所述阻挡层210的材料包括碳化硅或碳氮化硅。所述碳化硅和碳氮化硅的结构致密且硬度较硬，从而所述阻挡层210能够和侧墙结构207共同对所述导电层209起到保护作用。
请参考图10，形成阻挡层210之后，还包括：去除部分栅极结构201，在介质层204内形成第三开口(未图示)，所述第三开口暴露出部分所述侧墙结构207侧壁和阻挡层210侧壁；在第三开口内形成隔离结构211。
去除部分栅极结构201的方法包括：在阻挡层上和栅极结构上形成图形化层(未图示)，所述图形化层暴露出部分栅极结构201表面和部分阻挡层210表面；以所述图形化层为掩膜刻蚀所述栅极结构201，直至暴露出衬底200表面。
刻蚀所述栅极结构201的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或多种的组合。
所述隔离结构211的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅和氮碳氧化硅中的一种或多种的组合。在本实施例中，所述隔离结构211的材料包括氮化硅。
所述半导体结构的形成过程中，通过先去除部分初始侧墙结构202，使得形成的侧墙结构207顶部表面低于栅极结构201顶部表面，然后在部分第一开口205内形成导电层209，再在导电层209上和侧墙结构207上形成阻挡层210，从而后续在去除部分栅极结构201时，所述阻挡层210和侧墙结构207能够共同保护所述导电层209，从而能够减少去除部分栅极结构201的工艺对所述导电层209造成损伤的情况，进而提升了半导体结构的性能。
相应地，本发明实施例还提供一种半导体结构，请继续参考图10，包括：
衬底200；
位于衬底200上若干平行排列的栅极结构201；
位于各栅极结构201两侧衬底200内的源漏掺杂区203；
位于栅极结构201部分侧壁的侧墙结构207，所述侧墙结构207的顶部表面低于所述栅极结构201的顶部表面；
位于所述源漏掺杂区203上的导电层209，所述导电层209与栅极结构201之间由侧墙结构207隔离；
位于导电层209上和侧墙结构207上的阻挡层210。
在本实施例中，所述阻挡层210的材料与栅极结构201的材料不同。
在本实施例中，所述阻挡层210的材料包括碳化硅或碳氮化硅。
在本实施例中，所述导电层210的材料与栅极结构201的材料的刻蚀速率不同。
在本实施例中，所述导电层210的材料包括金属，所述金属包括钴。
在本实施例中，所述侧墙结构207的顶部表面比栅极结构201的顶部表面低10纳米～40纳米。
在本实施例中，还包括：位于部分栅极结构201内的隔离结构211，所述隔离结构211位于部分所述侧墙结构207侧壁和阻挡层210侧壁。
所述半导体结构，所述侧墙结构207顶部表面低于栅极结构201顶部表面，所述阻挡层210位于导电层209上和侧墙结构207上，从而后续在去除部分栅极结构201时，所述阻挡层210和侧墙结构207能够共同保护所述导电层209的顶部表面和侧壁表面，减少所述导电层209受到损伤的情况，进而提升了半导体结构的性能。
图11和图12是本发明另一实施例中半导体结构形成过程的剖面结构示意图。
另一实施例中，形成导电层之后，形成所述侧墙结构。所述导电层和侧墙结构的形成方法请参考图11和图12。
请参考图11，图11为在图5基础上的示意图，在第一开口205内形成初始导电层(未图示)；回刻蚀所述初始导电层，直至暴露出部分所述初始侧墙结构202侧壁表面，形成导电层301。
所述初始导电层的形成方法包括：在第一开口205内、初始侧墙结构202上和介质层204上形成导电材料层(未图示)；平坦化所述导电材料层，直至暴露出介质层204表面，形成所述初始导电层。
所述初始导电层的材料包括金属，所述金属包括：铜、铝、钨、钴、镍和氮化钛中的一种或多种的组合。
在本实施例中，所述初始导电层的材料包括钴。金属钴具有较小的电阻率，从而在初始导电层由于尺寸缩小导致电阻增大时，选择金属钴的材料能够减小后续形成的导电层的电阻。
形成所述导电材料层的工艺包括物理气相沉积工艺、电镀工艺或化学镀工艺。
所述导电层301的材料与栅极结构201的材料的刻蚀速率不同，因此在回刻蚀所述初始导电层的过程中，所述栅极结构201损伤较小。
回刻蚀所述初始导电层工艺请参考图8，在此不再赘述。
请参考图12，去除所述导电层301暴露出的初始侧墙结构202，形成所述侧墙结构302，所述侧墙结构302的顶部表面低于所述栅极结构201顶部表面。
去除所述导电层301暴露出的初始侧墙结构202的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
在本实施例中，所述侧墙结构302的顶部表面比栅极结构201的顶部表面低10纳米～40纳米。
接下来，在导电层301上和侧墙结构302上形成阻挡层；形成阻挡层之后，去除部分栅极结构201，在介质层204内形成第三开口(未图示)，所述第三开口暴露出部分所述侧墙结构302侧壁和阻挡层侧壁；在第三开口内形成隔离结构。形成所述阻挡层和隔离结构的方法、工艺及材料请参考图9和图10，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (23)

1.一种半导体结构，其特征在于，包括：
衬底；
位于衬底上若干平行排列的栅极结构；
位于各栅极结构两侧衬底内的源漏掺杂区；
位于栅极结构部分侧壁的侧墙结构，所述侧墙结构的顶部表面低于所述栅极结构的顶部表面；
位于所述源漏掺杂区上的导电层，所述导电层与栅极结构之间由侧墙结构隔离；
位于导电层上和侧墙结构上的阻挡层。
2.如权利要求1所述的半导体结构，其特征在于，所述阻挡层的材料与栅极结构的材料不同。
3.如权利要求2所述的半导体结构，其特征在于，所述阻挡层的材料包括碳化硅或碳氮化硅。
4.如权利要求1所述的半导体结构，其特征在于，所述导电层的材料与栅极结构材料的刻蚀速率不同。
5.如权利要求4所述的半导体结构，其特征在于，所述导电层的材料包括金属，所述金属包括钴。
6.如权利要求1所述的半导体结构，其特征在于，所述侧墙结构的顶部表面比栅极结构的顶部表面低10纳米～40纳米。
7.如权利要求1所述的半导体结构，其特征在于，还包括：位于部分栅极结构内的隔离结构，所述隔离结构位于部分所述侧墙结构侧壁和阻挡层侧壁。
8.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
形成若干栅极结构和源漏掺杂区，所述栅极结构侧壁具有初始侧墙结构，若干所述栅极结构沿平行于衬底表面的方向平行排列，所述源漏掺杂区位于栅极结构两侧的衬底内；
在源漏掺杂区上形成导电层，所述导电层顶部表面低于所述栅极结构顶部表面；
去除部分初始侧墙结构，形成侧墙结构，所述侧墙结构的顶部表面低于所述栅极结构顶部表面，所述侧墙结构隔离所述导电层和栅极结构；
在导电层和侧墙结构上形成阻挡层。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，在源漏掺杂区上形成导电层和侧墙结构之前，还包括：在衬底上形成介质层，所述介质层位于栅极结构侧壁。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，形成侧墙结构之后，形成所述导电层。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述侧墙结构的形成方法包括：去除源漏掺杂区上的介质层，在介质层内形成第一开口，所述第一开口暴露出源漏掺杂区表面；在第一开口内形成牺牲层，所述牺牲层的顶部表面低于所述初始侧墙结构的顶部表面；去除所述牺牲层暴露出的初始侧墙结构，形成侧墙结构。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述导电层的形成方法包括：形成侧墙结构之后，去除所述牺牲层；在第一开口内和侧墙结构上形成初始导电层；回刻蚀所述初始导电层，直至暴露出侧墙结构顶部表面，形成所述导电层。
13.如权利要求11所述的半导体结构的形成方法，其特征在于，所述牺牲层的形成方法包括：在第一开口内形成初始牺牲层；回刻蚀所述初始牺牲层，直至暴露出部分所述初始侧墙结构侧壁表面，形成所述牺牲层。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料包括无定形材料。
15.如权利要求9所述的半导体结构的形成方法，其特征在于，形成导电层之后，形成所述侧墙结构。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述导电层和侧墙结构的形成方法包括：去除源漏掺杂区上的介质层，在介质层内形成第一开口，所述第一开口暴露出源漏掺杂区表面；在第一开口内形成初始导电层；回刻蚀所述初始导电层，直至暴露出部分所述初始侧墙结构侧壁表面，形成导电层；去除所述导电层暴露出的初始侧墙结构，形成所述侧墙结构。
17.如权利要求8所述的半导体结构的形成方法，其特征在于，所述阻挡层的材料与栅极结构的材料不同。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，所述阻挡层的材料包括碳化硅或碳氮化硅。
19.如权利要求8所述的半导体结构的形成方法，其特征在于，所述导电层的材料与栅极结构的材料的刻蚀速率不同。
20.如权利要求19所述的半导体结构的形成方法，其特征在于，所述导电层的材料包括金属，所述金属包括钴。
21.如权利要求8所述的半导体结构的形成方法，其特征在于，形成阻挡层之后，还包括：去除部分栅极结构，在介质层内形成第三开口，所述第三开口暴露出部分所述侧墙结构侧壁和阻挡层侧壁；在第三开口内形成隔离结构。
22.如权利要求21所述的半导体结构的形成方法，其特征在于，去除部分栅极结构的方法包括：在阻挡层上和栅极结构上形成图形化层，所述图形化层暴露出部分栅极结构表面和部分阻挡层表面；以所述图形化层为掩膜刻蚀所述栅极结构，直至暴露出衬底表面。
23.如权利要求8所述的半导体结构的形成方法，其特征在于，所述侧墙结构的顶部表面比栅极结构的顶部表面低10纳米～40纳米。
CN202010988492.5A 2020-09-18 2020-09-18 半导体结构及半导体结构的形成方法 Pending CN114203696A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010988492.5A CN114203696A (zh) 2020-09-18 2020-09-18 半导体结构及半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010988492.5A CN114203696A (zh) 2020-09-18 2020-09-18 半导体结构及半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN114203696A true CN114203696A (zh) 2022-03-18

Family

ID=80645094

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010988492.5A Pending CN114203696A (zh) 2020-09-18 2020-09-18 半导体结构及半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN114203696A (zh)

Similar Documents

Publication Publication Date Title
TWI591827B (zh) 半導體元件及其形成方法
US20050130414A1 (en) Methods for forming small features in microelectronic devices using sacrificial layers and structures fabricated by same
CN109979880B (zh) 半导体结构及其形成方法
CN114334964A (zh) 半导体装置结构
CN107731737A (zh) 半导体结构的形成方法
WO2022109988A1 (zh) 半导体结构及半导体结构的形成方法
CN114203696A (zh) 半导体结构及半导体结构的形成方法
CN114496906A (zh) 半导体结构及半导体结构的形成方法
CN113629143B (zh) 半导体结构和半导体结构的形成方法
US20230290863A1 (en) Semiconductor device and methods of formation
US20230361201A1 (en) Semiconductor device having nanostructure transistor and methods of fabrication thereof
KR102411804B1 (ko) 반도체 디바이스들의 소스/드레인들 및 그 형성 방법들
US11757010B2 (en) Multi-stage etching process for contact formation in a semiconductor device
US20220320081A1 (en) Semiconductor devices and methods of manufacture
US20230352593A1 (en) Semiconductor device and methods of formation
CN113972164A (zh) 半导体结构的形成方法
CN109994418A (zh) 半导体结构及其形成方法
US20230299138A1 (en) Semiconductor device and manufacturing methods thereof
CN113690139A (zh) 半导体结构及半导体结构的形成方法
US20230378283A1 (en) Multi-stage etching process for contact formation in a semiconductor device
CN113903811A (zh) 半导体结构及半导体结构的形成方法
US20220359696A1 (en) Semiconductor device structure and methods of forming the same
CN109994548B (zh) 半导体结构及其形成方法
CN114256139A (zh) 半导体结构的形成方法
CN114334816A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination