CN114185397A - 跨时钟域数据传输电路及方法 - Google Patents

跨时钟域数据传输电路及方法 Download PDF

Info

Publication number
CN114185397A
CN114185397A CN202210136505.5A CN202210136505A CN114185397A CN 114185397 A CN114185397 A CN 114185397A CN 202210136505 A CN202210136505 A CN 202210136505A CN 114185397 A CN114185397 A CN 114185397A
Authority
CN
China
Prior art keywords
signal
clock
flip
flop
generation circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210136505.5A
Other languages
English (en)
Other versions
CN114185397B (zh
Inventor
蒋征科
李炜
廖火荣
李建峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Apt Microelectronics Co ltd
Original Assignee
Shenzhen Apt Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Apt Microelectronics Co ltd filed Critical Shenzhen Apt Microelectronics Co ltd
Priority to CN202210136505.5A priority Critical patent/CN114185397B/zh
Publication of CN114185397A publication Critical patent/CN114185397A/zh
Application granted granted Critical
Publication of CN114185397B publication Critical patent/CN114185397B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4054—Coupling between buses using bus bridges where the bridge performs a synchronising function where the function is bus cycle extension, e.g. to meet the timing requirements of the target bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明一种跨时钟域数据传输电路，包括位于第一时钟域的输入数据流产生电路和翻转信号产生电路，以及位于第二时钟域的数据采样信号产生电路和输出数据流产生电路，其中，翻转信号产生电路根据第一时钟信号产生翻转信号，数据采样信号产生电路将翻转信号同步到第二时钟域并对同步后的信号进行边沿检测后得到数据采样信号，输入数据流产生电路根据输入信号产生输入数据流，输出数据流产生电路根据数据采样信号和输入数据流生成输出数据流。本申请将数据同步问题转化为信号同步，使用了结构极为简单的两级背靠背同步寄存器，加上一个额外的来自第一时钟域的同步信号，因此通过极少的逻辑资源就可以保证采样时数据稳定可靠。

Description

跨时钟域数据传输电路及方法
技术领域
本发明涉及数据电路技术领域，更特别地，涉及一种跨时钟域数据传输电路及方法。
背景技术
在数字电路设计中，当需要跨时钟域传递具有不同时钟域的信号时，通常需要对这个信号进行专门处理以消除信号多稳态在目的时钟域所造成的潜在问题。基于具体情况信号的跨时钟域传递有多种可供选择的方案，其中最基本的是对单比特信号使用两级背靠背寄存器进行同步的方案。该方案的特点是结构十分简单，易于实现，经过同步的信号在第二级寄存器的输出仍未稳定的概率几乎为0。但是使用两级背靠背寄存器进行同步的方案只适合用来对控制信号进行同步，如果需要同步的信号是单比特数据流，则这种同步方案无法满足要求，因为它只能保证同步后的信号有一个确定的状态0或1，而不能保证同步后数据的正确性。
跨时钟域单比特数据传输通常需要特殊处理技术以使数据能可靠地到达目的时钟域，通常包括使用FIFO( First Input First Output)、RING buffer、过采样等技术，但这些技术实施起来都比较复杂，例如，CN102929808公开了一种高可靠性的跨时钟域数据传输电路，其包括地址寄存器、两组 N 位的输入数据寄存器、两位读写标识寄存器、时钟延时缓冲电路、输出控制电路、一组 N 位的输出数据寄存器，其中所需要的逻辑资源远超两级背靠背同步寄存器。
发明内容
本发明的目的是提供一种既能利用两级背靠背同步寄存器的简单结构，又能保证同步后数据正确性的同步方案。
根据本发明的一方面，提供跨时钟域数据传输电路，包括位于第一时钟域的输入数据流产生电路和翻转信号产生电路，以及位于第二时钟域的数据采样信号产生电路和输出数据流产生电路，其中，所述翻转信号产生电路的输入端连接第一时钟信号，所述翻转信号产生电路的输出端连接所述数据采样信号产生电路的输入端，所述数据采样信号产生电路的输出端连接所述输出数据流产生电路的使能端，所述输入数据流产生电路的输入端连接所述输入信号，所述输入数据流产生电路的输出端连接所述输出数据流产生电路的输入端，所述翻转信号产生电路根据第一时钟信号产生翻转信号，所述数据采样信号将所述翻转信号同步到所述第二时钟域并对同步后的信号进行边沿检测后得到数据采样信号，所述输入数据流产生电路根据输入信号产生输入数据流，所述输出数据流产生电路根据所述数据采样信号和所述输入数据流生成输出数据。
在本发明提供的跨时钟域数据传输电路中，所述输入数据流产生电路为第一D触发器，所述第一D触发器的时钟端输入第一时钟信号；所述输出数据流产生电路为第二D触发器，所述第二D触发器的时钟端输入第二时钟信号。
在本发明提供的跨时钟域数据传输电路中，所述第二时钟信号的频率至少为所述第一时钟信号的频率的4倍。
在本发明提供的跨时钟域数据传输电路中，所述翻转信号产生电路包括第三D触发器和非门，所述第三D触发器的时钟端连接所述第一时钟信号，所述第三D触发器的输出端连接所述非门的输入端，所述第三D触发器的输入端连接所述非门的输出端，所述非门的输出端连接所述数据采样信号产生电路的输入端。
在本发明提供的跨时钟域数据传输电路中，所述数据采样信号产生电路包括第四D触发器、第五D触发器和第六D触发器和异或门，所述第四D触发器的时钟端、所述第五D触发器的时钟端和所述第六D触发器的时钟端连接所述第二时钟信号，所述第四D触发器的输入端连接所述非门的输出端，所述第四D触发器的输出端连接所述第五D触发器的输入端，所述第五D触发器的输出端连接所述第六D触发器的输入端和所述异或门的第一输入端，所述第六D触发器的输出端连接所述异或门的第二输入端，所述异或门的输出端连接所述第二D触发器的使能端。
根据本发明的另一方面，还提供一种跨时钟域数据传输方法，包括以下步骤：
在第一时钟域根据第一时钟信号产生翻转信号；
将所述翻转信号同步到第二时钟域；
对同步后的信号进行边沿检测得到数据采样信号；以及
根据所述数据采样信号和输入数据流生成输出数据流。
在本发明提供的跨时钟域数据传输方法中，所述第二时钟域的第二时钟信号的频率至少为所述第一时钟域的第一时钟信号的频率的4倍。
根据本发明的再一方面，还提供一种芯片，包括如上所述的跨时钟域数据传输电路。
实施本发明的跨时钟域数据传输电路及方法，具有以下有益效果：本发明提供的跨时钟域数据传输电路，包括位于第一时钟域的输入数据流产生电路和翻转信号产生电路，以及位于第二时钟域的数据采样信号产生电路和输出数据流产生电路，其中，翻转信号产生电路根据第一时钟信号产生翻转信号，数据采样信号产生电路将翻转信号同步到第二时钟域并对同步后的信号进行边沿检测后得到数据采样信号，输入数据流产生电路根据输入信号产生输入数据流，输出数据流产生电路根据数据采样信号和输入数据流生成输出数据流；通过将数据同步问题转化为信号同步，使用了结构极为简单的两级背靠背同步寄存器，加上一个额外的来自第一时钟域的同步信号，因此通过极少的逻辑资源就可以保证采样时数据稳定可靠。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图：
图1所示是本发明一实施例提供的一种跨时钟域数据传输电路的原理图；
图2所示是本发明一实施例提供的一种跨时钟域数据传输电路的时序图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的总体思路是：针对现有技术中使用两级背靠背寄存器进行同步的方案只适合用来对控制信号进行同步，而跨时钟域单比特数据传输通常需要特殊处理技术以使数据能可靠地到达目的时钟域的技术问题，提供一种技术方案以在第一时钟域产生一个翻转信号，将此信号通过两级同步寄存器同步到第二时钟域，再对这个信号进行边沿检测得到数据采样信号，在第二时钟域内根据数据采样信号对数据流进行采样将会得到可靠的数据。
图1所示是本发明一实施例提供的一种跨时钟域数据传输电路的原理图。如图1所示，本发明提供的跨时钟域数据传输电路包括位于第一时钟域的输入数据流产生电路和翻转信号产生电路，以及位于第二时钟域的数据采样信号产生电路和输出数据流产生电路，其中，所述翻转信号产生电路的输入端连接第一时钟信号，所述翻转信号产生电路的输出端连接所述数据采样信号产生电路的输入端，所述数据采样信号产生电路的输出端连接所述输出数据流产生电路的使能端，所述输入数据流产生电路的输入端连接所述输入信号，所述输入数据流产生电路的输出端连接所述输出数据流产生电路的输入端，所述翻转信号产生电路根据所述第一时钟信号产生翻转信号，所述数据采样信号产生电路将所述翻转信号同步到所述第二时钟域并对同步后的信号进行边沿检测后得到数据采样信号，所述输入数据流产生电路根据输入信号产生输入数据流，所述输出数据流产生电路根据所述数据采样信号和所述输入数据流生成输出数据流。
具体地，在本发明一实施例中，如图1所示，所述输入数据流产生电路为第一D触发器110，所述第一D触发器的时钟端输入第一时钟信号CLKB，所述第一D触发器110的输入端连接输入信号data，经过第一D触发器110的处理，在第一D触发器110的输出端输出输入数据流BIT STREAM。
具体地，在本发明一实施例中，如图1所示，所述翻转信号产生电路包括第三D触发器130和非门170，所述第三D触发器130的时钟端连接所述第一时钟信号CLKB，所述第三D触发器130的输出端连接所述非门170的输入端，所述第三D触发器130的输入端连接所述非门170的输出端。这样通过第三D触发器130和非门170在第一时钟域根据第一时钟信号产生了一个翻转信号SYNC SIGNAL。
具体地，在本发明一实施例中，如图1所示，所述数据采样信号产生电路包括由第四D触发器140、第五D触发器150组成的两级同步寄存器、第六D触发器160和异或门180，所述第四D触发器140的时钟端、所述第五D触发器的时钟端和所述第六D触发器的时钟端连接所述第二时钟信号CLKA，所述第四D触发器140的输入端连接所述非门170的输出端，所述第四D触发器140的输出端连接所述第五D触发器150的输入端，所述第五D触发器150的输出端连接所述第六D触发器160的输入端和所述异或门180的第一输入端，所述第六D触发器160的输出端连接所述异或门180的第二输入端，所述异或门180的输出端连接所述第二D触发器120的输入端。由此，通过两级同步寄存器将翻转信号（SYNC SIGNAL）同步到第二时钟域，再通过第六D触发器160和异或门180对这个同步信号2FF SYNCd SIGNAL进行边沿检测得到数据采样信号DATA VALID。
具体地，在本发明一实施例中，如图1所示，所述输出数据流产生电路为第二D触发器120，所述第二D触发器的时钟端输入第二时钟信号CLKA，第二D触发器的输入端连接输入数据流BIT STREAM，所述第二D触发器的使能端连接所述异或门180的输出端。这样在数据采样信号DATA VALID的控制下，对输入数据流BIT STREAM流进行采样将会得到可靠的数据流Sampled Bit Stream。
进一步地，在本发明一实施例中，第二时钟信号CLKA的时钟频率至少为第一时钟信号CLKB的时钟频率的4倍，CLKA和CLKB为异步时钟，数据流产生于第一时钟域，需要同步到CLKA时钟域。由于CLKA和CLKB间频率倍数至少为4，而将一个信号通过两级背靠背同步寄存器从CLKB同步到CLKA只需1~2个CLKA周期，因此本申请不直接去同步数据，而是去同步一个信号，待信号稳定后再去采样数据，那么这个数据一定是可靠的，因为数据在信号稳定后还有2~3个周期的稳定时间。
如图2所示，第二时钟信号CLKA的时钟频率为第一时钟信号CLKB的时钟频率的4倍。在第一时钟信号CLKB的第一个周期内，所述翻转信号产生电路根据所述第一时钟信号CLKB产生翻转信号SYNC SIGNAL。进一步地，如图2所示，第二时钟信号CLKA在翻转信号SYNCSIGNAL发生跳变前采样SYNC SIGNAL，这样，经过第二时钟信号CLKA的两个周期，所述数据采样信号产生电路将所述翻转信号同步到所述第二时钟域，生成同步信号2FF SYNCdSIGNAL；同时在第二时钟信号CLKA的控制下，对同步后的信号2FF SYNCd SIGNAL进行边沿检测后得到数据采样信号DATA VALID。本领域技术人员可以知悉的是，图2所示的情况为第二时钟信号CLKA在翻转信号SYNC SIGNAL刚好发生跳变前采样SYNC SIGNAL，这是最差的情况；如果第二时钟信号CLKA在翻转信号SYNC SIGNAL刚好发生跳变后采样SYNC SIGNAL，则同步最快只需 1个CLKA周期。
本领域技术人员知悉，虽然在本发明中全部的触发器均采用D触发器为例进行说明，但是其他触发器，例如T触发器、JK触发器、RS触发器均可以用于实现本发明，只要保证组合后的触发器可以实现D触发器的逻辑功能即可。
本申请将数据同步问题转化为信号同步，使用了结构极为简单的两级背靠背同步寄存器，加上一个额外的来自CLKB的同步信号，因此通过极少的逻辑资源就可以保证采样时数据稳定可靠。
本发明还提供一种跨时钟域数据传输方法，包括以下步骤：在第一时钟域根据第一时钟信号产生翻转信号；将所述翻转信号同步到第二时钟域；对同步后的信号进行边沿检测得到数据采样信号；以及根据所述数据采样信号和输入数据流生成输出数据流。
具体地，在本发明一实施例中，所述第二时钟域的第二时钟信号的频率至少为所述第一时钟域的第一时钟信号的频率的4倍。
上文已经描述了本发明的某些具体实施例。注意，在此使用的术语仅为了描述具体实施例而并非旨在于限制公开内容。例如，除非上下文另有明示,在此使用的单数形式“一个/ 一种”和“该”旨在于也包括复数形式。还将理解措词“包括”在使用于本说明书中时指定存在声明的特征、整件、步骤、操作、单元和/或部件而未排除存在或者添加一个或者多个其他特征、整件、步骤、操作、单元、部件和/或其组合。
尽管已经在上文参考附图描述了本发明的若干实施例，但是应该理解，本发明并不限于所公开的具体实施例。本发明旨在涵盖所附权利要求的精神和范围内所包括的各种修改和等同布置。所附权利要求的范围符合最宽泛的解释，从而包含所有这样的修改及等同结构和功能。

Claims (8)

1.一种跨时钟域数据传输电路，其特征在于，包括位于第一时钟域的输入数据流产生电路和翻转信号产生电路，以及位于第二时钟域的数据采样信号产生电路和输出数据流产生电路，其中，所述翻转信号产生电路的输入端连接第一时钟信号，所述翻转信号产生电路的输出端连接所述数据采样信号产生电路的输入端，所述数据采样信号产生电路的输出端连接所述输出数据流产生电路的使能端，所述输入数据流产生电路的输入端连接输入信号，所述输入数据流产生电路的输出端连接所述输出数据流产生电路的输入端，所述翻转信号产生电路根据所述第一时钟信号产生翻转信号，所述数据采样信号产生电路将所述翻转信号同步到所述第二时钟域并对同步后的信号进行边沿检测后得到数据采样信号，所述输入数据流产生电路根据输入信号产生输入数据流，所述输出数据流产生电路根据所述数据采样信号和所述输入数据流生成输出数据流。
2.根据权利要求1所述的跨时钟域数据传输电路，其特征在于，所述输入数据流产生电路为第一D触发器，所述第一D触发器的时钟端输入第一时钟信号；所述输出数据流产生电路为第二D触发器，所述第二D触发器的时钟端输入第二时钟信号。
3.根据权利要求2所述的跨时钟域数据传输电路，其特征在于，所述第二时钟信号的频率至少为所述第一时钟信号的频率的4倍。
4.根据权利要求2所述的跨时钟域数据传输电路，其特征在于，所述翻转信号产生电路包括第三D触发器和非门，所述第三D触发器的时钟端连接所述第一时钟信号，所述第三D触发器的输出端连接所述非门的输入端，所述第三D触发器的输入端连接所述非门的输出端，所述非门的输出端连接所述数据采样信号产生电路的输入端。
5.根据权利要求4所述的跨时钟域数据传输电路，其特征在于，所述数据采样信号产生电路包括第四D触发器、第五D触发器和第六D触发器和异或门，所述第四D触发器的时钟端、所述第五D触发器的时钟端和所述第六D触发器的时钟端连接所述第二时钟信号，所述第四D触发器的输入端连接所述非门的输出端，所述第四D触发器的输出端连接所述第五D触发器的输入端，所述第五D触发器的输出端连接所述第六D触发器的输入端和所述异或门的第一输入端，所述第六D触发器的输出端连接所述异或门的第二输入端，所述异或门的输出端连接所述第二D触发器的使能端。
6.一种跨时钟域数据传输方法，其特征在于，包括以下步骤：
在第一时钟域根据第一时钟信号产生翻转信号；
将所述翻转信号同步到第二时钟域；
对同步后的信号进行边沿检测得到数据采样信号；以及
根据所述数据采样信号和输入数据流生成输出数据流。
7.根据权利要求6所述的跨时钟域数据传输方法，其特征在于，所述第二时钟域的第二时钟信号的频率至少为所述第一时钟域的第一时钟信号的频率的4倍。
8.一种芯片，其特征在于，包括如权利要求1-5中任一项所述的跨时钟域数据传输电路。
CN202210136505.5A 2022-02-15 2022-02-15 跨时钟域数据传输电路及方法 Active CN114185397B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210136505.5A CN114185397B (zh) 2022-02-15 2022-02-15 跨时钟域数据传输电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210136505.5A CN114185397B (zh) 2022-02-15 2022-02-15 跨时钟域数据传输电路及方法

Publications (2)

Publication Number Publication Date
CN114185397A true CN114185397A (zh) 2022-03-15
CN114185397B CN114185397B (zh) 2022-05-17

Family

ID=80607039

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210136505.5A Active CN114185397B (zh) 2022-02-15 2022-02-15 跨时钟域数据传输电路及方法

Country Status (1)

Country Link
CN (1) CN114185397B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114706802A (zh) * 2022-03-24 2022-07-05 四川九洲空管科技有限责任公司 一种专用顺序数据分配器及其实现方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1532663A (zh) * 2003-03-26 2004-09-29 惠普开发有限公司 用于从第一时钟域向第二时钟域传送数据的系统和方法
US20060017472A1 (en) * 2004-07-23 2006-01-26 Adkisson Richard W Phase detection in a sync pulse generator
US7007186B1 (en) * 2002-02-11 2006-02-28 Adaptec Corporation Systems and methods for synchronizing a signal across multiple clock domains in an integrated circuit
US20130013950A1 (en) * 2011-07-05 2013-01-10 Psion Inc. Clock domain crossing interface
CN107911102A (zh) * 2017-11-29 2018-04-13 长园深瑞继保自动化有限公司 跨时钟域异步数据的同步滤波器和方法
CN113615088A (zh) * 2019-03-26 2021-11-05 华为技术有限公司 跨时钟域同步电路以及方法
CN113885654A (zh) * 2020-07-03 2022-01-04 富泰华工业（深圳）有限公司 跨时钟域信号传输方法、电路及电子装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7007186B1 (en) * 2002-02-11 2006-02-28 Adaptec Corporation Systems and methods for synchronizing a signal across multiple clock domains in an integrated circuit
CN1532663A (zh) * 2003-03-26 2004-09-29 惠普开发有限公司 用于从第一时钟域向第二时钟域传送数据的系统和方法
US20060017472A1 (en) * 2004-07-23 2006-01-26 Adkisson Richard W Phase detection in a sync pulse generator
US20130013950A1 (en) * 2011-07-05 2013-01-10 Psion Inc. Clock domain crossing interface
CN107911102A (zh) * 2017-11-29 2018-04-13 长园深瑞继保自动化有限公司 跨时钟域异步数据的同步滤波器和方法
CN113615088A (zh) * 2019-03-26 2021-11-05 华为技术有限公司 跨时钟域同步电路以及方法
CN113885654A (zh) * 2020-07-03 2022-01-04 富泰华工业（深圳）有限公司 跨时钟域信号传输方法、电路及电子装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114706802A (zh) * 2022-03-24 2022-07-05 四川九洲空管科技有限责任公司 一种专用顺序数据分配器及其实现方法
CN114706802B (zh) * 2022-03-24 2024-02-06 四川九洲空管科技有限责任公司 一种专用顺序数据分配器及其实现方法

Also Published As

Publication number Publication date
CN114185397B (zh) 2022-05-17

Similar Documents

Publication Publication Date Title
US6260152B1 (en) Method and apparatus for synchronizing data transfers in a logic circuit having plural clock domains
US5905766A (en) Synchronizer, method and system for transferring data
JP3945874B2 (ja) 信号を同期する方法およびそのための構造
US6693918B1 (en) Elastic buffers for serdes word alignment and rate matching between time domains
KR100434833B1 (ko) 직렬/병렬 변환 회로, 데이터 전송 제어 장치 및 전자 기기
US20080192871A1 (en) Method and system of cycle slip framing in a deserializer
US7242737B2 (en) System and method for data phase realignment
CN114185397B (zh) 跨时钟域数据传输电路及方法
JP4758311B2 (ja) 非同期データ保持回路
GB2359706A (en) Synchronising data and clock signals using a programmable delay circuit
US6163584A (en) Synchronization element for converting an asynchronous pulse signal into a synchronous pulse signal
US5781765A (en) System for data synchronization between two devices using four time domains
CN111949582B (zh) 指针同步装置及方法、异步fifo电路、处理器系统
US7692564B2 (en) Serial-to-parallel conversion circuit and method of designing the same
CN113491082B (zh) 一种数据处理装置
KR100656462B1 (ko) 반도체 메모리 장치의 데이터 출력 클럭 생성 회로 및 방법
US7007186B1 (en) Systems and methods for synchronizing a signal across multiple clock domains in an integrated circuit
US6785832B2 (en) Process independent source synchronous data capture apparatus and method
CN116301268A (zh) 复位信号预处理装置、方法及可编程逻辑器件
JPH03127526A (ja) 同期化装置
CN114115443A (zh) 一种跨时钟域的数据信号同步方法、系统、设备以及介质
US9154159B2 (en) Low latency data deserializer
US20050024110A1 (en) Clock skew tolerant clocking scheme
US8707080B1 (en) Simple circular asynchronous clock domain crossing technique for digital data
EP0942533A2 (en) Circuit for Synchronisation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant