CN114156273A - 一种浮栅型分栅闪存器件的制备方法及器件 - Google Patents
一种浮栅型分栅闪存器件的制备方法及器件 Download PDFInfo
- Publication number
- CN114156273A CN114156273A CN202111517349.9A CN202111517349A CN114156273A CN 114156273 A CN114156273 A CN 114156273A CN 202111517349 A CN202111517349 A CN 202111517349A CN 114156273 A CN114156273 A CN 114156273A
- Authority
- CN
- China
- Prior art keywords
- layer
- floating gate
- gate
- dielectric layer
- gate structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 125
- 229920005591 polysilicon Polymers 0.000 claims description 103
- 150000004767 nitrides Chemical class 0.000 claims description 51
- 239000002131 composite material Substances 0.000 claims description 43
- 238000002955 isolation Methods 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 238000009966 trimming Methods 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 5
- 230000003111 delayed effect Effects 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 230000001808 coupling effect Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供一种浮栅型分栅闪存器件的制备方法，其中，包括以下步骤，提供一衬底，所述衬底顶部设置有P型阱区；于所述衬底上对应所述P型阱区的位置形成选择栅结构，并于所述选择栅结构上方形成操作栅结构；所述选择栅结构及所述操作栅结构两侧分别形成对称的“L”型凹陷向外的浮栅结构；分别于所述浮栅结构的凹陷位置形成控制栅结构；分别于所述控制栅结构及所述浮栅结构底部背向所述操作栅结构的一侧形成侧墙结构。本发明技术方案的有益效果为：可减薄选择栅的栅介质层、降低选择栅的操作电压、延缓选择栅的短沟道效应、提高选择栅的控制能力。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种浮栅型分栅闪存器件的制备方法及器件。
背景技术
浮栅型分栅闪存器件设置有两个浮栅，因而可以在一个器件中储存2位(Bit)数据，并通过选择栅进行选择当前读写的浮栅。该器件结构可以减少储存器阵列中器件的数量，提高储存器的储存密度。
现有的浮栅型分栅闪存器件的结构如图1所示。现有技术中，由于连接选择栅118的字线的读写电压较高，如图2所示，其擦除电压高达8V，使得选择栅118的选择栅介质层117需要有较厚的厚度，较高的操作电压不利于延缓选择栅118产生的短沟道效应，同时也降低了选择栅118的控制能力。
发明内容
针对现有技术中存在的上述问题，现提供一种浮栅型分栅闪存器件的制备方法及器件。具体技术方案如下：
一种浮栅型分栅闪存器件的制备方法，其中，包括以下步骤，
步骤S1，提供一衬底，所述衬底顶部设置有被浅沟槽隔离结构分隔的P型阱区；
步骤S2，于所述衬底上对应所述P型阱区的位置形成选择栅结构，并于所述选择栅结构上方形成操作栅结构；
步骤S3，所述选择栅结构及所述操作栅结构两侧分别形成对称的“L”型凹陷向外的浮栅结构；
步骤S4，分别于所述浮栅结构的凹陷位置形成控制栅结构；
步骤S5，分别于所述控制栅结构及所述浮栅结构底部，背向所述操作栅结构的一侧形成侧墙结构。
优选的，所述步骤S2包括，
步骤S21，于所述衬底上表面形成一选择栅介质层；
步骤S22，于所述选择栅介质层上表面形成一选择栅多晶硅层；
步骤S23，于所述选择栅多晶硅层上表面依次形成一第一氧化层，一第一氮化层，一刻蚀停止层以及一第二氮化层；
步骤S24，刻蚀所述第二氮化层及所述刻蚀停止层，以形成对应所述操作栅结构位置，且暴露所述第一氮化层的凹槽；
步骤S25，于所述第二氮化层表面，所述凹槽槽壁及槽底形成一第二氧化层，并向所述凹槽中填充形成一操作栅多晶硅层；
步骤S26，去除所述第二氮化层表面的所述第二氧化层，及所述凹槽开口处的所述操作栅多晶硅层，并于所述凹槽开口处填充一隔离介质层；
步骤S27，刻蚀去除所述衬底上表面的所述第二氮化层，所述刻蚀停止层，所述第一氮化层，所述第一氧化层，选择栅多晶硅层，所述选择栅介质层，保留所述凹槽的槽壁及槽底的所述第二氧化层，以及保留所述凹槽的槽底的第二氧化层与所述衬底上表面之间的所述选择栅介质层，所述选择栅多晶硅层，所述第一氧化层，所述第一氮化层。
优选的，所述步骤S3包括，
步骤S31，于所述衬底上表面，所述选择栅结构两侧，所述操作栅结构两侧及上表面形成一浮栅介质层；
步骤S32，于所述浮栅介质层上表面形成一浮栅多晶硅层；
步骤S33，修整所述浮栅多晶硅层形貌，使所述浮栅多晶硅层于所述衬底上表面，所述选择栅结构两侧及所述操作栅结构两侧分别形成凹陷向外的“L”型结构，并去除所述浅沟槽隔离结构上方的所述浮栅多晶硅层，于宽度方向上将所述浮栅多晶硅层分割成相互独立的块；
步骤S34，于所述浮栅多晶硅层上表面及暴露的所述浅沟槽隔离结构衬底上表面的所述浮栅介质层上表面形成一复合介质层。
优选的，所述步骤S33中，使所述浮栅多晶硅层于所述衬底上表面，所述选择栅结构两侧及所述操作栅结构两侧分别形成凹陷向外的“L”型结构，并通过选择性光刻刻蚀，去除所述浅沟槽隔离结构上方的所述浮栅多晶硅层，于宽度方向上将所述浮栅多晶硅层分割成相互独立的块。
优选的，所述步骤S34中，所述复合介质层包括，
一底部氧化层；
一覆盖所述底部氧化层的中间氮化层；
一覆盖所述中间氮化层的顶部氧化层。
优选的，所述步骤S4包括，
步骤S41，于所述复合介质层上表面形成一控制栅多晶硅层；
步骤S42，刻蚀所述控制栅多晶硅层、所述复合介质层、所述浮栅多晶硅层、所述介质隔离层、所述第二氧化层、所述浮栅介质层、形成所述浮栅结构及所述控制栅结构，去除所述浮栅结构及所述操作栅结构顶部的所述复合结构介质层，减薄所述衬底表面的所述浮栅介质层及所述操作栅顶部的所述第二氧化层及所述隔离介质层；
步骤S43，于所述衬底定义源漏区，并对所述源漏区进行轻掺杂。
优选的，所述步骤S42执行后，所述操作栅结构顶部，所述浮栅结构顶部及所述控制栅结构顶部的高度由中间向两侧逐渐降低。
优选的，所述步骤S5包括，
步骤S51，分别于所述控制栅多晶硅层及所述浮栅多晶硅层暴露的侧面形成一第一侧墙，所述第一侧墙还覆盖所述控制栅结构及所述浮栅结构之间侧面暴露的所述复合结构介质层；
步骤S52，于暴露的所述浮栅介质层，所述第一侧墙，所述复合结构介质层的顶部，所述浮栅多晶硅层，所述第二氧化层，所述隔离介质层表面形成一第二侧墙材质层；
步骤S53，刻蚀所述第二侧墙材质层及所述浮栅介质层，以暴露所述源漏区的重掺杂区；
步骤S54，以残留的所述第二侧墙材质层为掩膜对所述重掺杂区进行离子注入形成所述源漏区；
步骤S55，刻蚀残留的所述第二侧墙材质层，以暴露所述浮栅多晶硅层，浮栅介质层，所述第二氧化层，所述复合结构介质层的顶部，及所述第一侧墙的上半部，同时去除所述隔离介质层以暴露所述操作栅多晶硅层，以于所述第一侧墙外侧形成凹陷向外的“L”型的第二侧墙。
还包括，一种浮栅型分栅闪存器件的结构，其中，包括，
一衬底，所述衬底顶部设置有被浅沟槽隔离结构分隔的P型阱区；
一选择栅结构，设置于所述衬底上对应所述P型阱区的位置；
一操作栅结构，设置于所述选择栅结构上方
一对镜像对称的“L”型凹陷向外的浮栅结构，分别设置于所述选择栅结构及所述操作栅结构两侧；
一对控制栅结构，分别设置于所述浮栅结构的凹陷位置；
侧墙结构，设置于所述控制栅结构背向所述操作栅结构的一侧。
优选的，所述选择栅结构包括，
一选择栅介质层，设置于所述衬底上表面；
一选择栅多晶硅层，设置于所述选择栅介质层上表面。
优选的，所述操作栅结构包括
一第一复合结构介质层设置于所述选择栅结构上表面；
一操作栅多晶硅层，设置于所述第一复合结构介质层上表面；
所述操作栅多晶硅层两侧分别设置有一完全覆盖所述操作栅多晶硅层侧壁的氧化层，所述操作栅多晶硅层的宽度与两层所述氧化层的厚度之和与所述选择栅结构的宽度相等。
优选的，所述第一复合介质层包括，
一底部氧化层；
一覆盖所述底部氧化层的中间氮化层；
一覆盖所述中间氮化层的顶部氧化层。
优选的，所述浮栅结构包括，
一浮栅介质层，覆盖所述选择栅结构两侧壁，所述操作栅结构两侧壁及所述衬底上表面对应源漏区的轻掺杂区的位置；
一浮栅多晶硅层，覆盖除所述浅沟槽隔离结构上方以外的所述浮栅介质层表面，且成镜像对称凹陷向外的“L”型，并于宽度方向上被分割成相互独立的块；
部分所述浮栅介质层自两侧伸出所述浮栅多晶硅层，伸出所述浮栅多晶硅层的所述浮栅介质层的厚度低于所述浮栅多晶硅层下方的所述浮栅介质层。
优选的，所述控制栅结构包括，
一第二复合介质层，设置于所述“L”型的浮栅多晶硅层的凹陷内壁表面，及所述浅沟槽隔离结构上表面的所述浮栅介质层上表面；
一控制栅多晶硅层，设置于所述第二复合结构介质层上。
优选的，所述侧墙结构包括，
一第一侧墙，覆盖所述浮栅结构及所述控制栅结构的侧面；
一第二侧墙，覆盖所述第二侧墙的下半部及伸出所述浮栅多晶硅层的所述浮栅介质层的上表面。
本发明的技术方案有益效果在于，可减薄选择栅的栅介质层、降低选择栅的操作电压、延缓选择栅的短沟道效应、提高选择栅的控制能力。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为现有技术中浮栅型分栅闪存器件的结构示意图；
图2为现有技术中浮栅型分栅闪存器件的控制电压示意图；
图3为现有技术中浮栅型分栅闪存器件的字线位线电压与器件尺寸的关系图；
图4为现有技术中浮栅型分栅闪存器件的位线电流与控制栅电压的关系图；
图5为本发明的浮栅型分栅闪存器件的制备方法的实施例的步骤流程图；
图6为本发明的浮栅型分栅闪存器件的制备方法的实施例的步骤S2的步骤流程图；
图7为本发明的浮栅型分栅闪存器件的制备方法的实施例的步骤S3的步骤流程图；
图8为本发明的浮栅型分栅闪存器件的制备方法的实施例的步骤S4的步骤流程图；
图9为本发明的浮栅型分栅闪存器件的制备方法的实施例的步骤S5的步骤流程图；
图10-图17为本发明的浮栅型分栅闪存器件的制备方法的实施例的结构状态变化示意图；
图18为本发明的浮栅型分栅闪存器件的实施例的结构示意图；
图19为本发明的浮栅型分栅闪存器件的实施例的控制电压示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
通过对现有技术的浮栅型分栅闪存器件尺寸变化实验，如图3所示，由于控制栅115与浮栅113的交叠的面积的减小，控制栅115至浮栅113的耦合系数大幅下降，而选择栅118至浮栅113的耦合系数从原有的13.7％迅速增加至24.6％，选择栅118的耦合系数的迅速增大使得器件的控制栅115的关断能力变差，漏电十分严重，如图4所示，位线上的电流和控制栅115的电压关系曲线显示，亚阈值摆幅达到800mV/decade。因此如何增大控制栅115与浮栅113的交叠面积、减小选择栅118的耦合系数对于进一步微缩浮栅型分栅闪存器件十分关键。
如图5、图10所示，本发明的技术方案中包括一种浮栅型分栅闪存器件的制备方法，其中，包括以下步骤，
步骤S1，提供一衬底，衬底顶部设置有被浅沟槽隔离结构分隔的P型阱区101；
步骤S2，于衬底上对应P型阱区的位置形成选择栅结构，并于选择栅结构上方形成操作栅结构；
步骤S3，选择栅结构及操作栅结构两侧分别形成对称的“L”型凹陷向外的浮栅结构；
步骤S4，分别于浮栅结构的凹陷位置形成控制栅结构；
步骤S5，分别于控制栅结构及浮栅结构底部，背向操作栅结构的一侧形成侧墙结构。
上述技术方案中，通过“L”型的浮栅结构，使控制栅结构与浮栅结构在纵向和横向同时交叠，大幅度提高了控制栅结构的关断能力，同时通过增加操作栅结构，降低了选择栅结构的操作电压，如19所示，因而可进一步减薄选择栅结构的选择栅介质层，延缓选择栅结构的短沟道效应，提高选择栅结构的控制能力。此外，如图19所示，在进行读操作时，可使操作栅结构接地，从而减小了浮栅结构之间的相互耦合效应。
于上述技术方案基础上，进一步优选的，P型阱区101可以是中-高压P型阱区。
于上述技术方案基础上，优选的，结合图6所示，步骤S2包括，
步骤S21，于衬底上表面形成一选择栅介质层102；
步骤S22，于选择栅介质层102上表面形成一选择栅多晶硅层103；
步骤S23，于选择栅多晶硅层103上表面依次形成一第一氧化层104-1，一第一氮化层104-2，一刻蚀停止层501以及一第二氮化层502；
步骤S24，刻蚀第二氮化层502及刻蚀停止层501，以形成对应操作栅结构位置，且暴露第一氮化层104-2的凹槽；
步骤S25，结合图11所示，于第二氮化层表面502，凹槽槽壁及槽底形成一第二氧化层104-3，并向凹槽中填充形成一操作栅多晶硅层105；优选的，操作栅多晶硅层105可通过多晶硅填充，各项异性回刻蚀在凹槽内形成的；
步骤S26，结合图12所示，去除第二氮化层502表面的第二氧化层104-3，及凹槽开口处的操作栅多晶硅层105，并于凹槽开口处填充一隔离介质层106；
步骤S27，结合图13所示，刻蚀去除衬底上表面的第二氮化层502，刻蚀停止层501，第一氮化层104-2，第一氧化层104-1，选择栅多晶硅层103，选择栅介质层102，保留凹槽的槽壁及槽底的第二氧化层104-3，以及保留凹槽的槽底的第二氧化层104-3与衬底上表面之间的选择栅介质层102，选择栅多晶硅层103，第一氧化层104-1，第一氮化层104-2。
于上述技术方案基础上，优选的，可以第二氧化层104-3及隔离介质层106为刻蚀掩膜层，湿法刻蚀去除第二氮化层502。
进一步优选的，在第二氮化层502被去除后，可以第二氧化层104-3及隔离介质层106为掩膜，自对准依次刻蚀刻蚀停止层501、第一氮化层104-2、第一氧化层104-1及选择栅多晶硅层103。
在此基础上，进一步优选的，可通过热氧化工艺在残留的选择栅多晶硅层103的侧面形成热氧化层503，然后再刻蚀去除选择栅介质层102。
于上述技术方案基础上，进一步优选的，步骤S27中可以第二氮化层502作为研磨停止层，通过化学机械研磨，去除第二氮化层502表面的第二氧化层104-3，及使隔离介质层106上表面与第二氮化层502上表面齐平。
于上述技术方案基础上，进一步优选的，选择栅多晶层103的厚度可以小于500埃。
于上述技术方案基础上，进一步优选的，步骤S26中可以第二氮化层作为研磨停止层，通过化学机械研磨，去除第二氮化层表面的第二氧化层，及凹槽开口处的操作栅多晶硅层。
于上述技术方案基础上，优选的，结合图7、图14所示，步骤S3包括，
步骤S31，于衬底上表面，选择栅结构两侧，操作栅结构两侧及上表面形成一浮栅介质层107；
步骤S32，于浮栅介质层107上表面形成一浮栅多晶硅层108；
步骤S33，修整浮栅多晶硅层108形貌，使浮栅多晶硅层108于衬底上表面，选择栅结构两侧及操作栅结构两侧分别形成凹陷向外的“L”型结构，并去除浅沟槽隔离结构上方的浮栅多晶硅层108，于宽度方向上将浮栅多晶硅层108分割成相互独立的块；
步骤S34，于浮栅多晶硅层108上表面及暴露的浅沟槽隔离结构上表面的浮栅介质层107上表面形成一复合介质层。
于上述技术方案基础上，进一步优选的，步骤S33中，使浮栅多晶硅层108于衬底上表面，选择栅结构两侧及操作栅结构两侧分别形成凹陷向外的“L”型结构，并可通过选择性光刻刻蚀，去除浅沟槽隔离结构上方的浮栅多晶硅层108，于宽度方向上将浮栅多晶硅层108分割成相互独立的块。
于上述技术方案基础上，进一步优选的，步骤S34中，复合介质层可包括，
一底部氧化层1104-1；
一覆盖底部氧化层的中间氮化层1104-2；
一覆盖中间氮化层的顶部氧化层1104-3。
上述复合介质层形成ONO(氧化层-氮化层-氧化层)结构。
于上述技术方案基础上，优选的，结合图8、图15所示，步骤S4包括，
步骤S41，于复合介质层上表面形成一控制栅多晶硅层105；
步骤S42，刻蚀控制栅多晶硅层1105，复合介质层，浮栅多晶硅层108，介质隔离层106、第二氧化层104-3，浮栅介质层107，形成浮栅结构及控制栅结构，去除浮栅结构及操作栅结构顶部的复合结构介质层，减薄衬底表面暴露的浮栅介质层107及操作栅结构顶部的第二氧化层104-3及隔离介质层106；
步骤S43，结合图16所示，于衬底定义源漏区109，并对源漏区109进行轻掺杂。
于上述技术方案基础上，进一步优选的，步骤S42执行后，操作栅结构顶部，浮栅结构顶部及控制栅结构顶部的高度由中间向两侧逐渐降低。
于上述技术方案基础上，优选的，步骤S42中，可通过各项异性刻蚀工艺刻蚀控制栅多晶硅层1105，形成外侧墙结构的控制栅多晶硅层1105。在此基础上进一步的，可以各项异性刻蚀工艺刻蚀控制栅多晶硅层1105与浮栅多晶硅层108之间的复合结构介质层，在复合结构介质层被刻蚀时也会刻蚀掉部分隔离介质层106，及浮栅介质层107。在此基础上进一步的，可以各项异性刻蚀工艺刻蚀浮栅多晶硅层108，在浮栅多晶硅层108刻蚀时，也会刻蚀掉部分控制栅多晶硅层1105。
于上述技术方案基础上，进一步优选的，控制栅多晶硅层1105的高度可大于1000埃。
在优选的实施方式中，当选择栅多晶硅层103的厚度小于500埃，控制栅多晶硅层1105的厚度大于1000埃时，可有效地降低选择栅结构于浮栅结构的耦合系数、同时增加控制栅结构于浮栅结构的耦合系数，从而提高控制栅结构的关断能力。
于上述技术方案基础上，优选的，结合图9、图17所，示步骤S5包括，
步骤S51，分别于控制栅多晶硅1105及浮栅多晶硅层108暴露的侧面形成一第一侧墙110-1，第一侧墙110-1还覆盖控制栅结构及浮栅结构之间侧面暴露的复合结构介质层；优选的，第一侧墙110-1可以是氧化层；
步骤S52，于暴露的浮栅介质层107，第一侧墙110-1，复合结构介质层的顶部，浮栅多晶硅层108，第二氧化层104-3，隔离介质层106表面形成一第二侧墙材质层；优选的，第二侧墙材质层可以是氮化层；
步骤S53，刻蚀第二侧墙材质层及浮栅介质层107，以暴露源漏区的重掺杂区111；
步骤S54，以残留的第二侧墙材质层为掩膜对重掺杂区进行离子注入形成源漏区109；
步骤S55，刻蚀残留的第二侧墙材质层，以暴露浮栅多晶硅层108，第二氧化层104-3，浮栅介质层107，复合结构介质层的顶部，及第一侧墙110-1的上半部，同时去除隔离介质层106以暴露操作栅多晶硅层105，以于第一侧墙110-1外侧形成凹陷向外的“L”型的第二侧墙110-2。
上述技术方案中，控制栅结构和浮栅结构均为侧墙型多晶硅，可实现控制栅结构、浮栅结构自对准刻蚀，有利于缩小器件的尺寸。
本发明的技术方案中还包括，一种浮栅型分栅闪存器件的结构，如图18所示，其中，包括，
一衬底，衬底顶部设置有被浅沟槽隔离结构分隔的P型阱区101；
一选择栅结构，设置于衬底上对应P型阱区101的位置；
一操作栅结构，设置于选择栅结构上方
一对镜像对称的“L”型凹陷向外的浮栅结构，分别设置于选择栅结构及操作栅结构两侧；
一对控制栅结构，分别设置于浮栅结构的凹陷位置；
侧墙结构，设置于控制栅结构背向操作栅结构的一侧。
上述技术方案中，通过“L”型的浮栅结构，使控制栅结构与浮栅结构在纵向和横向同时交叠，大幅度提高了控制栅结构的关断能力，同时通过增加操作栅结构，降低了选择栅结构的操作电压，如19所示，因而可进一步减薄选择栅结构的选择栅介质层，延缓选择栅结构的短沟道效应，提高选择栅结构的控制能力。此外，如图19所示，在进行读操作时，可使操作栅结构接地，从而减小了浮栅结构之间的相互耦合效应。
于上述技术方案基础上，优选的，选择栅结构包括，
一选择栅介质层102，设置于衬底上表面；
一选择栅多晶硅层103，设置于选择栅介质层102上表面。
于上述技术方案基础上，进一步优选的，选择栅多晶层103的厚度可以小于500埃。
于上述技术方案基础上，优选的，操作栅结构包括，
一第一复合结构介质层设置于选择栅结构上表面；
一操作栅多晶硅层105，设置于第一复合结构介质层上表面；
操作栅多晶硅层105两侧分别设置有一完全覆盖操作栅多晶硅层105侧壁的氧化层104-3，操作栅多晶硅层105的宽度与两层氧化层104-3的厚度之和与选择栅结构的宽度相等。
于上述技术方案基础上，优选的，第一复合介质层包括，
一第一底部氧化层104-1；
一第一覆盖底部氧化层的中间氮化层104-2；
一第一覆盖中间氮化层的顶部氧化层104-3。
于上述技术方案基础上，优选的，浮栅结构包括，
一浮栅介质层107，覆盖选择栅结构两侧壁，操作栅结构两侧壁及衬底上表面对应源漏区111的轻掺杂区109的位置；
一浮栅多晶硅层108，覆盖除浅沟槽隔离结构上方以外的浮栅介质层107表面，且成镜像对称凹陷向外的“L”型，并于宽度方向上被分割成相互独立的块；
部分浮栅介质107层自两侧伸出浮栅多晶硅层108，伸出浮栅多晶硅层108的浮栅介质层107的厚度低于浮栅多晶硅层108下方的浮栅介质层107。
于上述技术方案基础上，优选的，控制栅结构包括，
一第二复合介质层，设置于“L”型的浮栅多晶硅层108的凹陷内壁表面，及浅沟槽隔离结构上表面的浮栅介质层107上表面；
一控制栅多晶硅层1105，设置于第二复合结构介质层上。
于上述技术方案基础上，进一步优选的，控制栅多晶硅层1105的高度可大于1000埃。
在优选的实施方式中，当选择栅多晶硅层103的厚度小于500埃，控制栅多晶硅层1105的厚度大于1000埃时，可有效地降低选择栅结构于浮栅结构的耦合系数、同时增加控制栅结构于浮栅结构的耦合系数，从而提高控制栅结构的关断能力。
于上述技术方案基础上，进一步优选的，第二复合介质层包括，
一第二底部氧化层1104-1；
一第二覆盖底部氧化层的中间氮化层1104-2；
一第二覆盖中间氮化层的顶部氧化层1104-3。
于上述技术方案基础上，优选的，侧墙结构包括，
一第一侧墙110-1，覆盖浮栅结构及控制栅结构的侧面；进一步优选的，第一侧墙110-1可以是氧化层。
一第二侧墙110-2，覆盖第二侧墙的下半部及伸出浮栅多晶硅层的浮栅介质层的上表面；进一步优选的，第二侧墙110-2可以是氮化层。
上述技术方案中，控制栅结构和浮栅结构均为侧墙型多晶硅，可实现控制栅结构、浮栅结构自对准刻蚀，有利于缩小器件的尺寸。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (15)
1.一种浮栅型分栅闪存器件的制备方法，其特征在于，包括以下步骤，
步骤S1，提供一衬底，所述衬底顶部设置有被浅沟槽隔离结构分隔的P型阱区；
步骤S2，于所述衬底上对应所述P型阱区的位置形成选择栅结构，并于所述选择栅结构上方形成操作栅结构；
步骤S3，所述选择栅结构及所述操作栅结构两侧分别形成对称的“L”型凹陷向外的浮栅结构；
步骤S4，分别于所述浮栅结构的凹陷位置形成控制栅结构；
步骤S5，分别于所述控制栅结构及所述浮栅结构底部，背向所述操作栅结构的一侧形成侧墙结构。
2.如权利要求1所述的制备方法，其特征在于，所述步骤S2包括，
步骤S21，于所述衬底上表面形成一选择栅介质层；
步骤S22，于所述选择栅介质层上表面形成一选择栅多晶硅层；
步骤S23，于所述选择栅多晶硅层上表面依次形成一第一氧化层，一第一氮化层，一刻蚀停止层以及一第二氮化层；
步骤S24，刻蚀所述第二氮化层及所述刻蚀停止层，以形成对应所述操作栅结构位置，且暴露所述第一氮化层的凹槽；
步骤S25，于所述第二氮化层表面，所述凹槽槽壁及槽底形成一第二氧化层，并向所述凹槽中填充形成一操作栅多晶硅层；
步骤S26，去除所述第二氮化层表面的所述第二氧化层，及所述凹槽开口处的所述操作栅多晶硅层，并于所述凹槽开口处填充一隔离介质层；
步骤S27，刻蚀去除所述衬底上表面的所述第二氮化层，所述刻蚀停止层，所述第一氮化层，所述第一氧化层，选择栅多晶硅层，所述选择栅介质层，保留所述凹槽的槽壁及槽底的所述第二氧化层，以及保留所述凹槽的槽底的第二氧化层与所述衬底上表面之间的所述选择栅介质层，所述选择栅多晶硅层，所述第一氧化层，所述第一氮化层。
3.如权利要求1所述的制备方法，其特征在于，所述步骤S3包括，
步骤S31，于所述衬底上表面，所述选择栅结构两侧，所述操作栅结构两侧及上表面形成一浮栅介质层；
步骤S32，于所述浮栅介质层上表面形成一浮栅多晶硅层；
步骤S33，修整所述浮栅多晶硅层形貌，使所述浮栅多晶硅层于所述衬底上表面，所述选择栅结构两侧及所述操作栅结构两侧分别形成凹陷向外的“L”型结构，并去除所述浅沟槽隔离结构上方的所述浮栅多晶硅层，于宽度方向上将所述浮栅多晶硅层分割成相互独立的块；
步骤S34，于所述浮栅多晶硅层上表面及暴露的所述浅沟槽隔离结构衬底上表面的所述浮栅介质层上表面形成一复合介质层。
4.如权利要求3所述的制备方法，其特征在于，所述步骤S33中，使所述浮栅多晶硅层于所述衬底上表面，所述选择栅结构两侧及所述操作栅结构两侧分别形成凹陷向外的“L”型结构，并通过选择性光刻刻蚀，去除所述浅沟槽隔离结构上方的所述浮栅多晶硅层，于宽度方向上将所述浮栅多晶硅层分割成相互独立的块。
5.如权利要求3所述的制备方法，其特征在于，所述步骤S34中，所述复合介质层包括，
一底部氧化层；
一覆盖所述底部氧化层的中间氮化层；
一覆盖所述中间氮化层的顶部氧化层。
6.如权利要求3所述的制备方法，其特征在于，所述步骤S4包括，
步骤S41，于所述复合介质层上表面形成一控制栅多晶硅层；
步骤S42，刻蚀所述控制栅多晶硅层、所述复合介质层、所述浮栅多晶硅层、所述介质隔离层、所述第二氧化层、所述浮栅介质层、形成所述浮栅结构及所述控制栅结构，去除所述浮栅结构及所述操作栅结构顶部的所述复合结构介质层，减薄所述衬底表面的所述浮栅介质层及所述操作栅顶部的所述第二氧化层及所述隔离介质层；
步骤S43，于所述衬底定义源漏区，并对所述源漏区进行轻掺杂。
7.如权利要求3所述的制备方法，其特征在于，所述步骤S42执行后，所述操作栅结构顶部，所述浮栅结构顶部及所述控制栅结构顶部的高度由中间向两侧逐渐降低。
8.如权利要求6所述的制备方法，其特征在于，所述步骤S5包括，
步骤S51，分别于所述控制栅多晶硅层及所述浮栅多晶硅层暴露的侧面形成一第一侧墙，所述第一侧墙还覆盖所述控制栅结构及所述浮栅结构之间侧面暴露的所述复合结构介质层；
步骤S52，于暴露的所述浮栅介质层，所述第一侧墙，所述复合结构介质层的顶部，所述浮栅多晶硅层，所述第二氧化层，所述隔离介质层表面形成一第二侧墙材质层；
步骤S53，刻蚀所述第二侧墙材质层及所述浮栅介质层，以暴露所述源漏区的重掺杂区；
步骤S54，以残留的所述第二侧墙材质层为掩膜对所述重掺杂区进行离子注入形成所述源漏区；
步骤S55，刻蚀残留的所述第二侧墙材质层，以暴露所述浮栅多晶硅层，所述第二氧化层，浮栅介质层，所述复合结构介质层的顶部，及所述第一侧墙的上半部，同时去除所述隔离介质层以暴露所述操作栅多晶硅层，以于所述第一侧墙外侧形成凹陷向外的“L”型的第二侧墙。
9.一种浮栅型分栅闪存器件的结构，其特征在于，包括，
一衬底，所述衬底顶部设置有被浅沟槽隔离结构分隔的P型阱区；
一选择栅结构，设置于所述衬底上对应所述P型阱区的位置；
一操作栅结构，设置于所述选择栅结构上方
一对镜像对称的“L”型凹陷向外的浮栅结构，分别设置于所述选择栅结构及所述操作栅结构两侧；
一对控制栅结构，分别设置于所述浮栅结构的凹陷位置；
侧墙结构，设置于所述控制栅结构背向所述操作栅结构的一侧。
10.如权利要求9所述的结构，其特征在于，所述选择栅结构包括，一选择栅介质层，设置于所述衬底上表面；
一选择栅多晶硅层，设置于所述选择栅介质层上表面。
11.如权利要求9所述的结构，其特征在于，所述操作栅结构包括
一第一复合结构介质层设置于所述选择栅结构上表面；
一操作栅多晶硅层，设置于所述第一复合结构介质层上表面；
所述操作栅多晶硅层两侧分别设置有一完全覆盖所述操作栅多晶硅层侧壁的氧化层，所述操作栅多晶硅层的宽度与两层所述氧化层的厚度之和与所述选择栅结构的宽度相等。
12.如权利要求11所述的结构，其特征在于，所述第一复合介质层包括，一底部氧化层；
一覆盖所述底部氧化层的中间氮化层；
一覆盖所述中间氮化层的顶部氧化层。
13.如权利要求9所述的结构，其特征在于，所述浮栅结构包括，
一浮栅介质层，覆盖所述选择栅结构两侧壁，所述操作栅结构两侧壁及所述衬底上表面对应源漏区的轻掺杂区的位置；
一浮栅多晶硅层，覆盖除所述浅沟槽隔离结构上方以外的所述浮栅介质层表面，且成镜像对称凹陷向外的“L”型，并于宽度方向上被分割成相互独立的块；
部分所述浮栅介质层自两侧伸出所述浮栅多晶硅层，伸出所述浮栅多晶硅层的所述浮栅介质层的厚度低于所述浮栅多晶硅层下方的所述浮栅介质层。
14.如权利要求13所述的结构，其特征在于，所述控制栅结构包括，
一第二复合介质层，设置于所述“L”型的浮栅多晶硅层的凹陷内壁表面，及所述浅沟槽隔离结构上表面的所述浮栅介质层上表面；
一控制栅多晶硅层，设置于所述第二复合结构介质层上。
15.如权利要求13所述的结构，其特征在于，所述侧墙结构包括，一第一侧墙，覆盖所述浮栅结构及所述控制栅结构的侧面；
一第二侧墙，覆盖所述第二侧墙的下半部及伸出所述浮栅多晶硅层的所述浮栅介质层的上表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111517349.9A CN114156273A (zh) | 2021-12-09 | 2021-12-09 | 一种浮栅型分栅闪存器件的制备方法及器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111517349.9A CN114156273A (zh) | 2021-12-09 | 2021-12-09 | 一种浮栅型分栅闪存器件的制备方法及器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114156273A true CN114156273A (zh) | 2022-03-08 |
Family
ID=80450435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111517349.9A Pending CN114156273A (zh) | 2021-12-09 | 2021-12-09 | 一种浮栅型分栅闪存器件的制备方法及器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114156273A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023088067A1 (zh) * | 2021-11-18 | 2023-05-25 | 华虹半导体(无锡)有限公司 | 浮栅型分栅闪存器件及其制造方法 |
-
2021
- 2021-12-09 CN CN202111517349.9A patent/CN114156273A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023088067A1 (zh) * | 2021-11-18 | 2023-05-25 | 华虹半导体(无锡)有限公司 | 浮栅型分栅闪存器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7687860B2 (en) | Semiconductor device including impurity regions having different cross-sectional shapes | |
| KR100391985B1 (ko) | 축소가능한 2개의 트랜지스터로 구성된 기억소자의 제조방법 | |
| US7847343B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US7696554B2 (en) | Flash memory device | |
| US7508048B2 (en) | Methods of fabricating a semiconductor device having multi-gate insulation layers and semiconductor devices fabricated thereby | |
| US20060216891A1 (en) | Non-volatile memory device and method of fabricating the same | |
| US20070264779A1 (en) | Methods for forming floating gate memory structures | |
| WO2023088067A1 (zh) | 浮栅型分栅闪存器件及其制造方法 | |
| KR100660543B1 (ko) | 낸드형 플래시 메모리 장치 및 그 제조 방법 | |
| KR100870339B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| CN111785723A (zh) | 一种分栅式存储器的制造方法 | |
| KR100784868B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2008153540A (ja) | 不揮発性半導体メモリ | |
| CN114156273A (zh) | 一种浮栅型分栅闪存器件的制备方法及器件 | |
| JP2006186073A (ja) | 半導体装置およびその製造方法 | |
| KR100603930B1 (ko) | 비휘발성 기억 소자의 형성 방법 | |
| JP2002026156A (ja) | 半導体装置およびその製造方法 | |
| KR20100080243A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN104425386A (zh) | 快闪存储器及快闪存储器的制作方法 | |
| KR100419963B1 (ko) | 플래시 메모리 소자의 공통 소오스 영역 제조방법 | |
| CN114156272A (zh) | 一种浮栅型分栅闪存器件的制备方法及器件 | |
| US11417742B1 (en) | Memory cell and fabricating method of the same | |
| CN113643981B (zh) | 具有双金属控制栅的半浮栅晶体管的制造方法 | |
| CN114038856A (zh) | 浮栅型分栅闪存的制造方法 | |
| CN114975454A (zh) | 存储器结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |