CN114156195A - 封装方法、芯片识别方法及其装置 - Google Patents

封装方法、芯片识别方法及其装置 Download PDF

Info

Publication number
CN114156195A
CN114156195A CN202111443894.8A CN202111443894A CN114156195A CN 114156195 A CN114156195 A CN 114156195A CN 202111443894 A CN202111443894 A CN 202111443894A CN 114156195 A CN114156195 A CN 114156195A
Authority
CN
China
Prior art keywords
chip
standard
actual
wafer
redistribution layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111443894.8A
Other languages
English (en)
Inventor
袁浩
穆正德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202111443894.8A priority Critical patent/CN114156195A/zh
Publication of CN114156195A publication Critical patent/CN114156195A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • G06F18/20—Analysing
    • G06F18/22—Matching criteria, e.g. proximity measures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/70—Determining position or orientation of objects or cameras
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Evolutionary Biology (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Artificial Intelligence (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供了一种封装方法、芯片识别方法及其装置，其中所述芯片识别方法包括以下步骤：设定搜寻范围，且所述搜寻范围大于芯片的面积；设置标准图形，且在所述搜寻范围内将所述标准图形与芯片的实际图形进行对比；在对比结果的基础上设置标准孔阵列；在对比结果的基础上将所述标准孔阵列与芯片的实际孔阵列进行匹配，以识别芯片的位置。本发明通过在设置标准孔阵列之前设置标准图形，并将标准图形与芯片的实际图形进行对比的方法，能够准确识别芯片位置，降低顶针拾取芯片时出现由于视觉偏差而带来顶偏的情况，可以提高固晶良率。

Description

封装方法、芯片识别方法及其装置
技术领域
本发明涉及半导体技术领域，特别涉及一种封装方法、芯片识别方法及其装置。
背景技术
自上个世纪60年代以来，半导体技术的发展一直遵循着摩尔定律。但当集成电路的特征尺寸降低到14nm以下时，半导体技术逐渐逼近硅工艺的极限。由此带来的研发费用和用于升级晶圆制造的装置和设备等费用，使得提供这种在半导体器件制造方面的成本是非常昂贵的。未来产品发展的方向是高密度集成和体积微型化，在后摩尔时代要实现产品性能提升有赖于先进封装的技术突破，然而板级扇出式封装便是先进封装代表之一。
目前，在板级扇出式封装方法过程中，需要在晶圆上贴上半透明树脂膜作为隔离层；再在半透明树脂膜上钻出实际孔使芯片上的RDL pad(redistribution layerpad，重分布层的金属焊盘)裸露出；然后将该晶圆切割成单颗芯片后使用顶针拾取贴膜打孔后的每颗芯片，并将顶出的每颗芯片固定在载板上，这一步骤称为固晶。但是，现有的方法在使用顶针拾取芯片时，容易出现由于视觉偏差而带来顶偏的情况，导致固晶良率低。
发明内容
本发明的目的在于提供一种封装方法、芯片识别方法及其装置，以降低顶针拾取芯片时出现由于视觉偏差而带来顶偏的情况，提高固晶良率。
为了实现上述目的以及其他相关目的，本发明提供一种芯片识别方法，所述芯片的表面为半透明树脂膜，且所述半透明树脂膜上形成有实际孔阵列，以暴露出所述芯片的重分布层的金属焊盘，所述芯片识别方法包括以下步骤：
步骤S11：设定搜寻范围，且所述搜寻范围大于芯片的面积；
步骤S12：设置标准图形，且在所述搜寻范围内将所述标准图形与芯片的实际图形进行对比；
步骤S13：在对比结果的基础上设置标准孔阵列；
步骤S14：在对比结果的基础上将所述标准孔阵列与芯片的实际孔阵列进行匹配，以识别芯片的位置。
可选的，在所述的芯片识别方法中，晶圆经过切割形成多颗所述芯片，在步骤S14中，所述实际孔阵列的识别方法包括以下步骤：
将摄像头的环光光源投射到所述晶圆正面，以使所述半透明树脂膜和所述实际孔阵列中的每个实际孔内的金属焊盘亮起来；
将摄像头的点光光源投射到所述晶圆正面，以使所述实际孔阵列中的每个实际孔内的金属焊盘亮度大于所述半透明树脂膜的亮度，构成亮度差，以识别出所述实际孔阵列中的每个实际孔的位置和形状。
可选的，在所述的芯片识别方法中，所述标准图形包括标准重分布层图形，在步骤S12中，设置所述标准重分布层图形，且在所述搜寻范围内将所述标准重分布层图形与芯片的实际重分布层图形进行对比；在步骤S13中，在所述标准重分布层图形与所述实际重分布层图形匹配的基础上设置标准孔阵列。
可选的，在所述的芯片识别方法中，所述实际重分布层图形的识别方法包括：通过将所述摄像头的环光光源调暗，识别出芯片的实际重分布层图形。
可选的，在所述的芯片识别方法中，所述标准图形包括标准芯片轮廓，在步骤S12中，设置所述标准芯片轮廓，且在所述搜寻范围内将所述标准芯片轮廓与芯片的实际芯片轮廓进行对比；在步骤S13中，在所述标准芯片轮廓与所述实际芯片轮廓匹配的基础上设置标准孔阵列；在步骤S14中，在所述实际芯片轮廓的范围内将所述标准孔阵列与芯片的实际孔阵列进行匹配，以识别芯片的位置。
可选的，在所述的芯片识别方法中，所述报错信息包括打孔错误。
可选的，在所述的芯片识别方法中，所述实际芯片轮廓的获取方法包括：
通过在所述晶圆背面进行点光光源或者环光光源投射，与所述晶圆正面的环光光源形成亮度差，以将所述晶圆的实际切割道照亮，确定出所述实际芯片轮廓。
可选的，在所述的芯片识别方法中，所述标准图形包括标准重分布层图形和标准芯片轮廓，步骤S12包括：
步骤S121：设置所述标准芯片轮廓，且在所述搜寻范围内将标准芯片轮廓与芯片的实际芯片轮廓进行对比；
步骤S122：在所述标准芯片轮廓与所述实际芯片轮廓匹配的基础上设置所述标准重分布层图形，且在所述实际芯片轮廓的范围内将所述标准重分布层图形与芯片的实际重分布层图形进行对比。
可选的，在所述的芯片识别方法中，在步骤S13中，在所述标准重分布层图形与所述实际重分布层图形匹配的基础上设置标准孔阵列。
可选的，在所述的芯片识别方法中，在步骤S13中，在所述标准图形与所述实际图形不匹配时，则产生报错信息；在步骤S14中，在所述标准孔阵列与所述实际孔阵列不匹配时，则产生报错信息。
可选的，在所述的芯片识别方法中，在步骤S11之前，还包括步骤S10：对所述芯片识别方法进行预判，所述预判的步骤包括：
步骤S1011：判断标准孔阵列是否存在误判可能，若无误判可能则采用原始芯片识别方法进行芯片识别，否则执行步骤S1012；
步骤S1012：判断标准重分布层图形是否存在误判可能，若无误判可能则执行步骤S11～S14，且所述标准图形为标准重分布层图形；否则执行步骤S1013；
步骤S1013：判断晶圆的实际切割道与标准切割道是否存在差异，若不存在差异则执行步骤S11～S14，且所述标准图形为标准芯片轮廓；否则执行步骤S11～S14，且所述标准图形为标准重分布层图形和标准芯片轮廓。
为了实现上述目的以及其他相关目的，本发明还提供了一种封装方法，包括以下步骤：
提供一具有重分布层以及半透明树脂膜的晶圆，所述半透明树脂膜覆盖所述重分布层，且所述半透明树脂膜上形成有实际孔阵列，以裸露出所述重分布层的金属焊盘；
将所述晶圆切割成多颗芯片；
通过上述所述的芯片识别方法获取每颗芯片的位置；
根据所述芯片的位置使顶针顶出每颗芯片；
将顶出的每颗芯片固定在载板上。
为了实现上述目的以及其他相关目的，本发明还提供了一种上述所述的芯片识别方法的芯片识别装置，包括：
晶圆承载盘，用于承载晶圆，且所述晶圆被切割成多颗芯片；
背面光源，位于所述晶圆承载盘下方，用于对所述晶圆背面投射点光光源，和/或，环光光源；
摄像头，位于所述晶圆承载盘上方，用于对所述晶圆正面投射点光光源和环光光源；
图形识别装置，位于所述晶圆承载盘的上方，所述图形识别装置用于标准孔阵列和标准图形的设置、在所述摄像头单独作用下或者所述摄像头与所述背面光源协同作用下识别出所述晶圆上的每颗芯片的实际孔阵列和实际图形、实现所述标准孔阵列与所述实际孔阵列的对比以及所述标准图形与所述实际图形的对比，以获取每颗芯片的位置；
顶针，位于所述晶圆承载盘下方，在获取每颗芯片的位置之后，通过所述顶针的升降顶起每颗芯片。
可选的，在所述的芯片识别装置中，所述背面光源包括向上光源，其位于所述顶针的周围。
可选的，在所述的芯片识别装置中，所述背面光源包括切向光源，固定于所述晶圆承载盘的背面两端。
可选的，在所述的芯片识别装置中，所述背面光源包括下部平板光源，固定在所述晶圆承载盘的背面，且向远离所述晶圆的一侧投射光线，所述芯片识别装置还包括漫反射板，位于所述下部平板光源的下方，接收所述下部平板光源投射的光线，并将所述光线反射至晶圆背面。
与现有技术相比，本发明的技术方案具有以下有益效果：
在本发明提供的芯片识别方法中，通过先设置标准图形，且将所述标准图形与芯片的实际图形进行对比，并在对比结果的基础上设置标准孔阵列，然后在对比结果的基础上进行标准孔阵列与芯片的实际孔阵列的对比，以获取芯片的定位结果，能够准确识别芯片位置，能够避免由于实际孔阵列非常整齐出现的误判、能够避免由于芯片的实际重分布层图形重复导致错行识别以及能够避免切割错误导致晶圆的实际切割道无法真实反映芯片位置信息，进而可以降低顶针拾取芯片时出现由于视觉偏差而带来顶偏的情况，提高芯片的识别效率，进而提高固晶效率和良率。
附图说明
图1是一种芯片识别装置的结构示意图；
图2是一种芯片覆盖半透明树脂膜厚的结构示意图；
图3是一种采用芯片识别方法识别的芯片的结构示意图；
图4是一种具有整齐的实际孔阵列的芯片的结构示意图；
图5是一种采用芯片识别方法识别的具有整齐的实际孔阵列的芯片的结构示意图；
图6～图7是具有整齐的实际孔阵列的芯片识别错误的结构示意图；
图8是本发明一实施的芯片的实际RDL图形的结构示意图；
图9是本发明一实施的设备抓取的不同实际RDL图形的结构示意图；
图10是本发明一实施的对芯片识别方法进行预判的流程图；
图11是本发明一实施的光源设置为点光光源的芯片识别装置的结构示意图；
图12是本发明一实施的光源设置为环光光源的芯片识别装置的结构示意图；
图13是本发明一实施的设置有漫反射板的芯片识别装置的结构示意图；
图1～图7中：
01-摄像头，02-晶圆承载盘，03-顶针，041-实际孔，042-半透明树脂膜，043-晶圆的实际切割道；
图8～图13中：
11-摄像头，12-晶圆承载盘，13-顶针，14-背面光源，15-漫反射板，161-实际孔，162-实际重分布层图形，163-晶圆的实际切割道。
具体实施方式
以下结合附图和具体实施例对本发明提出的封装方法、芯片识别方法及其装置作进一步详细说明。根据下面说明书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
参阅图1～图3，现有的板级扇出式封装方法过程中，需要在晶圆上贴上半透明树脂膜042作为隔离层；再在半透明树脂膜042上钻出实际孔041，以使芯片上的RDLpad(重分布层的金属焊盘)裸露出来；然后将晶圆切割成单颗芯片，芯片之间会存在晶圆的实际切割道043；之后，使用顶针03拾取贴膜打孔后的每粒芯片，并将顶出的每粒芯片固定在载板上，这一步骤称为固晶。但是，现有的方法在使用顶针拾取芯片时，容易出现由于视觉偏差而带来顶偏的情况，导致固晶良率低。
参阅图1，将晶圆放置在晶圆承载盘02上，通过摄像头(camera)01上自带的ringlight(环光)光源将光线投射在晶圆(图中未示出)的表面，使得芯片表面(即贴上半透明树脂膜后打孔的表面)变得比较亮，摄像头01自带的pointlight(点光)光源会将光线聚焦在较小的点上，使得实际孔内的金属层(即重分布层的金属焊盘)变得很亮，当实际孔内的金属层亮度显著大于芯片表面(即半透明树脂膜)的亮度，构成亮度差以后，设备就可以识别实际孔的位置和形状了。设备将实际孔的位置形成十字叉并将十字叉置于实际孔内，即设置设备以十字叉的交叉点为中心构成一个矩形框，通过矩形框内亮度差，即实际孔内的金属层亮度与芯片表面的半透明树脂膜的亮度之间的差，识别出实际孔的轮廓，进而识别出实际孔的位置和形状。
识别贴上半透明树脂膜后的实际孔的位置和形状后，通过以下步骤获取芯片位置，即通过原始芯片识别方法获取芯片位置，并由顶针03进行顶出动作：
步骤S01：设定一个搜寻范围，且所述搜寻范围需要大过芯片的面积；
步骤S02：设置标准孔阵列；
步骤S03：在所述搜寻范围内，将所述标准孔阵列与芯片的实际孔阵列进行匹配，以获取芯片的定位结果，即识别芯片的位置。
在步骤S02中，设置标准孔阵列，用于作业时与实际孔阵列进行对比。所述实际孔阵列可以为整齐的阵列，也可以为非整齐的阵列。
在步骤S03中，通过二值化进行识别定位，即进行标准孔阵列与实际孔阵列的匹配，来获取芯片的定位结果。
在步骤S03之后，还包括步骤S04：根据定位结果使顶针顶出芯片。
参阅图2和图3，现有技术通过实际孔阵列的识别来确定芯片的位置，但是，当实际孔阵列非常整齐时，容易出现误判。例如，在识别图4中的芯片位置时，正确的识别结果应为图5，但是在定位识别时，可能存在跳行跳列误识别芯片的情况，可参见图6和图7。此时就会产生视觉偏差而带来顶偏的情况，导致固晶良率低。
为了降低顶针拾取芯片时出现由于视觉偏差而带来顶偏的情况，提高芯片的识别效率以及提高固晶效率和良率，本发明提供了一种芯片识别方法，具体包括以下步骤：
步骤S11：设定搜寻范围，且所述搜寻范围大于芯片的面积；
步骤S12：设置标准图形，且在所述搜寻范围内将所述标准图形与芯片的实际图形进行对比；
步骤S13：在对比结果的基础上设置标准孔阵列；
步骤S14：在对比结果的基础上将所述标准孔阵列与芯片的实际孔阵列进行匹配，以识别芯片的位置。
其中，所述芯片的表面为半透明树脂膜，且所述半透明树脂膜上形成有实际孔阵列，以暴露出芯片的重分布层的金属焊盘。晶圆经过切割形成多颗所述芯片。所述标准图形的设置、实际图形的识别以及标准图形与实际图形的对比可以在固晶机本身的视觉系统中实现。
在步骤S12中，所述标准图形包括标准重分布层图形和/或标准芯片轮廓。
参阅图8，在所述标准图形仅包括标准重分布层图形(即实施方式一)，在做视觉教育(teach)时，即进行芯片识别时，在步骤S12中，设置所述标准重分布层图形，且在所述搜寻范围内将标准重分布层图形与芯片的实际重分布层图形162进行对比。所述标准重分布层图形是根据在晶圆上形成实际重分布层图形时采用的RDL设计图(Map)来设置的。
在步骤S12中，设置的标准重分布层图形用于作业时与芯片的实际重分布层图形162进行易于识别且较为稳定对比。请参见图9，设备可以容易发现抓取的RDL图形的差异性。
由于实际孔161内为金属材质，在点光光源的照射下，孔内的反光最亮，芯片表面材质为半透明树脂膜，半透明树脂膜材质主要为树脂和二氧化硅填料，在环光光源的照射下其反光光强将小于金属材质的反光，此时，再进一步调暗环光光源，可以使芯片背景图形(即半透明树脂膜下方的实际重分布层图形162)显得清晰，而进一步调亮点光，可以使得实际孔161内的金属层变得很亮，实际孔161更为清晰，以此实现实际孔阵列中的每个实际孔161和实际重分布层图形162的识别。因此，可以通过将所述摄像头的环光光源调暗，清晰的识别出所述实际重分布层图形162。图9中所述芯片之间存在晶圆的实际切割道163。
在步骤S13中，在标准重分布层图形与所述实际重分布层图形162匹配的基础上设置标准孔阵列。即在所述标准重分布层图形与所述实际重分布层图形162匹配时，在标准重分布层图形与所述实际重分布层图形162匹配的基础上设置标准孔阵列；而在所述标准重分布层图形与所述实际重分布层图形162不匹配时，则直接产生报错信息，可以直接结束所述芯片的位置识别。该报错信息可以为实际重分布层图形布线错误。
所述标准孔阵列是根据在半透明树脂膜上形成实际孔阵列时设计的实际孔161的排布来设置的。
在步骤S14中，所述实际孔阵列的识别方法包括以下步骤：
将摄像头的环光光源投射到所述晶圆正面，以使所述半透明树脂膜和所述实际孔阵列中的每个实际孔161内的金属焊盘亮起来；
将摄像头的点光光源投射到所述晶圆正面，以使所述实际孔阵列中的每个实际孔161内的金属焊盘亮度大于所述半透明树脂膜的亮度，构成亮度差，以识别出所述实际孔阵列中的每个实际孔161的位置和形状。
在本实施例中，可以设置设备以十字叉的交叉点为中心构成一个矩形框，通过矩形框内所述亮度差识别出实际孔的轮廓，进而识别出实际孔的位置和形状。
本实施例中，所述晶圆具有两个面，即正面和对应于所述正面的背面，而所述晶圆的正面形成有半透明树脂膜。通过摄像头上自带的环光光源将光线投射在晶圆的正面，使得芯片表面，即贴上半透明树脂膜后打孔的表面，变得比较亮，摄像头自带的点光光源会将光线聚焦在较小的点上，使得实际孔161内的重分布层的金属焊盘变得很亮，当实际孔161内的金属层亮度显著大于芯片表面的半透明树脂膜的亮度，构成亮度差以后，设备就可以识别实际孔的位置和形状了。可以设置设备以十字叉的交叉点为中心构成一个矩形框，通过矩形框内所述亮度差识别出实际孔的轮廓，进而识别出实际孔的位置和形状。
在步骤S14中，二值化进行识别定位，即进行标准孔阵列与实际孔阵列的匹配。进一步的，在所述搜寻范围内，且在标准重分布层图形与所述实际重分布层图形162匹配的基础上，进行标准孔阵列与实际孔阵列的匹配。
在所述标准孔阵列与实际孔阵列匹配时，可以识别出所述芯片的位置；而在所述标准孔阵列与实际孔阵列不匹配时，则产生报错信息。该报错信息可以是打孔错误。
在识别芯片的位置之后，所述芯片识别方法还包括：根据定位结果使顶针顶出所述芯片。
本实施例利用摄像头上自带的环光光源和点光光源进行对比度的调节，将未贴上半透明树脂膜时的芯片表面的图形和贴上半透明树脂膜后打实际孔的表面同步调亮，通过识别半透明树脂膜下方的实际重分布层图形和芯片表面实际孔阵列的方式，来识别芯片的具体位置，然后通过顶针顶起该芯片，并固晶。通过本实施例的芯片识别方法可以避免由于实际孔阵列非常整齐出现的误判，可以降低顶针拾取芯片时出现由于视觉偏差而带来顶偏的情况，提高芯片的识别效率，进而提高固晶效率和良率。
在所述标准图形仅包括标准芯片轮廓(即实施方式二)，在做视觉教育(teach)时，即进行芯片识别时，在步骤S12中，设置所述标准芯片轮廓，且在所述搜寻范围内将标准芯片轮廓与芯片的实际芯片轮廓进行对比。所述标准芯片轮廓按照芯片设计的尺寸形成的。
在步骤S13中，在所述标准芯片轮廓与所述实际芯片轮廓匹配的基础上设置标准孔阵列。即在所述标准芯片轮廓与所述实际芯片轮廓匹配时，在所述标准芯片轮廓与所述实际芯片轮廓匹配的基础上设置标准孔阵列；而在所述标准芯片轮廓与所述实际芯片轮廓不匹配时，则直接产生报错信息，可以直接结束所述芯片的位置识别。该报错信息可以为切割错误。
在本实施例中可以通过给晶圆的实际切割道补光的方式使晶圆的实际切割道照亮。由于实际孔内为金属材质，在点光光源的照射下，孔内的反光最亮，芯片表面材质为半透明树脂膜，半透明树脂膜材质主要为树脂和二氧化硅填料，在环光光源的照射下其反光光强将显著小于金属材质的反光，但是同时晶圆紫外胶带(WaferUV tape)上的切割道，由于晶圆的实际切割道较狭窄，从上往下投射的环光光源很难将其照亮，因此晶圆的实际切割道无法通过从上往下投射的光源照亮，而在晶圆背面使用点光或环光的形式进行透射，只要与正面的环光形成亮度差异，即可将晶圆的实际切割道照亮，同时不会影响实际孔的亮度。因此，所述实际芯片轮廓的获取方法可以包括：
通过在所述晶圆背面进行点光光源或者环光光源投射，与所述晶圆正面的环光光源形成亮度差，以将所述晶圆的实际切割道照亮，确定出所述实际芯片轮廓。进一步的，在将所述晶圆的实际切割道照亮之后，可以将标准芯片轮廓放置在所述芯片上，设备通过对比标准芯片轮廓内外的亮度差获取所述晶圆的实际切割道与半透明树脂膜的分界线，进而确定出实际芯片轮廓。
在步骤S14中，二值化进行识别定位，即进行标准孔与实际孔的匹配。进一步的，在实际芯片轮廓的范围内，进行标准孔与实际孔的匹配。
在所述标准孔阵列与实际孔阵列匹配时，可以识别出所述芯片的位置；而在所述标准孔阵列与实际孔阵列不匹配时，则产生报错信息。该报错信息可以是打孔错误。
在获取芯片的定位结果之后，所述芯片识别方法还包括：根据定位结果使顶针顶出所述芯片。
本实施例中通过晶圆的实际切割道的识别，即实际芯片轮廓的识别，同样可以避免因为视觉识别误跳行误跳列造成的顶针偏置和芯片丢失，即可以降低顶针拾取芯片时出现由于视觉偏差而带来顶偏的情况，提高芯片的识别效率，进而提高固晶效率和良率。
由于在芯片的识别过程中，除实际孔阵列重复而导致错行识别外，还可能存在：芯片的实际重分布层图形重复导致错行识别，切割错误导致晶圆的实际切割道无法真实反映芯片位置信息。考虑到这样的情况，有必要结合三者的信息进行识别，进一步减少顶针偏置和芯片丢失的可能性。因此，本发明提出了实施方式三，即所述标准图形同时包括标准芯片轮廓和标准重分布层图形。在此改进方式中，硬件(主要是光源)的设置形式即为实施方式一和实施方式二相结合。
在所述标准图形仅包括标准芯片轮廓和标准重分布层图形，在做视觉教育(teach)时，即进行芯片识别时，步骤S12包括：
步骤S121：设置所述标准芯片轮廓，且在所述搜寻范围内将标准芯片轮廓与芯片的实际芯片轮廓进行对比；
步骤S122：在所述标准芯片轮廓与所述实际芯片轮廓匹配的基础上，设置所述标准重分布层图形，且在所述实际芯片轮廓的范围内将所述标准重分布层图形与芯片的实际重分布层图形进行对比。
在步骤S12中，所述实际芯片轮廓的获取方法可以参考实施方式二，所述实际重分布层图形的识别方法可以参考实施方式一，在此不做赘述。
在步骤S122中，在所述标准芯片轮廓与所述实际芯片轮廓匹配时，在所述标准芯片轮廓与所述实际芯片轮廓匹配的基础上设置标准孔阵列；而在所述标准芯片轮廓与所述实际芯片轮廓不匹配时，则直接产生报错信息，可以直接结束所述芯片的位置识别。该报错信息可以为切割错误。
在步骤S13中，在所述标准重分布层图形与芯片的实际重分布层图形162匹配的基础上设置标准孔阵列，进一步的，在所述实际芯片轮廓的范围内，且在所述标准重分布层图形与芯片的实际重分布层图形匹配的基础上设置标准孔阵列。即在所述标准重分布层图形与所述实际重分布层图形162匹配时，在所述实际芯片轮廓的范围内，且在标准重分布层图形与所述实际重分布层图形162匹配的基础上设置标准孔阵列；而在所述标准重分布层图形与所述实际重分布层图形162不匹配时，则直接产生报错信息，可以直接结束所述芯片的位置识别。该报错信息可以为实际重分布层图形布线错误，也可以是切割错误。
在步骤S14中，二值化进行识别定位，即进行标准孔与实际孔的匹配。进一步的，在所述实际芯片轮廓的范围内，且在所述标准重分布层图形与芯片的实际重分布层图形匹配的基础上进行标准孔与实际孔的匹配。在所述标准孔阵列与实际孔阵列匹配时，可以识别出所述芯片的位置；而在所述标准孔阵列与实际孔阵列不匹配时，则产生报错信息。该报错信息可以是打孔错误。
本实施例中同时利用芯片的实际重分布层图形、实际芯片轮廓和实际孔阵列的方式来进行芯片位置的识别，在芯片的识别过程中，可以避免实际孔阵列重复而导致错行识别，还可以避免芯片背景图形重复导致错行识别以及切割错误导致晶圆的实际切割道无法真实反映芯片位置信息，即可以降低顶针拾取芯片时出现由于视觉偏差而带来顶偏的情况，提高芯片的识别效率，进而提高固晶效率和良率。
在步骤S11之前还可以通过预先判断标准图形和标准孔阵列是否存在被误识别的可能性，来选择使用的视觉教育(teach)方式，即实施方式四。即所述芯片识别方法在步骤S11之前，还包括步骤S10：对所述芯片识别方法进行预判。
参阅图10，对所述芯片识别方法进行预判的步骤包括：
步骤S1011：判断标准孔阵列是否存在误判可能，若无误判可能则采用原始芯片识别方法(即步骤S01～S04)进行芯片识别，否则执行步骤S1012；
步骤S1012：判断标准重分布层图形是否存在误判可能，若无误判可能则执行步骤S11～S14，且所述标准图形为标准重分布层图形(即实施方式一)；否则执行步骤S1013；
步骤S1013：判断晶圆的实际切割道与标准切割道是否存在差异，若不存在差异则执行步骤S11～S14，且所述标准图形为标准芯片轮廓(即实施方式二)；否则执行步骤S11～S14，且所述标准图形为标准重分布层图形和标准芯片轮廓(即实施方式三)。
其中，判断晶圆的实际切割道与标准切割道是否存在差异的过程，需要将实际芯片的全局切割道的图形与标准切割道的图形进行对比，与另外两个判定标准(即标准孔阵列和标准重分布层图形)相比较复杂，该步骤可省略，即在标准重分布层图形判定为“是存在误判可能”时，可选择性的使用实施方式二或实施方式三进行视觉教育。
本实施例中预判的过程中，在对标准孔阵列预判之后，先对标准重分布层图形进行预判，再对标准切割道进行预判，预判的步骤可参见步骤S1011～S1013。在其他实施例中，在对标准孔阵列预判之后，可以先对标准切割道进行预判，再对标准重分布层图形进行预判，预判的过程可参见步骤S1021～S1023如下：
步骤S1021：判断标准孔阵列是否存在误判可能，若无误判可能则采用原始芯片识别方法(即步骤S01～S04)进行芯片识别，否则执行步骤S1012；
步骤S1022：判断晶圆的实际切割道与标准切割道是否存在差异，若不存在差异则执行步骤S11～S14，且所述标准图形为标准芯片轮廓；否则执行步骤1023；
步骤S1023：判断标准重分布层图形是否存在误判可能，若无误判可能则执行步骤S11～S14，且所述标准图形为标准重分布层图形；否则执行步骤S11～S14，且所述标准图形为标准重分布层图形和标准芯片轮廓。
本实施例通过预先判断标准图形和标准孔阵列是否存在被误识别的可能性，来选择使用的视觉教育(teach)方式，能够进一步提高芯片的识别效率，进而提高固晶效率。
本发明还提供了一种用于上述所述的芯片识别方法的芯片识别装置，可参见图11～图13。所述芯片识别装置包括：
晶圆承载盘12，用于承载晶圆(图中未示出)，且所述晶圆被切割成多颗芯片；
背面光源14，位于所述晶圆承载盘12下方，用于对晶圆背面投射点光光源，和/或，环光光源；
摄像头11，位于所述晶圆承载盘12上方，用于对晶圆正面投射点光光源和环光光源；
图形识别装置(图中未示出)，位于所述晶圆承载盘12的上方，所述图形识别装置用于标准孔阵列和标准图形的设置、在所述摄像头11单独作用下或者所述摄像头11与所述背面光源14协同作用下识别出所述晶圆上的每颗芯片的实际孔阵列和实际图形、实现所述标准孔阵列与所述实际孔阵列的对比以及所述标准图形与所述实际图形的对比，以获取每颗芯片的位置；
顶针13，位于所述晶圆承载盘12下方，在获取每颗芯片的位置之后，通过所述顶针13的升降顶起每颗芯片。
在本实施例中，所述图形识别装置的位置并不固定，只要能满足所述标准孔阵列和标准图形的设置、所述实际孔阵列和实际图形的识别以及实现标准孔阵列与所述实际孔阵列的对比以及所述标准图形与所述实际图形的对比即可。优选的，所述图形识别装置可以为固晶机本身的识别装置，例如，固晶机本身的视觉识别系统。
而且本实施例可以通过给晶圆的实际切割道补光的方式使晶圆的实际切割道和实际孔均照亮，即增设所述背面光源14使晶圆的实际切割道和实际孔均照亮。
参见图11，所述背面光源14可以为向上光源，即发射光线朝向晶圆的光源。所述背面光源14可以安装在所述顶针的周围。进一步的，所述背面光源可以为点光，但不限于此。
参见图12，所述背面光源14也可以为切向光源，且其固定于所述晶圆承载盘的背面两端。进一步的，所述背面光源可以为环光，但不限于此。
参见图13，所述背面光源14也可以为向下光源，发射光线背向晶圆的光源，即向远离所述晶圆的一侧投射光线，其可以是下部平板光源。所述背面光源14固定在所述晶圆承载盘12的背面。与此同时，所述芯片识别装置还包括漫反射板15，位于所述下部平板光源的下方，接收所述下部平板光源投射的光线，并将所述光线反射至所述晶圆的背面，以识别晶圆的实际切割道的位置和形状。进一步的，所述背面光源可以为环光或者LED灯，但不限于此。通过漫反射板投射到晶圆上拾取芯片的区域的光照更加均匀。
除此之外，本发明还提供了一种封装方法，包括以下步骤：
步骤S21：提供一具有重分布层以及半透明树脂膜的晶圆，所述半透明树脂膜覆盖所述重分布层，且所述半透明树脂膜上形成有实际孔阵列，以裸露出所述重分布层的金属焊盘；
步骤S22：将所述晶圆切割成多颗芯片；
步骤S23：通过上述所述的芯片识别方法获取每颗芯片的位置；
步骤S24：根据所述芯片的位置使顶针顶出每颗芯片；
步骤S25：将顶出的每颗芯片固定在载板上。
综上可见，本发明提供的封装方法采用的芯片识别方法能够准确确定芯片的位置，可以提高芯片的识别效率，进而可以提高固晶效率，而且在使用顶针拾取芯片时，可以避免出现由于视觉偏差而带来顶偏的情况，提高固晶良率。
此外，可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
而且还应该理解的是，本发明并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用，它们可以变化。还应该理解的是，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准，除非上下文明确表示相反意思。因此，例如，对“一个步骤”引述意味着对一个或多个步骤的引述，并且可能包括次级步骤。应该以最广义的含义来理解使用的所有连词。因此，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解，除非上下文明确表示相反意思。

Claims (15)

1.一种芯片识别方法，所述芯片的表面为半透明树脂膜，且所述半透明树脂膜上形成有实际孔阵列，以暴露出所述芯片的重分布层的金属焊盘，其特征在于，所述芯片识别方法包括以下步骤：
步骤S11：设定搜寻范围，且所述搜寻范围大于芯片的面积；
步骤S12：设置标准图形，且在所述搜寻范围内将所述标准图形与芯片的实际图形进行对比；
步骤S13：在对比结果的基础上设置标准孔阵列；
步骤S14：在对比结果的基础上将所述标准孔阵列与芯片的实际孔阵列进行匹配，以识别芯片的位置。
2.如权利要求1所述的芯片识别方法，其特征在于，晶圆经过切割形成多颗所述芯片，在步骤S14中，所述实际孔阵列的识别方法包括以下步骤：
将摄像头的环光光源投射到所述晶圆正面，以使所述半透明树脂膜和所述实际孔阵列中的每个实际孔内的金属焊盘亮起来；
将摄像头的点光光源投射到所述晶圆正面，以使所述实际孔阵列中的每个实际孔内的金属焊盘亮度大于所述半透明树脂膜的亮度，构成亮度差，以识别出所述实际孔阵列中的每个实际孔的位置和形状。
3.如权利要求2所述的芯片识别方法，其特征在于，所述标准图形包括标准重分布层图形，在步骤S12中，设置所述标准重分布层图形，且在所述搜寻范围内将所述标准重分布层图形与芯片的实际重分布层图形进行对比；在步骤S13中，在所述标准重分布层图形与所述实际重分布层图形匹配的基础上设置标准孔阵列。
4.如权利要求3所述的芯片识别方法，其特征在于，所述实际重分布层图形的识别方法包括：通过将所述摄像头的环光光源调暗，识别出芯片的实际重分布层图形。
5.如权利要求2所述的芯片识别方法，其特征在于，所述标准图形包括标准芯片轮廓，在步骤S12中，设置所述标准芯片轮廓，且在所述搜寻范围内将所述标准芯片轮廓与芯片的实际芯片轮廓进行对比；在步骤S13中，在所述标准芯片轮廓与所述实际芯片轮廓匹配的基础上设置标准孔阵列；在步骤S14中，在所述实际芯片轮廓的范围内将所述标准孔阵列与芯片的实际孔阵列进行匹配，以识别芯片的位置。
6.如权利要求5所述的芯片识别方法，其特征在于，所述实际芯片轮廓的获取方法包括：
通过在所述晶圆背面进行点光光源或者环光光源投射，与所述晶圆正面的环光光源形成亮度差，以将所述晶圆的实际切割道照亮，确定出所述实际芯片轮廓。
7.如权利要求2所述的芯片识别方法，其特征在于，所述标准图形包括标准重分布层图形和标准芯片轮廓，步骤S12包括：
步骤S121：设置所述标准芯片轮廓，且在所述搜寻范围内将所述标准芯片轮廓与芯片的实际芯片轮廓进行对比；
步骤S122：在所述标准芯片轮廓与所述实际芯片轮廓匹配的基础上设置所述标准重分布层图形，且在所述实际芯片轮廓的范围内将所述标准重分布层图形与芯片的实际重分布层图形进行对比。
8.如权利要求7所述的芯片识别方法，其特征在于，在步骤S13中，在所述标准重分布层图形与所述实际重分布层图形匹配的基础上设置标准孔阵列。
9.如权利要求1所述的芯片识别方法，其特征在于，在步骤S13中，在所述标准图形与所述实际图形不匹配时，则产生报错信息；在步骤S14中，在所述标准孔阵列与所述实际孔阵列不匹配时，则产生报错信息。
10.如权利要求1所述的芯片识别方法，其特征在于，在步骤S11之前，还包括步骤S10：对所述芯片识别方法进行预判，所述预判的步骤包括：
步骤S1011：判断标准孔阵列是否存在误判可能，若无误判可能则采用原始芯片识别方法进行芯片识别，否则执行步骤S1012；
步骤S1012：判断标准重分布层图形是否存在误判可能，若无误判可能则执行步骤S11～S14，且所述标准图形为标准重分布层图形；否则执行步骤S1013；
步骤S1013：判断晶圆的实际切割道与标准切割道是否存在差异，若不存在差异则执行步骤S11～S14，且所述标准图形为标准芯片轮廓；否则执行步骤S11～S14，且所述标准图形为标准重分布层图形和标准芯片轮廓。
11.一种封装方法，其特征在于，包括以下步骤：
提供一具有重分布层以及半透明树脂膜的晶圆，所述半透明树脂膜覆盖所述重分布层，且所述半透明树脂膜上形成有实际孔阵列，以裸露出所述重分布层的金属焊盘；
将所述晶圆切割成多颗芯片；
通过权利要求1～10中任一项所述的芯片识别方法获取每颗芯片的位置；
根据所述芯片的位置使顶针顶出每颗芯片；
将顶出的每颗芯片固定在载板上。
12.一种用于权利要求1～10中任一项所述的芯片识别方法的芯片识别装置，其特征在于，包括：
晶圆承载盘，用于承载晶圆，且所述晶圆被切割成多颗芯片；
背面光源，位于所述晶圆承载盘下方，用于对所述晶圆背面投射点光光源，和/或，环光光源；
摄像头，位于所述晶圆承载盘上方，用于对所述晶圆正面投射点光光源和环光光源；
图形识别装置，位于所述晶圆承载盘的上方，所述图形识别装置用于标准孔阵列和标准图形的设置、在所述摄像头单独作用下或者所述摄像头与所述背面光源协同作用下识别出所述晶圆上的每颗芯片的实际孔阵列和实际图形、实现所述标准孔阵列与所述实际孔阵列的对比以及所述标准图形与所述实际图形的对比，以获取每颗芯片的位置；
顶针，位于所述晶圆承载盘下方，在获取每颗芯片的位置之后，通过所述顶针的升降顶起每颗芯片。
13.如权利要求12所述的芯片识别装置，其特征在于，所述背面光源包括向上光源，其位于所述顶针的周围。
14.如权利要求12所述的芯片识别装置，其特征在于，所述背面光源包括切向光源，固定于所述晶圆承载盘的背面两端。
15.如权利要求12所述的芯片识别装置，其特征在于，所述背面光源包括下部平板光源，固定在所述晶圆承载盘的背面，且向远离所述晶圆的一侧投射光线，所述芯片识别装置还包括漫反射板，位于所述下部平板光源的下方，接收所述下部平板光源投射的光线，并将所述光线反射至晶圆背面。
CN202111443894.8A 2021-11-30 2021-11-30 封装方法、芯片识别方法及其装置 Pending CN114156195A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111443894.8A CN114156195A (zh) 2021-11-30 2021-11-30 封装方法、芯片识别方法及其装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111443894.8A CN114156195A (zh) 2021-11-30 2021-11-30 封装方法、芯片识别方法及其装置

Publications (1)

Publication Number Publication Date
CN114156195A true CN114156195A (zh) 2022-03-08

Family

ID=80454822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111443894.8A Pending CN114156195A (zh) 2021-11-30 2021-11-30 封装方法、芯片识别方法及其装置

Country Status (1)

Country Link
CN (1) CN114156195A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117174623A (zh) * 2023-11-01 2023-12-05 深圳新连芯智能科技有限公司 一种用于针刺转移芯片的装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117174623A (zh) * 2023-11-01 2023-12-05 深圳新连芯智能科技有限公司 一种用于针刺转移芯片的装置

Similar Documents

Publication Publication Date Title
US7394270B2 (en) Semiconductor device, method and apparatus for testing same, and method for manufacturing semiconductor device
US7964976B2 (en) Layered chip package and method of manufacturing same
US10622231B2 (en) Method of manufacturing semiconductor package
US20080188017A1 (en) Method of sorting dies using discrimination region
TWI464857B (zh) 晶片封裝體、其形成方法、及封裝晶圓
US6830941B1 (en) Method and apparatus for identifying individual die during failure analysis
CN114156195A (zh) 封装方法、芯片识别方法及其装置
US6768332B2 (en) Semiconductor wafer and testing method for the same
KR20200038228A (ko) 마이크로 엘이디 검증용 기판과, 이의 제작 방법 및 이를 이용한 마이크로 엘이디 검증 방법
US7282931B2 (en) Full wafer contacter and applications thereof
US10388610B2 (en) Electronic chip inspection by backside illumination
US11251222B2 (en) Technique of generating a micro light emitting diode module using a plurality of micro LEDs having similar characteristics
US20200403123A1 (en) Substrate for electric element and manufacturing method therefor
CN101765910B (zh) 半导体元件的选取方法、半导体器件及其制造方法
CN100426481C (zh) 半导体装置及其制造方法
KR100716552B1 (ko) 다이 어태치 방법
TWI473189B (zh) 已單離晶粒堆疊封裝件之晶圓級測試方法
JPH0950945A (ja) 半導体装置の製造方法
KR100674950B1 (ko) 기준 반도체 칩을 구비하는 반도체 기판 및 이를 이용한반도체 칩 어셈블리 방법
KR101343048B1 (ko) 복수개의 웨이퍼 본딩에 사용되는 정렬 마크를 갖는 반도체 웨이퍼 및 그 가공방법.
US7452753B2 (en) Method of processing a semiconductor wafer for manufacture of semiconductor device
TWI820734B (zh) 具有辨識結構的半導體裝置、其製造方法及追溯其生產資訊的方法
JPH0722475A (ja) ダイボンディング方法およびダイボンダ
US7414324B2 (en) Wafer structure with mirror shot
US20200373209A1 (en) Inspection system and method for inspecting semiconductor package, and method of fabricating semiconductor package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination