CN114143961A - 一种电路板 - Google Patents
一种电路板 Download PDFInfo
- Publication number
- CN114143961A CN114143961A CN202111432782.2A CN202111432782A CN114143961A CN 114143961 A CN114143961 A CN 114143961A CN 202111432782 A CN202111432782 A CN 202111432782A CN 114143961 A CN114143961 A CN 114143961A
- Authority
- CN
- China
- Prior art keywords
- circuit board
- differential
- signal
- differential trace
- impedance adjusting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本申请公开一种电路板,包括多排引脚单元;单排引脚单元,单排引脚单元内设有交错布置的反焊盘区域和回流地孔;一对信号孔,设置于反焊盘区域内;差分走线,呈蛇形分布,差分走线与一对信号孔一一对应连接;差分走线布置在相邻两排引脚单元之间;差分走线上的蛇形凸起靠近蛇形凸起周边的回流地孔,且远离蛇形凸起周边的信号孔;阻抗调节部,阻抗调节部设置在差分走线与信号孔连接的一侧,且位于反焊盘区域内。本申请能够改善电路板与连接器连接处高速信号的阻抗连续性,同时降低插入损耗和差分反射。
Description
技术领域
本申请涉及通信产品电路板设计领域,特别涉及一种电路板。
背景技术
在高速系统设计中,首要目标是信号传输路径阻抗连续,从而保证信号反射(回损)最小,而高速背板连接器管脚受孔盘结构的制约,是高速信号传输通道中的必定存在的一个阻抗不连续点,连接器的管脚分布也会带来共模电感和寄生电容,影响到信号传输幅度(插损)以及差分对内偏斜,另外诸如Amphenol的6pair XCede HD连接器,由于相邻两排连接器脚间距的限制,在电路板(PCB)上连接器的投影区域,差分信号只能走紧耦合出线,这样的缺陷就是线宽较细,导致线损较大,对于深度越大的连接器损伤越大。
传统的高速背板连接器与电路板(PCB)接触区优化方式就是通过在连接器PIN脚处挖反焊盘,优化连接器与电路板(PCB)连接处的阻抗来改善整个高速链路的阻抗连续性,从而改善信号完整性问题。该方法只能一定程度的优化阻抗连续性,对高速连接器处诸如共模损耗、线损、反射以及进一步的优化阻抗连续性还有待研究。
因此,需要一种电路板的技术方案,来解决现有技术中存在的连接器与电路板连接处阻抗不连续以及在电路板上连接器的投影区域,差分信号由于只能走紧耦合出线导致线损较大等问题。
发明内容
为了解决现有技术的问题,本申请实施例提供了一种电路板的技术方案,用于解决现有技术中存在的连接器与电路板连接处阻抗不连续以及在电路板上连接器的投影区域,差分信号由于只能走紧耦合出线导致线损较大等问题,其所述技术方案如下:
一方面,提供了一种电路板,包括:
多排引脚单元;
单排引脚单元,所述单排引脚单元内设有交错布置的反焊盘区域和回流地孔;
一对信号孔,设置于所述反焊盘区域内;
差分走线,呈蛇形分布,所述差分走线与所述一对信号孔一一对应连接;所述差分走线布置在相邻两排引脚单元之间;所述差分走线上的蛇形凸起靠近所述蛇形凸起周边的回流地孔,且远离所述蛇形凸起周边的信号孔;
阻抗调节部,所述阻抗调节部设置在所述差分走线与所述信号孔连接的一侧,且位于所述反焊盘区域内。
进一步地,所述差分走线包括第一差分走线与第二差分走线,所述第一差分走线与所述第二差分走线相对平行设置。
进一步地,所述第一差分走线与所述第二差分走线等间距设置。
进一步地,所述第一差分走线与所述第二差分走线设置在所述电路板的同一层上。
进一步地,所述阻抗调节部包括第一阻抗调节部和第二阻抗调节部,所述第一阻抗调节部设置在所述第一差分走线上,所述第二阻抗调节部设置在所述第二差分走线上。
进一步地,所述阻抗调节部与所述差分走线的材质相同。
进一步地,所述阻抗调节部的材质为铜皮。
进一步地,所述阻抗调节部的纵截面的形状为梯形。
进一步地,所述反焊盘区域的形状为椭圆形。
进一步地,所述差分走线以紧耦合的方式布置在所述电路板上。
本申请提供的一种电路板,具有如下技术效果:
1、本申请通过在成对存在的信号孔外设置反焊盘区域以及将阻抗调节部设置在差分走线上且位于反焊盘区域的内侧,有效的优化了连接器与电路板连接处高速信号的阻抗连续性,进而降低了插入损耗和差分反射。
2、本申请通过设置呈蛇形线的差分走线,呈蛇形线的差分走线的蛇形凸起处靠近与蛇形凸起相邻的回流地孔,且远离与蛇形凸起相邻的信号孔,解决了差分走线以紧耦合的方式出线而带来的线损较大的问题,这在一定程度上抑制了共模损耗,降低了相邻信号的干扰。
3、本申请设置呈蛇形线的差分走线,还减免了电路板在加工过程中旋转板材的步骤,这在一定程度上提高了电路板板材的利用率,进而降低了成本。
4、本申请通过在预设区域设置反焊盘区域、阻抗调节部以及呈蛇形线的差分走线,进而提高了信号传输的质量,减少了对高速信号传输中的影响。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种电路板的结构示意图;
图2为本申请实施例提供的一种印刷电路板的层状结构;
图3为本申请实施例提供的一种用于展示电路板与连接器以及交换芯片位置关系的结构示意图;
图4为本申请实施例提供的第一种设计方案的电路板的结构示意图;
图5为本申请实施例提供的第二种设计方案的电路板的结构示意图;
图6为本申请实施例提供的第三种设计方案的电路板的结构示意图;
图7为本申请实施例提供的图1、图4、图5和图6所示的电路板所产生阻抗的仿真图;
图8为本申请实施例提供的图1、图4、图5和图6所示的电路板所产生差分信号的仿真图;
图9为本申请实施例提供的图1、图4、图5和图6所示的电路板所产生插入损耗的仿真图;
其中,图中附图标记对应为:1-反焊盘区域;2-阻抗调节部;31-第一差分走线;32-第二差分走线;4-信号孔;5-回流地孔;6-电路板;7-连接器;8-交换芯片。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
需要说明的是,本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或服务器不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
请参阅图1,其为本申请实施例提供的一种电路板的结构示意图,下面结合图1对电路板进行详细的说明。
该电路板包括多排引脚单元;单排引脚单元,单排引脚单元内设有交错布置的反焊盘区域1和回流地孔5;一对信号孔4,设置于反焊盘区域1内;差分走线,呈蛇形分布,差分走线与一对信号孔4一一对应连接;差分走线布置在相邻两排引脚单元之间;差分走线上的蛇形凸起靠近蛇形凸起周边的回流地孔5,且远离蛇形凸起周边的信号孔4;阻抗调节部2,阻抗调节部2设置在差分走线与信号孔4连接的一侧,且位于反焊盘区域1内。
在本申请实施例中,电路板可以为印刷电路板,其印刷电路板包括多层印刷电路层,具体的如图2所示,其为本申请实施例提供的一种印刷电路板的层状结构,其图2中所展示的是具有10层的印刷电路板,通过布置印刷电路板中每层印刷电路层的信号传输线来优化高速信号,提高信号传输的质量,在一个具体的实施例中,以印刷电路板中的某一层的结构来进行说明信号传输线的布局,其他各层印刷电路层中信号传输线的布局可以采用本申请实施例的方法来改善信号传输的质量。
具体的,以印刷电路板的第八层为例进行阐述,在本申请实施例中,多排引脚单元均为用于与连接器7进行连接的PIN脚,其中,PIN脚包括信号孔4和回流地孔5,本申请实施例通过在一对信号孔4外侧设置反焊盘区域1,来增加对信号孔4与差分走线连接处的阻抗,使得信号孔4与差分走线连接处与差分走线的阻抗相匹配,其反焊盘区域1的设置主要工艺为挖去信号孔4处垂直于电路板方向的所有GND层进行挖空处理,进而得到反焊盘区域1,从而使该电路板不再受PIN脚孔径的限制,避免信号孔4与差分走线阻抗的不一致。
本申请实施例在差分走线与信号孔4连接的一侧设置阻抗调节部2,用于提高差分走线上与信号孔4连接处的阻抗,使得信号孔4与差分走线连接处的阻抗连续性,保证传输信号损失最小,进而减少传输信号的反射损耗,从而避免了信号孔4与差分走线连接处的阻抗不连续性的情况发生。
在本申请实施例中,将差分走线设置成蛇形线,其中,呈蛇形线的差分走线的蛇形凸起靠近与蛇形凸起相邻的回流地孔5,且远离与蛇形凸起相邻的信号孔4,使得差分走线在传输高速信号时对高速信号实现了差分补偿,消除了高速信号传输的偏差,进而抑制共模损耗,有效降低对相邻信号的串扰,从而使电路板不再受相邻两排引脚单元的间距较窄的影响。
需要说明的是,本申请实施例中的电路板与连接器7和交换芯片8相连接,其中连接器7和交换芯片8位于电路板的TOP层,具体的结构如图3所示,其为本申请实施例提供的一种用于展示电路板与连接器7以及交换芯片8位置关系的结构示意图。
在一个可选的实施方式中,差分走线以紧耦合的方式布置在电路板上。
在本申请实施例中,差分走线在以紧耦合的方式布置在电路板上的基础上,将差分走线设置成蛇形线,且呈蛇形线的差分走线的蛇形凸起处靠近与蛇形凸起相邻的回流地孔5,且远离与蛇形凸起相邻的信号孔4的布置方式,还能够减免电路板在加工过程中旋转板材的步骤,这在一定程度上提高了电路板板材的利用率,进而降低了成本。
在一个可选的实施方式中,差分走线包括第一差分走线31与第二差分走线32,第一差分走线31与第二差分走线32相对平行设置。
在一个可选的实施方式中,第一差分走线31与第二差分走线32等间距设置。
在一个可选的实施方式中,第一差分走线31与第二差分走线32设置在电路板的同一层上。
在本申请实施例中,差分走线包括第一差分走线31和第二差分走线32,其第一差分走线31与第二差分走线32相对平行且等间距设置,其可以理解为第一差分走线31和第二差分走线32的布局路径相同,使得差分走线的抗干扰能力增强,有效改善高速信号传输性能。
需要说明的是,由于反焊盘区域1中的一对信号孔中间间隔设置离,故与一对信号孔4连接处的第一差分走线31和第二差分走线32则按照以下方式布局,第一差分走线31先由与一对信号孔4的中心连线的方向成第一预设方向布置,延伸一段距离后再由第一预设方向拐向与一对信号孔4的中心连线的垂直方向布置,此后按照与第二差分走线32等间距且相对平行的路径进行布局,第二差分走线32先由与一对信号孔4的中心连线的方向成第二预设方向布置,延伸一段距离后再由第二预设方向拐向与一对信号孔4的中心连线的垂直方向布置,此后按照与第一差分走线31等间距且相对平行的路径进行布局。
在一个可选的实施方式中,阻抗调节部2包括第一阻抗调节部2和第二阻抗调节部2,第一阻抗调节部2设置在第一差分走线31上,第二阻抗调节部2设置在第二差分走线32上。
在一个可选的实施方式中,阻抗调节部2与差分走线的材质相同。
在一个可选的实施方式中,阻抗调节部2的材质为铜皮。
在一个可选的实施方式中,阻抗调节部2的纵截面的形状为梯形。
在本申请实施例中,阻抗调节部2包括第一阻抗调节部2和第二阻抗调节部2,第一阻抗调节部2和第二阻抗调节部2分别与差分走线一一对应连接,其中,阻抗调节部2设置在差分走线与信号孔4连接的一侧,且位于反焊盘区域1内,进而使得信号孔4与差分走线连接处的阻抗连续性,其中,阻抗调节部2的材质与差分走线的材质相同,在一个具体的实施例中,阻抗调节部2的材质均为铜皮,且阻抗调节部2的纵截面的形状为有梯形,在此,需要说明的是,阻抗调节部2的材质也可以为其他材质,只要能够使信号孔4与差分走线连接处的阻抗连续性的材质均可,阻抗调节部2的纵截面的形状可以除梯形之外的其他形状,例如,三角形、矩形和菱形等,在此也不做具体的限定。
在一个可选的实施方式中,反焊盘区域1的形状为椭圆形;
在本申请实施例中,反焊盘区域1的形状为椭圆形,此外反焊盘区域1还可以为其他形状,能够增加对信号孔4与差分走线连接处阻抗的任何形状的反焊盘区域1均可,在此不做具体的限定。
基于上述对电路板的详细描述,通过有限元仿真分析软件HFSS建立3D仿真模型,来验证本申请实施例中所记载电路板的优势。
该验证过程则是对四种设计方案的电路板来进行仿真,通过对四种设计方案的电路板所形成的阻抗、差分反射和插入损耗的仿真,来验证本申请的电路板的设计方案能够有效改善高速信号的传输性能。
其中,第一种设计方案如图4所示,第一种设计方案记为case1,该case1的设计方案则是在PIN脚处无设置反焊盘区域1、在信号孔4与差分走线的连接处未设置阻抗调节部2和未设置呈蛇形线的差分走线。
第二种设计方案如图5所示,第二种设计方案记为case2,该case2的设计方案则是在PIN脚处设置反焊盘区域1,但是在信号孔4与差分走线的连接处未设置阻抗调节部2和未设置呈蛇形线的差分走线。
第三种设计方案如图6所示,第三种设计方案记为case3,该case3的设计方案则是在PIN脚处设置反焊盘区域1和在信号孔4与差分走线的连接处设置阻抗调节部2,但是未设置呈蛇形线的差分走线。
第四种设计方案如图1所示,第四种设计方案记为case4,该case4的设计方案即为本申请实施例提供的电路板。
对上述四种设计方案的电路板所形成的阻抗、差分反射和插入损耗的仿真,分别如图7、图8和图9所示,其中,图7中的横坐标表示时间,纵坐标表示阻抗值,图8中的横坐标表示频率,纵坐标表示差分反射与总反射的比值,图9中的横坐标表示频率,纵坐标表示插入损耗与总损耗的比值,则通过图7可以得出,本申请实施例提供的电路板所形成的阻抗具有较好的连续性,且平稳性较好;通过图8可以得出,本申请实施例提供的电路板所形成的信号差分反射最小;通过图9可以得出,本申请实施例提供的电路板所形成的插入损耗低于第一、第二和第三种设计方案中电路板的插入损耗,综上所述,本申请实施例所提供的电路板能够改善电路板与连接器7连接处高速信号的阻抗连续性,同时降低插入损耗和差分反射。
由本申请实施例的上述技术方案可见,本申请具有以下有益效果:
1、本申请通过在成对存在的信号孔外设置反焊盘区域以及将阻抗调节部设置在差分走线上且位于反焊盘区域的内侧,有效的优化了连接器与电路板连接处高速信号的阻抗连续性,进而降低了插入损耗和差分反射。
2、本申请通过设置呈蛇形线的差分走线,呈蛇形线的差分走线的蛇形凸起处靠近与蛇形凸起相邻的回流地孔,且远离与蛇形凸起相邻的信号孔,解决了差分走线以紧耦合的方式出线而带来的线损较大的问题,这在一定程度上抑制了共模损耗,降低了相邻信号的干扰。
3、本申请设置呈蛇形线的差分走线,还减免了电路板在加工过程中旋转板材的步骤,这在一定程度上提高了电路板板材的利用率,进而降低了成本。
4、本申请通过在预设区域设置反焊盘区域、阻抗调节部以及呈蛇形线的差分走线,进而提高了信号传输的质量,减少了对高速信号传输中的影响。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应所述以权利要求的保护范围为准。
Claims (10)
1.一种电路板,其特征在于,包括:
多排引脚单元;
单排引脚单元,所述单排引脚单元内设有交错布置的反焊盘区域(1)和回流地孔(5);
一对信号孔(4),设置于所述反焊盘区域(1)内;
差分走线,呈蛇形分布,所述差分走线与所述一对信号孔(4)一一对应连接;所述差分走线布置在相邻两排引脚单元之间;所述差分走线上的蛇形凸起靠近所述蛇形凸起周边的回流地孔(5),且远离所述蛇形凸起周边的信号孔(4);
阻抗调节部(2),所述阻抗调节部(2)设置在所述差分走线与所述信号孔(4)连接的一侧,且位于所述反焊盘区域(1)内。
2.根据权利要求1所述的电路板,其特征在于,所述差分走线包括第一差分走线(31)与第二差分走线(32),所述第一差分走线(31)与所述第二差分走线(32)相对平行设置。
3.根据权利要求2所述的电路板,其特征在于,所述第一差分走线(31)与所述第二差分走线(32)等间距设置。
4.根据权利要求2所述的电路板,其特征在于,所述第一差分走线(31)与所述第二差分走线(32)设置在所述电路板的同一层上。
5.根据权利要求2所述的电路板,其特征在于,所述阻抗调节部(2)包括第一阻抗调节部和第二阻抗调节部,所述第一阻抗调节部设置在所述第一差分走线(31)上,所述第二阻抗调节部设置在所述第二差分走线(32)上。
6.根据权利要求1所述的电路板,其特征在于,所述阻抗调节部(2)与所述差分走线的材质相同。
7.根据权利要求6所述的电路板,其特征在于,所述阻抗调节部(2)的材质为铜皮。
8.根据权利要求1所述的电路板,其特征在于,所述阻抗调节部(2)的纵截面的形状为梯形。
9.根据权利要求1所述的电路板,其特征在于,所述反焊盘区域(1)的形状为椭圆形。
10.根据权利要求1所述的电路板,其特征在于,所述差分走线以紧耦合的方式布置在所述电路板上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111432782.2A CN114143961B (zh) | 2021-11-29 | 2021-11-29 | 一种电路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111432782.2A CN114143961B (zh) | 2021-11-29 | 2021-11-29 | 一种电路板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114143961A true CN114143961A (zh) | 2022-03-04 |
CN114143961B CN114143961B (zh) | 2023-07-21 |
Family
ID=80389247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111432782.2A Active CN114143961B (zh) | 2021-11-29 | 2021-11-29 | 一种电路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114143961B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024045803A1 (zh) * | 2022-08-30 | 2024-03-07 | 中兴通讯股份有限公司 | 印制电路板、电子设备及控制差分对的传播延迟差的方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN207399606U (zh) * | 2017-09-11 | 2018-05-22 | 新华三技术有限公司 | 印刷电路板和电子设备 |
CN113133186A (zh) * | 2021-04-15 | 2021-07-16 | 山东英信计算机技术有限公司 | 一种基于PCIe 5.0协议的高密连接器PCB结构 |
WO2021196828A1 (zh) * | 2020-03-31 | 2021-10-07 | 苏州浪潮智能科技有限公司 | 一种电路板过孔的阻抗优化方法及电路板 |
-
2021
- 2021-11-29 CN CN202111432782.2A patent/CN114143961B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN207399606U (zh) * | 2017-09-11 | 2018-05-22 | 新华三技术有限公司 | 印刷电路板和电子设备 |
WO2021196828A1 (zh) * | 2020-03-31 | 2021-10-07 | 苏州浪潮智能科技有限公司 | 一种电路板过孔的阻抗优化方法及电路板 |
CN113133186A (zh) * | 2021-04-15 | 2021-07-16 | 山东英信计算机技术有限公司 | 一种基于PCIe 5.0协议的高密连接器PCB结构 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024045803A1 (zh) * | 2022-08-30 | 2024-03-07 | 中兴通讯股份有限公司 | 印制电路板、电子设备及控制差分对的传播延迟差的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114143961B (zh) | 2023-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7468894B2 (en) | Printed circuit board and method of reducing crosstalk in a printed circuit board | |
CN101176389B (zh) | 阻抗受控过孔结构 | |
US8049118B2 (en) | Printed circuit board | |
US7989708B2 (en) | Multi-layer wiring board | |
CN102291931B (zh) | 差动对信号传输结构、线路板及电子模块 | |
JP2000307204A (ja) | 接地導体を有する平型柔軟ケーブル | |
CN111343801B (zh) | 一种电路板过孔的阻抗优化方法及电路板 | |
CN114143961A (zh) | 一种电路板 | |
CN104488135A (zh) | 多层传输线 | |
TWI605736B (zh) | Loss-resistance structure of a high-frequency signal connection pad of a plug-in assembly | |
JP6611555B2 (ja) | プリント回路板及び電子機器 | |
CN202697021U (zh) | 金手指印制电路板 | |
CN201450139U (zh) | 插头连接装置及基板 | |
US11963295B2 (en) | Circuit apparatus, manufacturing method thereof and circuit system | |
JPH07202358A (ja) | 2層構造フレキシブルプリント基板 | |
US9913369B2 (en) | Circuit board structure with selectively corresponding ground layers | |
CN103025082B (zh) | 一种印刷电路板的制造方法和一种印刷电路板结构 | |
CN113078198B (zh) | 一种显示基板和显示装置 | |
CN113453415B (zh) | 信号传输电路以及印刷电路板 | |
TWM540453U (zh) | 軟式印刷電路板與硬式印刷電路板焊接結構 | |
CN112867243A (zh) | 多层电路板 | |
CN213126597U (zh) | 一种改善bga走线性能的pcb结构 | |
CN209824120U (zh) | 电路板及具有该电路板的电连接器 | |
CN217064111U (zh) | 芯片的供电网络和电子设备 | |
CN213845271U (zh) | 芯片内部地平面版图结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |