CN114138353A - 一种用于服务器的子板卡识别装置和服务器 - Google Patents

一种用于服务器的子板卡识别装置和服务器 Download PDF

Info

Publication number
CN114138353A
CN114138353A CN202111409913.5A CN202111409913A CN114138353A CN 114138353 A CN114138353 A CN 114138353A CN 202111409913 A CN202111409913 A CN 202111409913A CN 114138353 A CN114138353 A CN 114138353A
Authority
CN
China
Prior art keywords
daughter
server
board card
programmable logic
logic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202111409913.5A
Other languages
English (en)
Inventor
魏泽丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202111409913.5A priority Critical patent/CN114138353A/zh
Publication of CN114138353A publication Critical patent/CN114138353A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明涉及服务器领域，其涉及一种用于服务器的子板卡识别装置和服务器。所述装置包括：子板卡，子板卡上设置有延时电路；施密特触发器，输入端与延时电路的输出端连接；主板，主板上设置有复杂可编程逻辑器件，复杂可编程逻辑器件和延时电路采用相同电源供电，且复杂可编程逻辑器件构造为对施密特触发器的输出端进行采样直至检测到信号发生翻转以生成采样数据；控制器，控制器构造为读取采样数据，并基于预设板卡配置与采样信号对应关系为采样数据匹配对应的板卡配置。本发明的方案实现了采用单根信号线区分子板卡配置，解决服务器需要多根线区分不同配置的问题，改善服务器主板与子板卡互联连接器引脚数量紧张的问题，可扩展性强。

Description

一种用于服务器的子板卡识别装置和服务器
技术领域
本发明涉及服务器技术领域，尤其涉及一种用于服务器的子板卡识别装置和服务器。
背景技术
随着服务器可拓展化的发展，服务器主板涉及越来越规范化，当面对不同业务需求时，需要主板搭配各式各样的子板卡组成相应的配置，不同配置的区分是服务器系统设计的关键技术。另一方面，随着子板卡设计越来越复杂，子板卡与主板互联信号越来越多，主板与子板卡互联的连接器引脚数越来越少，每一个功能的实现都需要严格控制使用的引脚数。
同一个主板连接器如果在不同配置接入不同的子板卡，现有技术为在不同的子板卡上通过硬件电路的上下拉给到主板主控芯片区分。如为区分两张不同子板卡，则使用一根信号，通过对第一子板卡进行上拉、对第二子板卡进行下拉，主板主控芯片通过检测该信号的电平状态来判断所接卡的类型。如果需要区分四张子板卡则需要两根信号。随着配置的增多，需要区分的板卡配置就会增多，主板与子板卡的连接器需要预留的引脚就会增多。当连接器引脚不够用，例如主板设计完又有新的子板卡需要引入时，没有多余的引脚导致主板无法对不同子板卡进行区分。
发明内容
有鉴于此，有必要针对以上技术问题，提供能够采用单根信号线区分板卡配置的一种用于服务器的子板卡识别装置和服务器。
根据本发明的第一方面，提供了一种用于服务器的子板卡识别装置，所述装置包括：
子板卡，所述子板卡上设置有延时电路；
施密特触发器，所述施密特触发器的输入端与所述延时电路的输出端连接；
主板，所述主板上设置有复杂可编程逻辑器件，所述复杂可编程逻辑器件和所述延时电路采用相同电源供电，且所述复杂可编程逻辑器件构造为对所述施密特触发器的输出端进行采样直至检测到信号发生翻转以生成采样数据；以及
控制器，所述控制器构造为从所述复杂可编程逻辑器件读取所述采样数据，并基于预设板卡配置与采样信号对应关系为所述采样数据匹配对应的板卡配置。
在一些实施例中，所述延时电路包括上拉电阻和电容；
所述上拉电阻的第一端与所述电源连接，所述上拉电阻的第二端与所述电容的第一端连接，所述电容的第二端接地，所述上拉电阻的第二端和所述电容的第一端均与所述施密特触发器的输入端连接。
在一些实施例中，所述控制器为所述主板上的集成南桥，所述集成南桥通过串行总线与所述复杂可编程逻辑器件互联。
在一些实施例中，所述串行总线包括I2C总线、SPI总线和RS232总线。
在一些实施例中，所述子板卡和所述施密特触发器的数量均为多个，所述施密特触发器与所述子板卡一一对应，其中，相同配置的子板卡的延时电路对应相同延时时间，不同配置的子板卡的延时电路对应不同延时时间。
在一些实施例中，多个子板卡的延时电路对应的延时时间成等差数列。
在一些实施例中，所述复杂可编程逻辑器件以预设周期进行采样，所述预设周期等于两个相邻延时时间的差值。
在一些实施例中，所述复杂可编程逻辑器件的首次采样时间为所述复杂可编程逻辑器件初始化完成后预设时间，所述预设时间大于等于预设周期的一半，且所述预设时间小于所述预设周期。
在一些实施例中，所述施密特触发器设置在所述子板卡上，或者所述施密特触发器设置在所述主板上。
根据本发明的第二方面，提供了一种服务器，所述服务器包括以上所述的用于服务器的子板卡识别装置。
上述一种用于服务器的子板卡识别装置，通过在子板卡上设置延时电路，将主板上的复杂可编程逻辑器件通过施密特触发器连接到延时电路，并通过复杂可编程逻辑器件对施密特触发器的输出端进行采样直至检测到信号发生翻转以生成采样数据，最后由控制器读取采样数据，并基于预设板卡配置与采样信号对应关系为采样数据匹配对应的板卡配置，实现了采用单根信号线区分子板卡配置，解决服务器需要多根线区分不同配置的问题，改善服务器主板与子板卡互联连接器引脚数量紧张的问题，可区分配置数量多且可扩展性强。
此外，本发明还提供了一种服务器，同样能实现上述技术效果，这里不再赘述。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明一个实施例提供的用于服务器的子板卡识别装置的结构示意图；
图2为本发明有又一个实施例提供的用于服务器的子板卡识别方法的流程示意图。
【附图标记说明】
10：子板卡；11：上拉电阻；12：电容；
20：施密特触发器；
30：主板；31：复杂可编程逻辑器件；32：集成南桥；
40：电源。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
在一个实施例中，请参照图1所示，图1示出了本发明一个实施例提供的用于服务器的子板卡识别装置，具体来说该装置包括：
子板卡10，所述子板卡10上设置有延时电路；
在本实施例中，延时电路能够将信号延迟输出，延时电路可以是任何现有的延时电路，延时电路的延迟时间可以是任意时间，例如可以延迟10毫秒、100毫秒等。
施密特触发器20，所述施密特触发器的输入端与所述延时电路的输出端连接；
主板30，所述主板30上设置有复杂可编程逻辑器件31(Complex Programmablelogic device，简称CPLD)，所述复杂可编程逻辑器件31和所述延时电路采用相同电源40供电，且所述复杂可编程逻辑器件构造为对所述施密特触发器20的输出端进行采样直至检测到信号发生翻转以生成采样数据；
控制器，所述控制器构造为从所述复杂可编程逻辑器件31读取所述采样数据，并基于预设板卡配置与采样信号对应关系为所述采样数据匹配对应的板卡配置。
在本实施例中，控制器具有信号处理功能的芯片，控制器包括但不限于单片机、基板管理控制器、微处理器、中央处理器等等。
上述一种用于服务器的子板卡识别装置，通过在子板卡上设置延时电路，将主板上的复杂可编程逻辑器件通过施密特触发器连接到延时电路，并通过复杂可编程逻辑器件对施密特触发器的输出端进行采样直至检测到信号发生翻转以生成采样数据，最后由控制器读取采样数据，并基于预设板卡配置与采样信号对应关系为采样数据匹配对应的板卡配置，实现了采用单根信号线区分子板卡配置，解决服务器需要多根线区分不同配置的问题，改善服务器主板与子板卡互联连接器引脚数量紧张的问题，可区分配置数量多且可扩展性强。
在又一个实施例中，请再次结合图1所示，所述延时电路包括上拉电阻11和电容12；
所述上拉电阻11的第一端与所述电源40连接，所述上拉电阻11的第二端与所述电容12的第一端连接，所述电容12的第二端接地，所述上拉电阻11的第二端和所述电容12的第一端均与所述施密特触发器20的输入端连接。
在本实施例中，上述一种用于服务器的子板卡识别装置，通过上拉电阻和电容组成延时电路，结构简单、成本较低，并且通过设置不同上拉电阻值和电容值即可实现对延时时间的配置，使用灵活、方便。
在又一个实施例中，请再次结合图1所示，所述控制器为所述主板上的集成南桥32(Platform Controller Hub，简称PCH)，所述集成南桥32通过串行总线与所述复杂可编程逻辑器件31互联。
在一些可选地实施例中，所述串行总线包括I2C总线、SPI总线和RS232总线。
在本实施例中，控制器采用主板上已经有的器件即集成南桥实现对子板卡配置的识别，充分利用服务器主板上的现有资源，无需在主板上增设新的器件或者重新设计新主板，应用方便。
在另一个实施例中，所述子板卡和所述施密特触发器的数量均为多个，所述施密特触发器与所述子板卡一一对应，其中，相同配置型的子板卡的延时电路对应相同延时时间，不同配置的子板卡的延时电路对应不同延时时间。
在一些可选地实施例中，多个子板卡的延时电路对应的延时时间成等差数列。
具体举例来说，假设某一服务器有四个子板卡，四个子板卡依次记作子板卡A至子板卡D，四个子板卡均采用图1示出的方式与主板连接，相应地设置四个施密特触发器A至施密特触发器D与子板卡A至子板卡D上的延时电路输出端相连，如果子板卡A和子板卡D为配置相同的子板卡，子板卡A、子板卡C和子板卡D为三种不同的子板卡，此时可以将子板卡A和子板卡D上的延时电路设置成相同延时时间，将子板卡A、子板卡C和子板卡D上的延时电路设置成三种不同的延时时间，示例性地可以将子板卡A至子板卡D的延时时间依次设置成50毫秒、100毫秒、150毫秒和50毫秒。
需要说明的是，本实施例中列举的子板卡的数量、设置的具体延时时间仅用于举例说明，本发明实施例不对具体数量和时间取值进行限定，以上具体数值仅用于举例说明。
在一些可选地实施例中，所述复杂可编程逻辑器件31以预设周期进行采样，所述预设周期等于两个相邻延时时间的差值。
在一些可选地实施例中，所述复杂可编程逻辑器件的首次采样时间为所述复杂可编程逻辑器件初始化完成后预设时间，所述预设时间大于等于预设周期的一半，且所述预设时间小于所述预设周期。
在一些可选地实施例中，所述施密特触发器设置在所述子板卡上，或者所述施密特触发器设置在所述主板上。
在另一个实施例中，为了便于理解本发明的技术方案，下面结合图1和图2，采用将施密特触发器设置在子板卡上的情况为例，基于该装置的具体结构和该装置的使用方式进行详细说明，该装置的具体结构如下：
在子板卡10上增设上拉电阻11、电容12和施密特触发器20，由施密特触发器20向主板30输入用于区分配置的单根信号。主板通过复杂可编程逻辑器件31接收该单根信号，并通过总线与集成南桥32通信。子板卡10的上拉电阻11的上拉电源与主板的复杂可编程逻辑器件31供电为同一电源40。
使用该装置实现区分子板卡配置的原理如下：
由电源40向主板的复杂可编程逻辑器件31提供电源，不妨假设电源40上电到复杂可编程逻辑器件31初始化完成可以检测信号输入的时间为t1；
子板卡通过上拉电阻11与对地电容12组成延时电路，延时电路使输入到施密特触发器20的信号变缓从而延长施密特触发器输出时间，电阻、电容取值越大输入到施密特触发器的边沿越缓，施密特触发器的输出延迟越大。电阻、电容取值最大时，不妨假设触发器延迟输出的时间为t2(t2>t1)。
具体的该用于服务器的子板卡识别装置的使用方法如下：
步骤一，不同子板卡设计不同RC值，产生不同延迟的输出信号给到主板的复杂可编程逻辑器件；
在具体实施过程中可以采用如下方式设置各配置子板卡的延时时间：不妨假设需要区分n(n为大于等于2的正整数)张子板卡，则需要调节电阻、电容的值使存在(n-2)个相同的时间间隔Δt，使t1+(n-2)Δt＝t2。当取不同的电阻、电容值，可以使施密特触发器的输出延迟从t1到t2以Δt递增，由此可使复杂可编程逻辑器件31收到的上升沿时间有n种不同时间。
步骤二，复杂可编程逻辑器件采样n次该信号，将n个结果存入寄存器；
在具体实施过程中，设置复杂可编程逻辑器件31初始化完成后从1/2Δt后开始以Δt为时间间隔采样n次，并将n次数据记录到复杂可编程逻辑器件31自身的寄存器中。
步骤三，集成南桥通过与复杂可编程逻辑器件通讯的总线读取复杂可编程逻辑器件内寄存器的值，从而取板卡配置。
举例来说，假设VCC上电后100ms CPLD初始化完成，当需要区分3种子板卡时，可设置RC最大时延200ms，分别设置子板卡A的延时100ms，子板卡B延时150ms、子板卡C延时200ms，复杂可编程逻辑器件在初始化后的25ms、75ms、125ms采样，如果是子板卡A接入，复杂可编程逻辑器件存储的采样数据为111，如果是子板卡B接入，复杂可编程逻辑器件存储的采样数据为011，如果是子板卡C接入，复杂可编程逻辑器件存储的采样数据为001。主板上的集成南桥根据复杂可编程逻辑器件内存储的采样信号即可判断出子板卡的板卡配置。
在又一个实施例中，本发明还提供了一种服务器，所述服务器包括以上所述的用于服务器的子板卡识别装置。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种用于服务器的子板卡识别装置，其特征在于，所述装置包括：
子板卡，所述子板卡上设置有延时电路；
施密特触发器，所述施密特触发器的输入端与所述延时电路的输出端连接；
主板，所述主板上设置有复杂可编程逻辑器件，所述复杂可编程逻辑器件和所述延时电路采用相同电源供电，且所述复杂可编程逻辑器件构造为对所述施密特触发器的输出端进行采样直至检测到信号发生翻转以生成采样数据；以及
控制器，所述控制器构造为从所述复杂可编程逻辑器件读取所述采样数据，并基于预设板卡配置与采样信号对应关系为所述采样数据匹配对应的板卡配置。
2.根据权利要求1所述的用于服务器的子板卡识别装置，其特征在于，所述延时电路包括上拉电阻和电容；
所述上拉电阻的第一端与所述电源连接，所述上拉电阻的第二端与所述电容的第一端连接，所述电容的第二端接地，所述上拉电阻的第二端和所述电容的第一端均与所述施密特触发器的输入端连接。
3.根据权利要求1所述的用于服务器的子板卡识别装置，其特征在于，所述控制器为所述主板上的集成南桥，所述集成南桥通过串行总线与所述复杂可编程逻辑器件互联。
4.根据权利要求3所述的用于服务器的子板卡识别装置，其特征在于，所述串行总线包括I2C总线、SPI总线和RS232总线。
5.根据权利要求1所述的用于服务器的子板卡识别装置，其特征在于，所述子板卡和所述施密特触发器的数量均为多个，所述施密特触发器与所述子板卡一一对应，其中，相同配置的子板卡的延时电路对应相同延时时间，不同配置的子板卡的延时电路对应不同延时时间。
6.根据权利要求5所述的用于服务器的子板卡识别装置，其特征在于，多个子板卡的延时电路对应的延时时间成等差数列。
7.根据权利要求6所述的用于服务器的子板卡识别装置，其特征在于，所述复杂可编程逻辑器件以预设周期进行采样，所述预设周期等于两个相邻延时时间的差值。
8.根据权利要求7所述的用于服务器的子板卡识别装置，其特征在于，所述复杂可编程逻辑器件的首次采样时间为所述复杂可编程逻辑器件初始化完成后预设时间，所述预设时间大于等于预设周期的一半，且所述预设时间小于所述预设周期。
9.根据权利要求1至8任意一项所述的用于服务器的子板卡识别装置，其特征在于，所述施密特触发器设置在所述子板卡上，或者所述施密特触发器设置在所述主板上。
10.一种服务器，其特征在于，所述服务器包括权利要求1至9任意一项所述的用于服务器的子板卡识别装置。
CN202111409913.5A 2021-11-20 2021-11-20 一种用于服务器的子板卡识别装置和服务器 Withdrawn CN114138353A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111409913.5A CN114138353A (zh) 2021-11-20 2021-11-20 一种用于服务器的子板卡识别装置和服务器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111409913.5A CN114138353A (zh) 2021-11-20 2021-11-20 一种用于服务器的子板卡识别装置和服务器

Publications (1)

Publication Number Publication Date
CN114138353A true CN114138353A (zh) 2022-03-04

Family

ID=80391638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111409913.5A Withdrawn CN114138353A (zh) 2021-11-20 2021-11-20 一种用于服务器的子板卡识别装置和服务器

Country Status (1)

Country Link
CN (1) CN114138353A (zh)

Similar Documents

Publication Publication Date Title
RU2009539C1 (ru) Плата расширения вычислительной системы
KR100580965B1 (ko) 버스 인터페이스 시스템 및 그 방법
US10409753B2 (en) Adapters, systems and methods for adapting PCIe expansion cards to PCIe component bays
CN108763124B (zh) 一种PCIE Riser卡
CN111752871A (zh) 一种同一pcie槽位兼容不同pcie带宽的pcie设备、装置及方法
CN211427190U (zh) 一种基于飞腾处理器2000+的服务器电路和主板
US7685329B1 (en) Detecting the presence and activity of a mass storage device
CN101470584A (zh) 硬盘扩展装置
US20080244141A1 (en) High bandwidth cable extensions
US11232061B2 (en) CompactFlash express (CFX) adapters
CN111881074B (zh) 电子系统、主机端装置及控制方法
CN220473935U (zh) 一种支持识别检测的pcie扩展系统
CN114138353A (zh) 一种用于服务器的子板卡识别装置和服务器
CN115599727A (zh) 一种pcie设备带宽分配方法及相关装置
CN214311726U (zh) 一种用于原型验证的适配板
US11467780B1 (en) System and method for automatic identification and bios configuration of drives in a backplane
CN115303203A (zh) 车载控制器的调试板、车载控制器主板及车辆
CN116148627A (zh) 电路板中PCIe CEM连接接口的检测系统及其方法
CN115878523A (zh) 一种网卡适配电路、网卡适配方法以及相关装置
CN209132718U (zh) 一种标准pcie子卡及ocp子卡的供电治具
CN115905072A (zh) 计算机系统、基于PCIe设备的控制方法及相关设备
CN113204509A (zh) 一种热插拔连接装置和总成
CN217088000U (zh) 图像采集卡及其信号底板
CN111143271A (zh) 嵌入式设备中子板类型自动识别方法及系统
US11509751B2 (en) Self-describing system using single-source/multi-destination cable

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20220304