CN114123732A - 消隐时间迭代控制方法 - Google Patents

Abstract

本发明公开了一种消隐时间迭代控制方法：按照使得开关电路根据迭代得到最佳的消隐时间运行得到的开关周期Ts介于最小允许开关周期Tsmin和最大允许开关周期Tsmax之间为目标的，对消隐时间电路进行迭代控制，消隐时间电路中的开关Qs是受控于消隐时间脉冲，消隐时间脉冲宽度是由迭代调节进行设定。本发明的消隐时间的迭代操作可以有效的扩展具有消隐时间的峰值电流控制的动态控制范围，消隐时间的迭代操作使得具有消隐时间的峰值电流控制的动态控制范围平滑扩展。

Description

消隐时间迭代控制方法

技术领域

本发明涉及一种消隐时间迭代控制方法。

背景技术

在峰值电流控制中，电感电流Is在检测电阻Rs上电压经电压比较器与阀电平Vref比较决定该检测电阻Rs上电压是否大于这阀电平Vref。当检测电阻Rs上电压大于阀电平，该电压比较器输出逻辑高电平；反之则输出逻辑低电平。由于在电路中各种寄生参数的存在，当电感电流Is突变增加时，会在检测电阻Rs出现一些不希望的电压干扰。为了避免这些不希望的电压干扰进入电压比较器，通常会在电路中增加消隐电路，如图1所示，在该电感电流Is突变时，把输入到电压比较器的电压先经电阻Rd和开关Qs在一段消隐时间内导通而暂时强制为零；经过这一消隐时间后，由于开关Qs截至才让检测电阻Rs电压经电阻Rd输入到电压比较器。该消隐时间是由消隐时间脉冲宽度控制，通常该消隐时间脉冲固定宽度大约为200～400ns。

引入消隐时间可以提高峰值电流控制的抗干扰能力，但也限制了峰值电流控制的动态控制范围。在消隐时间内，即使峰值电流对应的检测电阻Rs上电压已经大于阀电平Vref，但由于电压比较器的输入电压依旧为零，比较器不会输出逻辑高电平控制峰值电流，而使得在检测电阻Rs上的电压不大于阀电平；直到消隐时间结束后，检测电阻Rs上电压才加到电压比较器，电压比较器才会输出逻辑高电平来控制峰值电流，这时电感电流在检测电阻Rs上电压已超过了阀电平Vref；也就是说电感峰值电流已经超过所需要控制对应阀电平的电流；也就是说，由于消隐时间的引入，导致和限制了峰值电流控制的动态控制范围。

发明内容

本发明要解决的技术问题是如何扩大具有消隐时间的峰值电流控制的动态控制范围，从而提供一种消隐时间迭代控制方法。

为解决上述技术问题，本发明提供一种消隐时间迭代控制方法：对消隐时间电路进行迭代控制，消隐时间电路中的开关Qs是受控于消隐时间脉冲，消隐时间脉冲宽度是由迭代调节进行设定(即，迭代调节达到最佳的消隐时间脉冲宽度)。

作为本发明的消隐时间迭代控制方法的改进：按照使得开关电路根据迭代得到最佳的消隐时间运行得到的开关周期Ts介于最小允许开关周期Tsmin和最大允许开关周期Tsmax之间为目标的，对消隐时间电路进行迭代控制，消隐时间电路中的开关Qs是受控于消隐时间脉冲，消隐时间脉冲宽度是由迭代调节进行设定(即，迭代调节达到最佳的消隐时间脉冲宽度)。

作为本发明的消隐时间迭代控制方法的进一步改进：包括用于记录客观的开关周期Ts的可复位积分器(即，可复位积分电路)、对应最小允许开关周期的阀电平Vref1、对应最大允许开关周期的阀电平Vref2；

每个开关周期Ts开始，可复位积分器将积分输出电压清零后开始积分操作，从而使得积分输出电压自零开始随时间增加而增加；

通过调整可复位积分器上的电压VIN使得：当开关周期Ts起始到积分输出电压与Vref1经比较器1比较后输出逻辑高电平的时间段对应最小允许开关周期Tsmin；当开关周期Ts起始到积分输出电压与Vref2经比较器2比较后输出逻辑高电平的时间段对应最大允许开关周期Tsmax；

根据比较器1和比较器2输出的逻辑电平组合调节消隐时间增加/减小或保留原状态(即保持不变)；从而相应调节消隐时间脉冲宽度。

作为本发明的消隐时间迭代控制方法的进一步改进：

组合逻辑模块(组合逻辑)根据比较器1和比较器2输出的逻辑电平，产生对应的加、减或保持不变的逻辑控制信号来控制累加器进行相应的操作，从而使得累加器进行相应的增加、减少或保持不变；

累加器的输出控制单稳电路输出的消隐时间脉冲宽度，消隐时间脉冲宽度决定消隐时间持续的长短。

作为本发明的消隐时间迭代控制方法的进一步改进：根据比较器1和比较器2输出的逻辑电平组合调节消隐时间增加和减小具体为如下所述：

当比较器1和比较器2输出的逻辑电平均为低电平，消隐时间增加(增加一档)；

当比较器1和比较器2输出的逻辑电平均为高电平，消隐时间减少(减少一档)；

当比较器1输出的逻辑电平为高电平而比较器2输出的逻辑电平为低电平，消隐时间不改变而保持原值。

作为本发明的消隐时间迭代控制方法的进一步改进：消隐时间电路是由检测电阻Rs经串联电阻Rd和开关Qs入地构成；

当消隐时间脉冲出现时，开关Qs导通，检测电阻Rs上电压经串联电阻Rd入地；电压比较器的输入为零；当消隐时间脉冲消失，开关Qs截至，检测电阻Rs上电压经串联电阻Rd加到电压比较器的输入端；每个开关周期开始时触发所述单稳电路产生累加器输出值对应脉宽的消隐时间脉冲。

作为本发明的消隐时间迭代控制方法的进一步改进：

所述可复位积分器为加法计数器(可清零的N位的加法计数器)，所述累加器为加减计数器；

加法计数器输入端接收来自开关电路运行得到的实际开关周期Ts，加法计数器内设置时钟CK，加法计数器的输出端分别与数字比较器2和数字比较器1的输入正端相连；来自给定的N位数字量S2与数字比较器2的输入负端相连，来自给定的N位数字量S1与数字比较器1的输入负端相连，数字比较器2和数字比较器1的输出端与组合逻辑的输入端相连，组合逻辑的输出端、加减计数器、单稳电路依次相连；

当加法计数器的N位数和对应时钟CK确定后，可以确定两个N位数字量S1和S2对应的最小允许开关周期Tsmin和最大允许开关周期Tsmax；使用数字比较器1和数字比较器2把加法计数器的N位数字量与N位数字量S1、N位数字量S2进行比较；数字比较器1和数字比较器2的逻辑输出经组合逻辑(组合逻辑模块)控制加减计数器的增加和减少或不变；

加减计数器的输出是N1位数字量，所述N1位数字量按照对应的权控制对应的电流源大小对单稳电路中电容充电而调节对应的消隐时间脉冲的脉宽。

作为本发明的消隐时间迭代控制方法的进一步改进：

所述可复位积分器为电流源Io对带清零开关的电容Ct充电电路，包括相并联的电流源Io、电容Ct、开关K，电流源Io的负端、电容Ct、开关K的负端入地；开关K的正端分别与电压比较器2和电压比较器1的输入正端相连；

所述累加器为加减计数器；

调整电流源Io大小使得电容Ct上达到最高电压时的时间是大于最大允许开关周期；电容Ct上电压分别与阀电平Vref1和阀电平Vref2经电压比较器1和电压比较器2比较对应的时间段是对应Tsmin和Tsmax；电压比较器1和电压比较器2的输出逻辑经组合逻辑模块控制加减计数器的增加、减少或保持不变；

所述加减计数器的输出是N1位数字量，所述N1位数字量按照对应的权控制对应的电流源大小对单稳电路中电容充电而调节对应的消隐时间脉冲的脉宽。

在本发明中，由具有消隐时间的峰值电流控制的控制机理已知：当消隐时间一结束，检测电阻Rs上电压就送到电压比较器，如果电压比较器发现检测电阻Rs上电压已大于阀电平Vref而输出逻辑高电平；当然如果该检测电阻Rs上电压还没有大于阀电平Vref，电压比较器就依旧输出逻辑低电平，直到该检测电阻Rs上电压大于阀电平Vref才输出逻辑高电平。显然如果控制或者调节该消隐时间，即调节消隐时间脉冲宽度，就能控制消隐时间结束后的最低电感峰值电流大小。

按照什么要求和方法来调节该消隐时间脉冲宽度是本发明所需要考虑的问题。在开关电路调节输出电流中，在深度调节方案中，需要降低开关频率来增加输出电流的调节范围。但这开关频率通常有一个下限，即，要高于人耳能听到的上限频率20KHz(即，开关周期必须小于50us)。本发明就以最大允许开关周期Tsmax小于50us和最小允许开关周期Tsmin(即，最高允许开关频率)为要求以加减迭代的方法来调节该消隐时间，从而使得开关电路的开关频率高于20KHz(即，开关周期小于50us)小于最高允许开关频率。消隐时间迭代调节原理如下：分为减少迭代操作和增加迭代操作。

1.减少迭代操作：

减少迭代操作是从一个消隐时间初始值开始进行迭代减少，设定最大消隐时间，例如400ns，作为消隐时间初始值。把开关电路依据该消隐时间初始值的开关周期Ts记录下来与最大允许开关周期Tsmax进行比较，如果这记录的开关周期Ts大于最大允许开关周期Tsmax，说明目前的消隐时间初始值大了，导致开关周期Ts大于最大允许开关周期Tsmax；把消隐时间初始值减小一档，并保持这更新的消隐时间，这样完成第一次迭代操作。在第二次迭代操作中，开关电路依据这更新的消隐时间的开关周期Ts记录下来与最大允许开关周期Tsmax进行比较，如果这记录的开关周期Ts还大于最大允许开关周期Tsmax，说明目前更新的消隐时间还是大了，导致开关周期Ts还大于最大允许开关周期Tsmax；把消隐时间再减小一档，并保持这更新的消隐时间；这样经过数次迭代，得到合适的消隐时间可以使得开关电路依据这消隐时间的开关周期Ts是小于最大允许开关周期Tsmax。

2.增加迭代操作：

增加迭代操作是从一个消隐时间初始值开始进行迭代增加，设定最小消隐时间，例如150ns，作为消隐时间初始值。根据设置的最小允许开关周期Tsmin，这通常是允许最高开关频率对应的最小允许开关周期Tsmin，要使得开关电路依据这消隐时间的开关周期Ts是大于最小允许开关周期。如果开关电路依据这初始消隐时间的开关周期是Ts小于最小允许开关周期Tsmin，说明目前的消隐时间初始值小了，导致开关周期Ts小于最小允许开关周期Tsmin；把消隐时间增加一档，并保持这更新的消隐时间，这样完成第一次迭代操作。在第二次迭代操作中，开关电路依据这更新的消隐时间的开关周期Ts记录下来与最小允许开关周期Tsmin进行比较，如果这记录的开关周期Ts还是小于最小允许开关周期Tsmin，说明目前的消隐时间还是小了，导致开关周期Ts小于最小允许开关周期Tsmin；把消隐时间再增加一档，并保持这更新的消隐时间；这样经过数次迭代，得到合适的消隐时间可以使得开关电路依据这消隐时间的开关周期Ts是大于最小允许开关周期Tsmin。

经过消隐时间增加或减少的迭代操作，可以得到合适的消隐时间可以使得开关电路依据这消隐时间的开关周期是介于最大允许开关周期和最小允许开关周期之间，即如图3所示合适开关周期。

相对于现有技术而言，其技术优势如下：

1.消隐时间的迭代操作可以有效的扩展具有消隐时间的峰值电流控制的动态控制范围。

2.消隐时间的迭代操作使得具有消隐时间的峰值电流控制的动态控制范围平滑扩展。

3.消隐时间的迭代操作是仅仅根据开关电路依据这消隐时间的开关周期大小进行跌代操作与具体输出电流大小无关。这消隐时间的变化范围以及每一档变化的量大小可以根据实际需要来确定。

附图说明

下面结合附图对本发明的具体实施方式作进一步详细说明。

图1为现有的具有消隐时间的峰值电流控制的输入消隐电路图(现有技术，即固定消隐时间)；

图2为本发明实施例1对应的基本消隐时间迭代操作方框图；

图3为实施例1中积分波形图对应开关周期Ts大于最大允许开关周期的情况；

图4为本发明实施例2对应的纯数字消隐时间迭代操作电路图；

图5为本发明实施例3对应的模拟数字混合消隐时间迭代操作电路图。

具体实施方式

下面结合具体实施例对本发明进行进一步描述，但本发明的保护范围并不仅限于此：

实施例1、一种消隐时间迭代控制方法，如图2所述：

可复位积分器的输入端分别接收来自给定的电压VIN和开关电路根据上一次迭代得到的消隐时间运行得到的开关周期Ts，可复位积分器的输出端分别与比较器2和比较器1的输入正端相连；给定的阀电平Vref2与比较器2的输入负端相连，给定的阀电平Vref1与比较器1的输入负端相连，并且Vref2>Vref1。比较器2和比较器1的输出端与组合逻辑的输入端相连，组合逻辑的输出端、累加器、单稳电路依次相连；来自开关电路根据上一次迭代得到的消隐时间运行得到的开关周期Ts分别与累加器的一输入端、单稳电路的一输入端相连。

可复位积分器根据给定的电压VIN对开关电路运行得到的开关周期Ts时间进行积分处理，然后将积分的处理结果(即，对应开关周期Ts的积分输出电压)分别传输至比较器2和比较器1进行电压比较的处理；

比较器2和比较器1将所得的与积分输出电压比较的结果输入至组合逻辑模块进行组合逻辑处理，组合逻辑模块将所得的组合逻辑结果输入至累加器，累加器根据这输入的组合逻辑在开关周期Ts时刻进行迭代的累加处理，而后将累加处理结果输入至单稳电路调整在下一新开关周期Ts触发下输出对应的脉冲宽度，单稳电路的输出为消隐时间脉冲。

在本发明中：“组合逻辑”、“单稳电路”均为常规现有技术。

按照消隐时间迭代调节原理，需要一个电路来记录客观的开关周期Ts；这可以用一可复位积分电路来完成，每个开关周期Ts开始将积分输出电压清零后开始积分操作，这样积分输出电压自零开始随时间增加而增加。对应最小允许开关周期和最大允许开关周期可以选用两个合适的阀电平Vref1和Vref2来表征。通过调整合适的电压VIN可以使得：当开关周期Ts起始到积分输出电压与Vref1经比较器1比较后输出逻辑高电平的时间段对应最小允许开关周期Tsmin；当开关周期Ts起始到积分输出电压与Vref2经比较器2比较后输出逻辑高电平的时间段对应最大允许开关周期Tsmax。如图3所示的积分波形图对应Tsmax和Tsmin。

当一个开关周期Ts结束时(即，针对当前开关周期结束时)，经两比较器输出的逻辑电平已有三种判断结果：

1、当这当前开关周期结束时，积分输出电压与Vref1经比较器1输出为逻辑低电平并且积分输出电压与Vref2经比较器2输出也为逻辑低电平，这意味这开关周期是小于最小允许开关周期。

2、当这当前开关周期结束时，积分输出电压与Vref1经比较器1输出逻辑高电平并且积分输出电压与Vref2经比较器2输出也为逻辑高电平，这意味这开关周期是大于最大允许开关周期。

3、当这当前开关周期结束时，积分输出电压与Vref1经比较器1输出为逻辑高电平并且积分输出电压与Vref2经比较器2输出为逻辑低电平，这意味这开关周期是大于最小允许开关周期但小于最大允许开关周期。

根据比较器1和比较器2输出的逻辑电平组合可以调节消隐时间增加和减小：

1.比较器1和比较器2输出的逻辑电平均为低电平，消隐时间增加一档。

2.比较器1和比较器2输出的逻辑电平均为高电平，消隐时间减少一档。

3.比较器1输出的逻辑电平为高电平而比较器2输出的逻辑电平为低电平，消隐时间不改变而保持原值。

组合逻辑模块根据比较器1和2的输出逻辑电平产生对应的加，减或保持不变的逻辑控制信号来控制累加器进行相应的操作，即累加器进行增加，减少或保持不变。

累加器的输出控制单稳电路输出的消隐时间脉冲宽度，消隐时间脉冲宽度决定消隐时间持续的长短。

图1所示的消隐时间电路是由检测电阻Rs经串联电阻Rd和开关Qs入地构成。开关Qs是受控于消隐时间脉冲。在已有技术中，该消隐时间脉冲宽度是固定。而在本发明中，这消隐时间脉冲宽度是由迭代调节达到最佳的消隐时间脉冲宽度。消隐时间电路架构与现有技术的消隐时间电路架构相同，即开关Qs的源极入地，开关Qs的漏极与串联电阻Rd相连；开关Qs的栅极与消隐时间脉冲相连；这消隐时间脉冲宽度是可变的。

当消隐时间脉冲出现时，开关Qs导通，检测电阻Rs上电压经串联电阻Rd入地；电压比较器的输入为零；当消隐时间脉冲消失，开关Qs截至，检测电阻Rs上电压经串联电阻Rd加到电压比较器的输入端。每个开关周期开始时触发这单稳电路产生累加器输出值对应脉宽的消隐时间脉冲。

在具体电路实施消隐时间迭代调节中，可以用纯数字电路也可用模拟数字混合电路。

实施例2：一种纯数字电路实现方式，如图4所述：

实施例1中用于记录客观的开关周期的可复位积分电路可以用一可清零的N位的加法计数器来替换，且，累加器用“加减计数器”来替代。

具体如下：

加法计数器输入端接收来自开关电路运行得到的实际开关周期Ts，加法计数器内设置时钟CK，加法计数器的输出端分别与数字比较器2和数字比较器1的输入正端相连；来自给定的N位S2与数字比较器2的输入负端相连，来自给定的N位S1与数字比较器1的输入负端相连，数字比较器2和数字比较器1的输出端与组合逻辑的输入端相连，组合逻辑的输出端、加减计数器、单稳电路依次相连。

加法计数器的输出是N位数字量。调整加法计数器的时钟CK可以调整对应N位全1的时间，这对应N位全1的时间是大于最大允许开关周期Tsmax。当这加法计数器的N位数和对应时钟CK确定后，可以确定两个N位数字量S1和S2对应最小允许开关周期Tsmin和最大允许开关周期Tsmax。使用两个数字比较器1和2把这加法计数器的N位数字量与N位数字量S1和S2进行比较。数字比较器1和2的逻辑输出经组合逻辑模块控制累加器的增加和减少或不变。这累加器是由加减计数器构成。这加减计数器的输出是N1位数字量。这N1位数字量可以按照对应的权控制对应的电流源大小对单稳电路中电容充电而调节对应的消隐时间脉冲的脉宽。这消隐时间脉冲宽度控制消隐时间电路的开关Qs的导通和截至。当消隐时间电路(图1所示)的开关Qs导通时，检测电阻Rs上电压不送入电压比较器，直到消隐时间电路的开关Qs截至时，检测电阻上电压送入电压比较器。

当图4的单稳电路发出的“消隐时间脉冲”与图1中的开关Qs的栅极相连时，这消隐时间是随消隐时间脉冲宽度控制的，是随加减计数器的值大小变化的。

实施例3：一种模拟数字混合电路实现方式，如图5所述：

实施例1中的记录客观的开关周期的可复位积分电路可以用一电流源Io对带清零开关的电容Ct充电电路替换，且，累加器用“加减计数器”来替代。

具体如下：

电流源Io、电容Ct、开关K相并列，且电流源Io的负端、电容Ct、开关K的负端入地；开关K的正端分别与电压比较器2和电压比较器1的输入正端相连；其余等同于实施例1。

调整合适的电流源Io大小使得电容Ct上达到最高电压时的时间是大于最大允许开关周期。设定量阀电平Vref1和Vref2.电容Ct上电压分别与Vref1和Vref2经电压比较器1和2比较对应的时间段是对应Tsmin和Tsmax。电压比较器1和2的输出逻辑经组合逻辑模块控制累加器的增加和减少或不变。这累加器是由加减计数器构成。这加减计数器的输出是N1位数字量。这N1位数字量可以按照对应的权控制对应的电流源大小对单稳电路中电容充电而调节对应的消隐时间脉冲的脉宽。这消隐时间脉冲控制消隐时间电路(图1所示)的开关Qs的导通和截至。当消隐时间电路的开关Qs导通时，检测电阻Rs上电压不送入电压比较器，直到消隐时间电路的开关Qs截至时，检测电阻上电压送入电压比较器。

最后，还需要注意的是，以上列举的仅是本发明的若干个具体实施例。显然，本发明不限于以上实施例，还可以有许多变形。本领域的普通技术人员能从本发明公开的内容直接导出或联想到的所有变形，均应认为是本发明的保护范围。

Claims (8)

1.消隐时间迭代控制方法，其特征在于：对消隐时间电路进行迭代控制，消隐时间电路中的开关Qs是受控于消隐时间脉冲，消隐时间脉冲宽度是由迭代调节进行设定。

2.根据权利要求1所述的消隐时间迭代控制方法，其特征在于：按照使得开关电路根据迭代得到最佳的消隐时间运行得到的开关周期Ts介于最小允许开关周期Tsmin和最大允许开关周期Tsmax之间为目标的，对消隐时间电路进行迭代控制，消隐时间电路中的开关Qs是受控于消隐时间脉冲，消隐时间脉冲宽度是由迭代调节进行设定。

3.根据权利要求2所述的消隐时间迭代控制方法，其特征在于：包括用于记录客观的开关周期Ts的可复位积分器、对应最小允许开关周期的阀电平Vref1、对应最大允许开关周期的阀电平Vref2；

每个开关周期Ts开始，可复位积分器将积分输出电压清零后开始积分操作，从而使得积分输出电压自零开始随时间增加而增加；

通过调整可复位积分器上的电压VIN使得：当开关周期Ts起始到积分输出电压与Vref1经比较器1比较后输出逻辑高电平的时间段对应最小允许开关周期Tsmin；当开关周期Ts起始到积分输出电压与Vref2经比较器2比较后输出逻辑高电平的时间段对应最大允许开关周期Tsmax；

根据比较器1和比较器2输出的逻辑电平组合调节消隐时间增加/减小或保留原状态；从而相应调节消隐时间脉冲宽度。

4.根据权利要求3所述的消隐时间迭代控制方法，其特征在于：

组合逻辑模块根据比较器1和比较器2输出的逻辑电平，产生对应的加、减或保持不变的逻辑控制信号来控制累加器进行相应的操作，从而使得累加器进行相应的增加、减少或保持不变；

累加器的输出控制单稳电路输出的消隐时间脉冲宽度，消隐时间脉冲宽度决定消隐时间持续的长短。

5.根据权利要求3或4所述的消隐时间迭代控制方法，其特征在于，所述根据比较器1和比较器2输出的逻辑电平组合调节消隐时间增加和减小具体为如下所述：

当比较器1和比较器2输出的逻辑电平均为低电平，消隐时间增加；

当比较器1和比较器2输出的逻辑电平均为高电平，消隐时间减少；

当比较器1输出的逻辑电平为高电平而比较器2输出的逻辑电平为低电平，消隐时间不改变而保持原值。

6.根据权利要求1～5任一所述的消隐时间迭代控制方法，其特征在于：消隐时间电路是由检测电阻Rs经串联电阻Rd和开关Qs入地构成；

当消隐时间脉冲出现时，开关Qs导通，检测电阻Rs上电压经串联电阻Rd入地；电压比较器的输入为零；当消隐时间脉冲消失，开关Qs截至，检测电阻Rs上电压经串联电阻Rd加到电压比较器的输入端；每个开关周期开始时触发所述单稳电路产生累加器输出值对应脉宽的消隐时间脉冲。

7.根据权利要求6所述的消隐时间迭代控制方法，其特征在于：

所述可复位积分器为加法计数器，所述累加器为加减计数器；

加法计数器输入端接收来自开关电路运行得到的实际开关周期Ts，加法计数器内设置时钟CK，加法计数器的输出端分别与数字比较器2和数字比较器1的输入正端相连；来自给定的N位数字量S2与数字比较器2的输入负端相连，来自给定的N位数字量S1与数字比较器1的输入负端相连，数字比较器2和数字比较器1的输出端与组合逻辑的输入端相连，组合逻辑的输出端、加减计数器、单稳电路依次相连；

当加法计数器的N位数和对应时钟CK确定后，可以确定两个N位数字量S1和S2对应的最小允许开关周期Tsmin和最大允许开关周期Tsmax；使用数字比较器1和数字比较器2把加法计数器的N位数字量与N位数字量S1、N位数字量S2进行比较；数字比较器1和数字比较器2的逻辑输出经组合逻辑控制加减计数器的增加和减少或不变；

加减计数器的输出是N1位数字量，所述N1位数字量按照对应的权控制对应的电流源大小对单稳电路中电容充电而调节对应的消隐时间脉冲的脉宽。

8.根据权利要求6所述的消隐时间迭代控制方法，其特征在于：

所述可复位积分器为电流源Io对带清零开关的电容Ct充电电路，包括相并联的电流源Io、电容Ct、开关K，电流源Io的负端、电容Ct、开关K的负端入地；开关K的正端分别与电压比较器2和电压比较器1的输入正端相连；

所述累加器为加减计数器；

调整电流源Io大小使得电容Ct上达到最高电压时的时间是大于最大允许开关周期；电容Ct上电压分别与阀电平Vref1和阀电平Vref2经电压比较器1和电压比较器2比较对应的时间段是对应Tsmin和Tsmax；电压比较器1和电压比较器2的输出逻辑经组合逻辑模块控制加减计数器的增加、减少或保持不变；

所述加减计数器的输出是N1位数字量，所述N1位数字量按照对应的权控制对应的电流源大小对单稳电路中电容充电而调节对应的消隐时间脉冲的脉宽。

Images