CN114122114A - 一种半导体结构、器件及其制备方法 - Google Patents

一种半导体结构、器件及其制备方法 Download PDF

Info

Publication number
CN114122114A
CN114122114A CN202210103757.8A CN202210103757A CN114122114A CN 114122114 A CN114122114 A CN 114122114A CN 202210103757 A CN202210103757 A CN 202210103757A CN 114122114 A CN114122114 A CN 114122114A
Authority
CN
China
Prior art keywords
type layer
layer
semiconductor structure
substrate
conductive type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210103757.8A
Other languages
English (en)
Inventor
刘尧
刘盛富
刘筱伟
刘海彬
段花花
刘森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micro Niche Guangzhou Semiconductor Co ltd
Original Assignee
Micro Niche Guangzhou Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micro Niche Guangzhou Semiconductor Co ltd filed Critical Micro Niche Guangzhou Semiconductor Co ltd
Priority to CN202210103757.8A priority Critical patent/CN114122114A/zh
Publication of CN114122114A publication Critical patent/CN114122114A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种半导体结构、器件及其制备方法，在所述半导体结构中形成所述中间隔断层，其中，所述中间隔断层为由具有不同导电类型的第一导电类型层及第二导电类型层构成，所述第一导电类型层及所述第二导电类型层相接触，且所述第一导电类型层与所述第二导电类型层交替设置，从而可利用PN结的耗尽层的隔断作用，提高所述半导体结构的电阻率，进而以达到减小衬底噪声的作用，以制备高频率、低损耗的半导体器件。

Description

一种半导体结构、器件及其制备方法
技术领域
本发明属于半导体领域，涉及一种半导体结构、器件及其制备方法。
背景技术
随着视频直播、高清电话会议、虚拟现实、全息图像、无人驾驶汽车等的飞速发展，以射频开关、滤波器、低噪放等为代表的射频前端电路受到广泛关注，继续向高频率、低损耗的晶体管发展。
然而，由于体硅技术中衬底噪声的影响，即衬底的低电阻率会在电路中的不同器件之间建立有害的通路，从而会损坏敏感信号，因此具有衬底噪声的体硅制备的MOS晶体管难以实现较高的截止频率。
为了解决上述问题，工业界常常采用GaAs等化合物材料作为衬底材料，以便提升晶体管的频率特性。然而，采用这种化合物材料，不仅成本昂贵，而且难以与射频后端电路集成。另一种改善方式是采用缺陷富集的射频绝缘体上硅（RFSOI）衬底，然而这种衬底虽然其成本较化合物衬底低，但是其产能有限，成本也较普通的体硅和常规的SOI高。
因此，提供一种半导体结构、器件及其制备方法，以降低衬底噪声，制备高性能的半导体器件，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构、器件及其制备方法，用于解决现有技术中半导体衬底噪声的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体结构，所述半导体结构包括自下而上叠置的底部衬底层、中间隔断层及顶部器件层，其中，所述中间隔断层为由具有不同导电类型的第一导电类型层及第二导电类型层构成，所述第一导电类型层及所述第二导电类型层相接触，且所述第一导电类型层与所述第二导电类型层交替设置。
可选地，所述半导体结构为硅半导体结构，或所述半导体结构为SOI半导体结构。
可选地，当所述半导体结构为SOI半导体结构时，所述中间隔断层位于所述底部衬底层与中间埋氧层之间。
可选地，所述第一导电类型层为P型层或N型层；所述第二导电类型层为P型层或N型层。
本发明还提供一种半导体器件，所述半导体器件包括上述任一所述半导体结构；所述半导体器件包括MOS晶体管。
本发明还提供一种半导体结构的制备方法，包括以下步骤：
提供衬底；
通过离子注入法，于所述衬底中形成具有不同导电类型的第一导电类型层及第二导电类型层，其中，所述第一导电类型层及所述第二导电类型层相接触，且所述第一导电类型层与所述第二导电类型层交替设置，以构成沿横向贯穿所述衬底的中间隔断层。
可选地，所述衬底为硅衬底，或所述衬底为SOI衬底。
可选地，当所述衬底为SOI衬底时，所述中间隔断层形成于底部衬底层与中间埋氧层之间。
可选地，形成的所述第一导电类型层为P型层或N型层；形成的所述第二导电类型层为P型层或N型层。
本发明还提供一种半导体器件的制备方法，采用上述任一所述半导体结构的制备方法制备所述半导体结构；形成的所述半导体器件包括MOS晶体管。
如上所述，本发明的半导体结构、器件及其制备方法，在所述半导体结构中形成所述中间隔断层，其中，所述中间隔断层为由具有不同导电类型的第一导电类型层及第二导电类型层构成，所述第一导电类型层及所述第二导电类型层相接触，且所述第一导电类型层与所述第二导电类型层交替设置，从而可利用PN结的耗尽层的隔断作用，提高所述半导体结构的电阻率，进而以达到减小衬底噪声的作用，以制备高频率、低损耗的半导体器件。
附图说明
图1显示为本发明实施例一中硅衬底的结构示意图。
图2显示为本发明实施例一中半导体结构的结构示意图。
图3显示为本发明实施例一中中间隔断层的分布结构示意图。
图4显示为本发明实施例二中SOI衬底的结构示意图。
图5显示为本发明实施例二中半导体结构的结构示意图。
元件标号说明
100-硅衬底；200-SOI衬底；110、120-底部衬底层；220-中间埋氧层；310、320-顶部器件层；410、420-中间隔断层；411、421-第一导电类型层；412、422-第二导电类型层。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。
在本申请的上下文中，所描述的第一特征在第二特征 “之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
实施例一
如图1、图2所示，本实施例提供一种半导体结构，所述半导体结构包括自下而上叠置的底部衬底层110、中间隔断层410及顶部器件层310，其中，所述中间隔断层410为由具有不同导电类型的第一导电类型层411及第二导电类型层412构成，所述第一导电类型层411及所述第二导电类型层412相接触，且所述第一导电类型层411与所述第二导电类型层412交替设置。
本实施例的所述半导体结构，通过具有所述第一导电类型层411及所述第二导电类型层412的所述中间隔断层410，可利用PN结的耗尽层的隔断作用，提高所述半导体结构的电阻率，进而以达到减小衬底噪声的作用，以便后续制备高频率、低损耗的半导体器件。
作为示例，所述第一导电类型层411可为P型层或N型层，所述第二导电类型层412可为与所述第一导电类型层411对应设置的P型层或N型层。
具体的，如图3，本实施例中，所述第一导电类型层411采用P型层，所述第二导电类型层412采用N型层，但并非局限于此，所述第一导电类型层411也可采用N型层，对应的所述第二导电类型层412采用P型层，关于所述第一导电类型层411及所述第二导电类型层412的种类，具体可根据需要进行设置，此处不作过分限制。
作为示例，所述半导体结构可为硅半导体结构，即所述半导体结构可为采用硅衬底100制备形成的半导体结构。
具体的，如图1~图3，本实施例中，所述半导体结构采用价格便宜，且较为常用的所述硅衬底100作为衬底，以制备形成所述半导体结构，其中，所述硅衬底100可采用体硅，但并非局限于此。
在所述半导体结构中，由于所述中间隔断层410沿横向贯穿所述硅衬底100，从而所述硅衬底100会被所述中间隔断层410划分为位于所述中间隔断层410上方的顶部器件层310及位于所述中间隔断层410下方的底部衬底层110，且在所述顶部器件层310中通过后续进行的刻蚀、离子注入、沉积等加工工艺，可制备半导体器件的有源件，以最终形成半导体器件，如MOS晶体管等，且由于所述中间隔断层410包括所述第一导电类型层411与所述第二导电类型层412，从而在P型层和N型层结合后，在它们交界处，由于电子和空穴的浓度的差别，电子和空穴都会由浓度高的地方向浓度低的地方扩散，留下不能移动的正负离子，这些不能移动的带电粒子称为空间电荷，它们集中在P型层和N型层交界面附近，形成了一个很薄的空间电荷区，即PN结，由于在空间电荷区内，多数载流子已扩散到对方并被复合掉了，或可以说消耗尽了，因此空间电荷区又称作耗尽区。同时空间电荷区形成的电场的方向与载流子的扩散运动的方向相反，对多数载流子的扩散有阻挡作用，故而空间电荷区又可称阻挡层。
从而本实施例的所述半导体结构通过相接触且交替设置的所述第一导电类型层411与所述第二导电类型层412，可利用PN结的耗尽层起到隔断作用，以提高所述半导体结构的电阻率，进而以达到减小衬底噪声的作用，以便后续制备高频率、低损耗的所述半导体器件。
其中，关于所述第一导电类型层411的掺杂离子、所述第二导电类型层412的掺杂离子，以及关于所述第一导电类型层411及所述第二导电类型层412的掺杂浓度、掺杂方法等，可根据需要进行选择，此处不作过分限制。
本实施例还提供一种半导体器件，所述半导体器件包括所述半导体结构；其中，所述半导体器件可包括MOS晶体管，但并非局限于此，关于所述半导体结构此处不作赘述。
参阅图1~图3，本实施例还提供一种半导体结构的制备方法，包括以下步骤：
S1：提供硅衬底100；
S2：通过离子注入法，于所述硅衬底100中形成具有不同导电类型的第一导电类型层411及第二导电类型层412，其中，所述第一导电类型层411及所述第二导电类型层412相接触，且所述第一导电类型层411与所述第二导电类型层412交替设置，以构成沿横向贯穿所述硅衬底100的中间隔断层410。
具体的，本实施例中，采用硅衬底100作为制备所述半导体结构的衬底，如体硅衬底，但所述衬底的种类并非局限于此。
关于所述离子注入法，可通过在所述硅衬底100的表面先形成图形化的掩膜，如图形化的光刻胶层，而后通过离子注入于所述硅衬底100的预设深度处形成所述第一导电类型层411及所述第二导电类型层412，关于所述第一导电类型层411及所述第二导电类型层412的宽度可以通过PN结耗尽层宽度公式确定，此处不作过分限制。
本实施例还提供一种半导体器件的制备方法，包括采用所述半导体结构的制备方法制备所述半导体结构；其中，形成的所述半导体器件可包括MOS晶体管，但并非局限于此。关于所述半导体结构及其制备方法，此处不作赘述。
实施例二
如图4及图5，本实施例还提供一种半导体结构，所述半导体结构与实施例一中的不同之处主要在于：所述半导体结构采用SOI衬底200制备形成。
具体的，如图4，所述SOI衬底200包括底部衬底层120、中间埋氧层220及顶部器件层320，关于所述SOI衬底200的制备方法及结构此处不作过分限制，可根据需要进行选择。
如图5，当所述所述半导体结构采用所述SOI衬底200制备形成时，所述半导体结构包括自下而上叠置的底部衬底层120、中间隔断层420、中间埋氧层220及顶部器件层320，其中，所述中间隔断层420位于所述底部衬底层120与所述中间埋氧层220之间，所述中间隔断层420为由具有不同导电类型的第一导电类型层421及第二导电类型层422构成，所述第一导电类型层421及所述第二导电类型层422相接触，且所述第一导电类型层421与所述第二导电类型层422交替设置。
本实施例的所述半导体结构，通过具有所述第一导电类型层421及所述第二导电类型层422的所述中间隔断层420，可利用PN结的耗尽层的隔断作用，提高所述半导体结构的电阻率，进而以达到减小衬底噪声的作用，以便后续制备高频率、低损耗的半导体器件。
具体的，本实施例中，所述半导体结构采用寄生电容小、低噪声，并可提高器件的抗辐射性能以及可有效抑制器件的“锁住”（latch-u-up）问题的SOI衬底200，即如图4，所述SOI衬底200包括自下而上叠置的所述底部衬底层120、所述中间埋氧层220及所述顶部器件层320，关于所述SOI衬底200的制备方法及结构可根据需要进行选择，此处不作过分限制。
作为示例，所述第一导电类型层421可为P型层或N型层，所述第二导电类型层422可为与所述第一导电类型层421对应设置的P型层或N型层。
具体的，本实施例中，所述第一导电类型层421采用P型层，所述第二导电类型层422采用N型层，但并非局限于此，所述第一导电类型层421也可采用N型层，对应的所述第二导电类型层422采用P型层，具体可根据需要进行设置，此处不作过分限制。
其中，关于所述第一导电类型层421的掺杂离子、所述第二导电类型层422的掺杂离子，以及关于所述第一导电类型层421及所述第二导电类型层422的掺杂浓度、掺杂方法等，可根据需要进行选择，此处不作过分限制。
在所述半导体结构中，由于所述中间隔断层420沿横向贯穿所述SOI衬底200，且所述中间隔断层420位于所述底部衬底层120与所述中间埋氧层220之间，从而在P型层和N型层结合后，在它们交界处，由于电子和空穴的浓度的差别，电子和空穴都会由浓度高的地方向浓度低的地方扩散，留下不能移动的正负离子，这些不能移动的带电粒子称为空间电荷，它们集中在P型层和N型层交界面附近，形成了一个很薄的空间电荷区，即PN结，由于在空间电荷区内，多数载流子已扩散到对方并被复合掉了，或可以说消耗尽了，因此空间电荷区又称作耗尽区。同时空间电荷区形成的电场的方向与载流子的扩散运动的方向相反，对多数载流子的扩散有阻挡作用，故而空间电荷区又可称阻挡层。
从而本实施例的所述半导体结构，通过相接触且交替设置的所述第一导电类型层421与所述第二导电类型层422，可利用PN结的耗尽层起到隔断作用，以提高所述半导体结构的电阻率，进而以达到减小衬底噪声的作用，以便后续制备高频率、低损耗的所述半导体器件。
本实施例还提供一种半导体器件，所述半导体器件包括所述半导体结构；其中，所述半导体器件可包括MOS晶体管，但并非局限于此，关于所述半导体结构此处不作赘述。
参阅图4~图5，本实施例还提供一种半导体结构的制备方法，包括以下步骤：
S1：提供SOI衬底200；
S2：通过离子注入法，于所述SOI衬底200中形成具有不同导电类型的第一导电类型层421及第二导电类型层422，其中，所述第一导电类型层421及所述第二导电类型层422相接触，且所述第一导电类型层421与所述第二导电类型层422交替设置，以构成沿横向贯穿所述SOI衬底200的中间隔断层420。
具体的，本实施例中，采用SOI衬底200作为制备所述半导体结构的衬底，但所述衬底的种类并非局限于此。
关于所述离子注入法，可通过在所述SOI衬底200的表面先形成图形化的掩膜，如图形化的光刻胶层，而后通过离子注入于所述SOI衬底200的预设深度处形成所述第一导电类型层421及所述第二导电类型层422，关于所述第一导电类型层421及所述第二导电类型层422的宽度可以通过PN结耗尽层宽度公式确定，此处不作过分限制。
本实施例还提供一种半导体器件的制备方法，包括采用所述半导体结构的制备方法制备所述半导体结构；其中，形成的所述半导体器件可包括MOS晶体管，但并非局限于此。关于所述半导体结构及其制备方法，此处不作赘述。
综上所述，本发明的半导体结构、器件及其制备方法，在所述半导体结构中形成所述中间隔断层，其中，所述中间隔断层为由具有不同导电类型的第一导电类型层及第二导电类型层构成，所述第一导电类型层及所述第二导电类型层相接触，且所述第一导电类型层与所述第二导电类型层交替设置，从而可利用PN结的耗尽层的隔断作用，提高所述半导体结构的电阻率，进而以达到减小衬底噪声的作用，以制备高频率、低损耗的半导体器件。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种半导体结构，其特征在于，所述半导体结构包括自下而上叠置的底部衬底层、中间隔断层及顶部器件层，其中，所述中间隔断层为由具有不同导电类型的第一导电类型层及第二导电类型层构成，所述第一导电类型层及所述第二导电类型层相接触，且所述第一导电类型层与所述第二导电类型层交替设置。
2.根据权利要求1所述的半导体结构，其特征在于：所述半导体结构为硅半导体结构，或所述半导体结构为SOI半导体结构。
3.根据权利要求2所述的半导体结构，其特征在于：当所述半导体结构为SOI半导体结构时，所述中间隔断层位于所述底部衬底层与中间埋氧层之间。
4.根据权利要求1所述的半导体结构，其特征在于：所述第一导电类型层为P型层或N型层；所述第二导电类型层为P型层或N型层。
5.一种半导体器件，其特征在于，所述半导体器件包括权利要求1~4中任一所述半导体结构；所述半导体器件包括MOS晶体管。
6.一种半导体结构的制备方法，其特征在于，包括以下步骤：
提供衬底；
通过离子注入法，于所述衬底中形成具有不同导电类型的第一导电类型层及第二导电类型层，其中，所述第一导电类型层及所述第二导电类型层相接触，且所述第一导电类型层与所述第二导电类型层交替设置，以构成沿横向贯穿所述衬底的中间隔断层。
7.根据权利要求6所述的半导体结构的制备方法，其特征在于：所述衬底为硅衬底，或所述衬底为SOI衬底。
8.根据权利要求7所述的半导体结构的制备方法，其特征在于：当所述衬底为SOI衬底时，所述中间隔断层形成于底部衬底层与中间埋氧层之间。
9.根据权利要求6所述的半导体结构的制备方法，其特征在于：形成的所述第一导电类型层为P型层或N型层；形成的所述第二导电类型层为P型层或N型层。
10.一种半导体器件的制备方法，其特征在于：采用权利要求6~9中任一所述半导体结构的制备方法制备所述半导体结构；形成的所述半导体器件包括MOS晶体管。
CN202210103757.8A 2022-01-28 2022-01-28 一种半导体结构、器件及其制备方法 Pending CN114122114A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210103757.8A CN114122114A (zh) 2022-01-28 2022-01-28 一种半导体结构、器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210103757.8A CN114122114A (zh) 2022-01-28 2022-01-28 一种半导体结构、器件及其制备方法

Publications (1)

Publication Number Publication Date
CN114122114A true CN114122114A (zh) 2022-03-01

Family

ID=80361876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210103757.8A Pending CN114122114A (zh) 2022-01-28 2022-01-28 一种半导体结构、器件及其制备方法

Country Status (1)

Country Link
CN (1) CN114122114A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115831941A (zh) * 2023-02-10 2023-03-21 微龛(广州)半导体有限公司 一种薄膜电阻结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101615631A (zh) * 2008-06-25 2009-12-30 松下电工株式会社 减少由于寄生电容引起的输出电容的半导体器件
CN102306659A (zh) * 2011-09-08 2012-01-04 浙江大学 一种基于体电场调制的ldmos器件
CN103745989A (zh) * 2013-12-31 2014-04-23 上海新傲科技股份有限公司 高电子迁移率晶体管
CN103762156A (zh) * 2013-12-31 2014-04-30 上海新傲科技股份有限公司 半导体衬底的制作方法、半导体衬底以及高压晶体管
WO2015077580A1 (en) * 2013-11-22 2015-05-28 Mears Technologies, Inc. Semiconductor devices including superlattice depletion layer stack and related methods
CN107026176A (zh) * 2015-09-21 2017-08-08 格罗方德半导体公司 接触soi衬底
CN110164814A (zh) * 2018-02-13 2019-08-23 无锡华润上华科技有限公司 Soi衬底及其制备方法
CN112201693A (zh) * 2020-09-30 2021-01-08 锐石创芯（深圳）科技有限公司 一种氮化镓半导体器件和制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101615631A (zh) * 2008-06-25 2009-12-30 松下电工株式会社 减少由于寄生电容引起的输出电容的半导体器件
CN102306659A (zh) * 2011-09-08 2012-01-04 浙江大学 一种基于体电场调制的ldmos器件
WO2015077580A1 (en) * 2013-11-22 2015-05-28 Mears Technologies, Inc. Semiconductor devices including superlattice depletion layer stack and related methods
CN103745989A (zh) * 2013-12-31 2014-04-23 上海新傲科技股份有限公司 高电子迁移率晶体管
CN103762156A (zh) * 2013-12-31 2014-04-30 上海新傲科技股份有限公司 半导体衬底的制作方法、半导体衬底以及高压晶体管
CN107026176A (zh) * 2015-09-21 2017-08-08 格罗方德半导体公司 接触soi衬底
CN110164814A (zh) * 2018-02-13 2019-08-23 无锡华润上华科技有限公司 Soi衬底及其制备方法
CN112201693A (zh) * 2020-09-30 2021-01-08 锐石创芯（深圳）科技有限公司 一种氮化镓半导体器件和制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115831941A (zh) * 2023-02-10 2023-03-21 微龛(广州)半导体有限公司 一种薄膜电阻结构

Similar Documents

Publication Publication Date Title
US8129817B2 (en) Reducing high-frequency signal loss in substrates
US8115280B2 (en) Four-terminal gate-controlled LVBJTs
US7977714B2 (en) Wrapped gate junction field effect transistor
US8497529B2 (en) Trench generated device structures and design structures for radiofrequency and BiCMOS integrated circuits
US10916469B2 (en) Systems and methods for a semiconductor structure having multiple semiconductor-device layers
US10804260B2 (en) Semiconductor structure with doped layers on fins and fabrication method thereof
US10818764B2 (en) Poly gate extension source to body contact
TWI654769B (zh) 半導體裝置中之電容結構及其形成之方法
CN114122114A (zh) 一种半导体结构、器件及其制备方法
CN113257815A (zh) 竖直相邻器件之间带隔离部的半导体装置及电子设备
US8552532B2 (en) Self aligned structures and design structure thereof
US20220384641A1 (en) Method for manufacturing semiconductor device, and semiconductor device
CN107221558B (zh) 一种soi层变掺杂的bcd器件及其制造方法
US7709926B2 (en) Device structures for active devices fabricated using a semiconductor-on-insulator substrate and design structures for a radiofrequency integrated circuit
US7790564B2 (en) Methods for fabricating active devices on a semiconductor-on-insulator substrate utilizing multiple depth shallow trench isolations
US20160111321A1 (en) Device isolation structure and manufacture method
CN106952906B (zh) 一种多外延半导体器件及其制造方法
WO2008137309A1 (en) Inverted junction field effect transistor and method of forming thereof
US20130161712A1 (en) Semiconductor device
EP4307375A1 (en) Common-gate amplifier circuit
US11855074B2 (en) Electrostatic discharge devices
CN113241375B (zh) 半导体器件及其制造方法
CN109545802B (zh) 一种绝缘体上半导体器件结构和形成方法
CN112687689A (zh) 一种fd cmos结构及其制备方法
CN118053906A (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20220301