CN114122075A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN114122075A
CN114122075A CN202110994162.1A CN202110994162A CN114122075A CN 114122075 A CN114122075 A CN 114122075A CN 202110994162 A CN202110994162 A CN 202110994162A CN 114122075 A CN114122075 A CN 114122075A
Authority
CN
China
Prior art keywords
region
gate
display device
film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110994162.1A
Other languages
English (en)
Inventor
丁元俊
朴相武
郑解霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN114122075A publication Critical patent/CN114122075A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

公开了一种显示装置及其制造方法，尤其是公开了一种具有桥接线的GIP型显示装置，所述桥接线将电容器区域中的两个相邻的分压电容器彼此相连，使得在向薄膜晶体管供应扫描信号或感测信号时，在非显示区域中的电容器区域中不会发生泄漏。此外，公开了一种用于制造该显示装置的方法。为此，在基板上形成遮光膜，在遮光膜上形成缓冲和栅极绝缘膜，在缓冲和栅极绝缘膜上形成栅极金属膜，在栅极金属膜上形成层间绝缘膜，以及在层间绝缘膜上形成源漏极金属膜，所述源漏极金属膜形成将所述两个相邻的分压电容器彼此相连的所述桥接线。

Description

显示装置及其制造方法
技术领域
本公开涉及可以在面板中栅极驱动器(GIP)型的显示装置中的包括至少两个(换句话说，两个或更多个)分压电容器的电容器区域中通过桥接线将两个分压电容器彼此相连的显示装置及其制造方法。
背景技术
GIP型显示装置采用在显示面板的非显示区域(或非显示区)中直接形成栅极驱动电路的方法。
与带式自动接合(TAB)方法相比，GIP方法的优点在于不仅可以提高外观美感，而且可以降低成本，因为显示装置能够变得更薄，并且显示面板制造商可以直接设计多个扫描信号来补偿像素的驱动薄膜晶体管(TFT)的阈值电压。因此，近来，通过GIP方法、而不是通过TAB方法来形成栅极驱动电路。
晶体管区域(或晶体管区)和电容器区域(或电容器区)设置在GIP型显示装置的非显示区域中。晶体管区域包括开关薄膜晶体管Tsw和感测薄膜晶体管Tss。电容器区域包括至少两个分压电容器，用于维持供应给该晶体管区域的功率(电力)。
因此，当通过开关薄膜晶体管Tsw提供扫描信号或通过感测薄膜晶体管Tss提供感测信号时，GIP型显示装置通过电容器区域维持所需的恒定功率。
发明内容
在GIP型显示装置的电容器区域中，每个分压电容器包括对应于第一电极的源极/漏极(S/D)金属和对应于第二电极的栅极金属，S/D金属和栅极金属形成电容器，其间插设有绝缘层。
在电容器区域中，两个相邻的分压电容器通过桥接线彼此相连，该桥接线通过从一个分压电容器的S/D金属延伸到另一个分压电容器的S/D金属形成。
在该桥接线中，S/D金属位于上层，栅极金属位于下层，其间插设有绝缘层。由于两个金属层之间缺乏交叠余量以及下部阶梯结构的影响，存在有在供电期间出现细微泄漏的问题。
此外，存在有在使用感测薄膜晶体管的感测操作期间在GIP充电节点处发生电压降、从而导致输出噪声的问题。
因此，为了解决上述问题，本公开的发明人发明了一种显示装置，该显示装置被配置为使得对于在显示装置的非显示区域中将分压电容器彼此相连的桥接线BL，每个分压电容器的从第一电极延伸的源漏极S/D与从第二电极延伸的栅极金属之间的内部间距在源漏极S/D的弯曲区域中比以往更大。
此外，本公开的发明人已经发明了一种显示装置的制造方法，以用于形成显示装置，其中，对于桥接线BL，位于顶层的源漏极金属膜S/D将两个分压电容器彼此相连，栅极金属向内形成于缓冲和栅极绝缘膜上，并在其间插设有绝缘层，源漏极金属膜S/D连接到每个薄膜晶体管的漏极，并且栅极金属膜连接到每个薄膜晶体管的栅极，由此使得所述显示装置具有上面描述的结构。
上述本公开的目的不限于上面提及的目的。本公开未提及的其他目的和优点可以通过以下描述被理解，并且将通过本公开的实施例被更清楚地理解。此外，将容易理解，本公开的目的和优点可以通过权利要求中描述的手段及其组合来实现。
可以提供根据本公开的实施例的显示装置。该显示装置形成为使得，对于在显示面板的非显示区域中包括至少两个分压电容器的电容器区域中将相邻分压电容器彼此相连的桥接线，源漏极形成于顶层以将两个分压电容器彼此相连，栅极金属向内位于下层，其间插设有绝缘层，并且栅极金属形成于缓冲和栅极金属膜的顶面上，与源漏极通过不会引起泄漏的一定间距间隔开。
此外，可以提供一种根据本公开的实施例的显示装置的制造方法。作为在显示面板的非显示区域中的电容器区域中形成连接两个分压电容器的桥接线BL的工艺(或过程)，该显示装置制造方法允许(或能够)在基板PL的顶面上形成遮光膜LS，允许在遮光膜的顶面上形成缓冲和栅极绝缘膜BF+GI，允许在缓冲和栅极绝缘膜的顶面上形成栅极金属膜，允许在栅极金属膜的顶面上形成层间绝缘膜ILD，以及允许在层间绝缘膜的顶面上形成源漏极金属膜S/D。
此外，在根据本公开的实施例的显示装置及其制造方法中，缓冲和栅极绝缘膜形成为具有弯曲的第一区域和平坦的第二区域，栅极金属膜形成于缓冲和栅极绝缘膜的顶面上并且形成于第二区域中，从而不到达第一区域。
根据本公开的实施例，对于连接GIP型显示装置的非显示区域中的两个分压电容器的桥接线，上层的源漏极金属膜和下层的栅极金属膜在内部在它们之间维持一定的间距，从而在向每个薄膜晶体管供电时防止发生细微泄漏。
此外，由于在非显示区域中的薄膜晶体管的感测操作期间分压电容器的充电操作是正常的，所以不会发生电压降，因此本公开可以防止输出噪声的产生。
此外，根据本公开的实施例，在非显示区域中将两个分压电容器彼此相连的桥接线不受层间交叠余量和下部阶梯结构的影响，因此每个分压电容器正常操作以消除泄漏电流。
此外，根据本公开的实施例，在非显示区域中将两个分压电容器彼此相连的桥接线的截面结构中，从遮光膜的端部到栅极金属膜的端部的层间交叠余量等于或大于2μm且等于或小于6μm，由此使得不会发生细微泄漏。
另外，当根据本公开的桥接线的截面结构应用于静电放电(ESD)电路(即所谓的抗静电电路)中时，也可以在带有静电放电电路的显示装置中防止细微泄漏的发生。
本公开的效果不限于上面提及的效果，本领域技术人员通过以下描述将清楚地理解未提及的其他效果。
除了上述效果之外，将在下面在描述用于实施本公开的细节的同时描述本公开的具体效果。
附图说明
图1是示出了根据本公开的实施例的显示装置的整体配置的示意图。
图2是示出了根据本公开的实施例的显示装置中的电容器区域和桥接线的截面的结构的附图。
图3是示出了根据本公开的实施例的显示装置的电容器区域中连接两个分压电容器的桥接线的层间交叠余量的附图。
图4是示意性地示出了根据本公开的实施例的显示装置的显示区域(或显示区)和非显示区域的部分结构的平面图。
图5是示出了根据本公开的实施例的显示装置的电容器区域和晶体管区域的结构的附图。
图6至图12是示出了在根据本公开的实施例的显示装置制造方法中形成桥接线的过程的附图。
具体实施方式
参考稍后结合所附附图详细描述的实施例，本公开的优点和特征以及实现这些优点和特征的方法将变得显而易见。然而，本公开不限于如下公开的实施例，而是可以以各种不同的形式实施。因此，阐述这些实施例仅仅是为了使本公开完整，并将本公开的范围完全告知本公开所属技术领域的普通技术人员，本公开仅由权利要求的范围限定。
在用于描述本公开的实施例的附图中公开的形状、尺寸、比例、角度、数量等是示例性的，并且本公开不限于此。相同的附图标记在本文中指代相同的元件。此外，为了简化描述，省略了对众所周知的步骤和元件的描述和细节。此外，在本公开的以下详细描述中，阐述了许多具体细节以提供对本公开的透彻理解。然而，应当理解，可以在没有这些具体细节的情况下实践本公开。在其他情况下，未详细描述众所周知的方法、程序、部件和电路，以免不必要地使本公开的各方面变得模糊。
本文中使用的术语仅用于描述特定实施例的目的，并不意在限制本公开。如本文所用，单数形式“一”和“一个”也意在包括复数形式，除非上下文另有明确的相反指示。将进一步理解，当在本说明书中使用时，术语“包括”指定所陈述的特征、整数、操作、元件和/或部件的存在，但是不排除存在或添加一个或多个其他特征、整数、操作、元件、部件和/或其部分。如本文所用，术语“和/或”包括一个或多个相关联的所列项目的任何和所有组合。诸如“…中的至少一个”之类的表达在一系列元件之后时可能会修饰整个系列的元件，并且可能不会修饰系列中的各个元件。在数值的解释中，即使未对其进行明确描述，也可能出现其中的误差或容差。
此外，还将理解，当第一元件或层被称为存在于第二元件或层“上”时，第一元件可以直接设置在第二元件上，也可以间接设置在第二元件上，其中在第一和第二元件或层之间设置有第三元件或层。应当理解，当元件或层被称为“连接到”或“联接到”另一个元件或层时，它可以直接在另一个元件或层上，连接到另一个元件或层，或联接到另一个元件或层，或者可以存在一个或多个中间元件或层。此外，还应理解，当元件或层被称为在两个元件或层“之间”时，它可以是这两个元件或层之间的唯一元件或层，或者也可以存在一个或多个中间元件或层。
此外，如本文所用，当层、膜、区域、板等设置在另一层、膜、区域、板等“上”或“顶部”时，前者可以直接接触后者，或者又一层、膜、区域、板等可以设置在前者和后者之间。如本文所用，当层、膜、区域、板等直接设置在另一层、膜、区域、板等“上”或“顶部”时，前者直接接触后者并且在前者和后者之间未设置又一层、膜、区域、板等。此外，如本文所用，当层、膜、区域、板等设置在另一层、膜、区域、板等“之下”或“下方”时，前者可以直接接触后者，或者又一层、膜、区域、板等可以设置在前者和后者之间。如本文所用，当层、膜、区域、板等直接设置在另一层、膜、区域、板等“之下”或“下方”时，前者直接接触后者，并且前者和后者之间未设置又一层、膜、区域、板等。
在时间关系的描述中，例如两个事件之间的时间先后关系，诸如“之后”、“随后”、“之前”等，除非指示了“直接之后”、“直接随后”或“直接之前”等，否则其间可能发生另一事件。
应当理解，虽然术语“第一”、“第二”、“第三”等可在本文中用于描述各种元件、部件、区域、层和/或部段，但是这些元件、部件、区域、层和/或部段不应受这些术语的限制。这些术语用于将一个元件、部件、区域、层或部段与另一元件、部件、区域、层或部段区分开来。因此，在不脱离本公开的精神和范围的情况下，下面描述的第一元件、部件、区域、层或部段可以被称为第二元件、部件、区域、层或部段。
本公开的各个实施例的特征可以部分地或全部地彼此组合，并且可以在技术上彼此关联或彼此操作。各实施例可以独立于彼此实施，也可以以关联关系一起实施。
除非另外定义，否则包括本文使用的技术和科学术语的所有术语具有与本发明构思所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解，诸如在常用词典中定义的那些术语应被解释为具有与其在相关技术/领域的上下文中的含义一致的含义并且不会以理想化或过于正式的含义被解释，除非在本文中明确定义。
在下文中，将描述根据本公开的实施例的显示装置及其制造方法。
图1是示出了根据本公开的实施例的显示装置的整体配置的示意图。
参考图1，根据本公开的实施例的显示装置100包括显示面板110、多个驱动器IC220和230以及控制器240。
在显示面板110中，显示图像的显示区域AA可以设置在中央，向显示区域AA供应信号的非显示区域NA1和NA2可以分别设置在显示区域AA的两侧。
在显示区域AA中，多条数据线和多条栅极线可以布置为彼此交叉，并且每个像素P可以设置在每条数据线和每条栅极线彼此交叉的部分处。
非显示区域NA可以包括第一非显示区域NA1和第二非显示区域NA2，每个非显示区域包括布置在其中的多个面板中栅极驱动器(GIP)电路。连接到多条栅极线中的奇数栅极线的多个GIP电路可以布置在第一非显示区域NA1中，并且连接到多条栅极线中的偶数栅极线的多个GIP电路可以布置在第二非显示区域NA2中。然而，GIP电路与栅极线之间的连接不限于此。
电容器区域CAP和晶体管区域TFT可以设置在非显示区域NA中。电容器区域CAP包括至少两个分压电容器(或称作分开的电容器，divided capacitors)，在图1所示的示例中，电容器区域CAP包括四个分压电容器Cap1至Cap4。晶体管区域TFT包括至少一个薄膜晶体管。每个薄膜晶体管的源极和漏极连接到从电容器区域延伸的分压电容器的相应源漏极金属膜S/D。
在如图1所示的电容器区域CAP中，四个分压电容器Cap1至Cap4中的两个相邻的分压电容器Cap1、Cap2或Cap2、Cap3或Cap3、Cap4或Cap4、Cap1可以通过桥接线(BL)彼此相连。换句话说，在电容器区域CAP中，在平面图中，例如，四个相邻的分压电容器Cap1至Cap4通过桥接线BL彼此相连。
当根据本公开的显示装置100应用于移动设备时，由于栅极信号可以由GIP电路顺序供应，显示面板110的非显示区域NA1和NA2的宽度变窄，使得在相同尺寸的移动设备中，显示区域AA的面积可以做得更大。
尽管未示出，在显示面板110中，多条栅极线GL和数据线DL以每条数据线和每条数据线彼此交叉的方式形成于有机基板或塑料基板上，并且对应于红色R、绿色G和蓝色B的像素P分别限定在栅极线GL和数据线DL的交叉处。此外，尽管未示出，在与数据线DL平行的方向上形成的电源电压供应线还形成于显示面板110上以连接到每个像素P。
此外，尽管未示出，像素P包括至少一个有机发光二极管、电容器、开关薄膜晶体管和驱动薄膜晶体管。就此而言，有机发光二极管可以由第一电极(空穴注入电极)、有机化合物层和第二电极(电子注入电极)组成。
除了实际发光的发光层之外，有机化合物层还可以包括用于有效地将空穴或电子的载流子转移到发光层的各种有机层。这种有机层可以是定位于第一电极和发光层之间的空穴注入层和空穴传输层，以及定位于第二电极和发光层之间的电子注入层和电子传输层。
此外，开关和驱动薄膜晶体管连接到栅极线GL和控制信号供应线CL以及数据线DL。开关薄膜晶体管基于输入到栅极线GL的栅极电压导通，同时将输入到数据线DL的数据电压传输到驱动薄膜晶体管。电容器连接在薄膜晶体管和电源线之间，并利用从薄膜晶体管传输的数据电压充电且保持1帧。
此外，驱动薄膜晶体管连接到电源线VL和电容器，并向有机发光二极管供应对应于栅极-源极电压的漏(极)电流。因此，有机发光二极管通过漏电流发光。就此而言，驱动薄膜晶体管包括栅极、源极和漏极，并且有机发光二极管的阳极连接到驱动薄膜晶体管的一个电极。
在图1中，多个驱动器IC 220和230可以包括连接到数据线以驱动数据信号的驱动器IC 220和连接到GIP电路以驱动GIP电路的驱动器IC 230。驱动数据信号的驱动器IC 220的数量可以对应于显示区域AA的分辨率和/或尺寸。当布置在第一非显示区域NA1和第二非显示区域NA2中的GIP电路由驱动栅极信号的驱动器IC驱动时，多个GIP电路可以顺序地向栅极线供应栅极信号。
GIP电路包括GIP结构的栅极驱动器。就此而言，栅极驱动器可以形成为底栅型薄膜晶体管BG-T，桥接线BL的源漏极金属膜S/D可以延伸并连接到薄膜晶体管BG-T的漏极，桥接线BL的栅极金属膜可以延伸并连接到薄膜晶体管BG-T的栅极。
此外，桥接线BL的源漏极金属膜S/D可以从四个分压电容器Cap1至Cap4中的每一个延伸，并连接到设置在晶体管区域TFT中的开关薄膜晶体管Tsw或感测薄膜晶体管Tss的源漏极。
控制器240可以输出控制多个驱动器IC 220和230的控制信号。此外，控制器240可以向所述多个驱动器IC 220和230中驱动数据线的驱动器IC220供应图像信号。
此外，控制器240可以从外部装置(未示出)接收输入信号。外部装置可以是键盘、鼠标或触控面板。然而，并不限于此。控制器240可以响应于输入信号以正常模式或低功率模式驱动显示面板110。
图2是示出了根据本公开的实施例的显示装置中的电容器区域和桥接线的截面的结构的附图，并且图3是示出了根据本公开的实施例的显示装置的电容器区域中连接两个分压电容器的桥接线的层间交叠余量的附图。
参考图2和图3，在根据本公开的实施例的显示装置100的非显示区域NA中设置的电容器区域CAP中，例如，第一分压电容器Cap1、第二分压电容器Cap2、第三分压电容器Cap3与第四分压电容器Cap4彼此相邻并通过桥接线BL彼此相连。也就是说，彼此相邻的第一分压电容器Cap1和第二分压电容器Cap2通过第一桥接线BL1彼此相连，第二分压电容器Cap2和第三分压电容器Cap3通过第二桥接线BL2彼此相连，第三分压电容器Cap3和第四分压电容器Cap4通过第三桥接线BL3彼此相连，第四分压电容器Cap4和第一分压电容器Cap1通过第四桥接线BL4彼此相连。
在非显示区域NA的截面结构中，遮光膜LS设置在基板PL的顶面上以暴露基板的一部分，缓冲层BF和栅极绝缘膜GI位于(或置于)暴露的基板和遮光膜的顶面上，暴露缓冲(层)和栅极绝缘膜BF+GI的一部分的栅极金属膜Gate设置在缓冲和栅极绝缘膜的顶面上，层间绝缘膜ILD位于暴露的缓冲和栅极绝缘膜的顶面以及栅极金属膜的顶面上，源漏极金属膜S/D设置在层间绝缘膜的顶面上。
就此而言，源漏极金属膜S/D形成桥接线BL，该桥接线BL连接设置在显示面板110的非显示区域NA中的四个分压电容器Cap1至Cap4中的两个相邻的分压电容器(例如，Cap1至Cap2)。
就此而言，缓冲和栅极绝缘膜BF+GI可以包括弯曲的第一区域A1和平坦的第二区域A2，并且栅极金属膜Gate可以形成于第二区域A2中，从而不到达缓冲和栅极绝缘膜BF+GI的顶面上的第一区域A1。
此外，四个分压电容器Cap1至Cap4中的两个相邻的分压电容器通过桥接线BL彼此相连。在平面图中，相邻的两个分压电容器之间的间隔区域被划分为：桥接线区域，其中相邻的两个分压电容器通过桥接线彼此相连；以及无桥接线区域，其中相邻的两个分压电容器之间的间距在桥接线区域中比无桥接线区域中大。
此外，在桥接线BL中，栅极金属膜Gate可以由光刻胶PR形成，该光刻胶PR具有与缓冲和栅极绝缘膜BF+GI的第二区域A2相比宽度较小的图案化部分。
如图3所示，显示装置100的电容器区域CAP中将两个分压电容器彼此相连的桥接线BL的层间交叠余量为从遮光膜LS的端部到栅极金属膜Gate的端部的间距d。栅极金属膜Gate可以形成为使得间距d等于或大于2μm并且等于或小于6.0μm。就此而言，可能期望桥接线BL的层间交叠余量大约为6.0μm。
图4是示意性地示出了根据本公开的实施例的显示装置的显示区域和非显示区域的部分结构的平面图。
参考图4，在根据本公开的实施例的显示装置100中，下部第一基板101和上部第二基板102彼此面对，其间插设有发光层。第一基板101和第二基板102彼此间隔开，并通过其边缘部分处的密封图案200彼此密封和接合。
就此而言，GIP型显示装置100被限定为其中显示图像的显示区域AA和围绕显示区域AA的非显示区域NA。在有源矩阵方式的情况(前提)下，多条栅极线GL和数据线DL在第一基板101的显示区域AA的内表面上彼此交叉以限定像素P，透明像素电极123形成于每个像素P中。
此外，作为开关元件的薄膜晶体管T设置在每条栅极线GL和每条数据线DL的交叉处。
就此而言，在第一基板101一侧的非显示区域NA中，形成分别连接到栅极线GL的栅极焊盘137和分别连接到数据线DL的数据焊盘139，使得栅极线和数据线GL和DL连接到外部印刷电路板(未示出)。
在非显示区域NA中，配置有包括多个栅极电路块131以及多条第一连接线133和第二连接线135的GIP电路。
在第二基板102的内表面上，滤色层143包括分别对应于例如红色R、绿色G和蓝色B的像素P的滤色器143a、143b和143c，以及围绕滤色器并设置在对应于非显示区域NA的位置(诸如栅极线GL、数据线DL和薄膜晶体管T)处的黑矩阵(未示出)。
也就是说，黑矩阵被形成，以分隔显示区域AA内的像素P，并且呈沿着显示区域AA的边缘(即非显示区域NA)捕捉显示区域AA的形式。
覆盖滤色层143和黑矩阵的透明公共电极(未示出)设置在第二基板102上。
第一基板101和第二基板102的非显示区域NA的边缘施加有密封剂(未示出)以防止发光层泄漏。密封剂(未示出)是环氧树脂、固化促进剂等彼此混合的聚合物混合物，并通过加热或UV照射固化以形成用作粘合剂的密封图案200，该粘合剂维持两个基板101和102的接合状态。也就是说，密封图案200形成于围绕显示区域AA的边缘的非显示区域NA中。
就此而言，在根据本公开的实施例的GIP型显示装置100中，由红色、绿色和蓝色滤色器143a、143b和143c中的至少一个组成的虚设滤色器(未示出)沿着第二基板102的非显示区域NA定位。密封图案200位于包括第一基板101的多个栅极电路块131以及多条第一和第二连接线133和135的GIP电路与虚设滤色器DCF之间。
尽管未示出，虚设间隔物DS位于虚设滤色器DCF的顶面上。虚设间隔物DS位于密封图案200内。通过虚设间隔物DS和虚设滤色器DCF，密封图案200可以实现与第一基板101和第二基板102之间的间距对应的竖直高度。
图5是示出了根据本公开的实施例的显示装置的电容器区域和晶体管区域的结构的附图。
参考图5，在根据本公开的实施例的显示装置100的电容器区域CAP中，将两个分压电容器Cap1和Cap2彼此相连的桥接线BL的源漏极金属膜S/D可以用作电容器的第一电极，在其自身与源漏极金属膜S/D之间具有层间绝缘层ILD的栅极金属膜Gate可以用作电容器的第二电极。
在一个示例中，在晶体管区域TFT中，薄膜晶体管T通过垂直交叉栅极线GL和数据线DL在基板PL的显示区域AA中限定出像素，所述栅极线GL和所述数据线DL中的每一个在基板PL上沿一个方向形成。薄膜晶体管形成于栅极线GL和数据线DL的交叉处。此外，可以形成通过接触孔连接到上部薄膜晶体管的像素电极。
薄膜晶体管T包括有源层ACT、从栅极线GL分支并与有源层ACT交叠的栅极GE、从数据线DL分支的源极SE以及与源极SE间隔开一定距离的漏极DE。就此而言，源极SE和漏极DE形成为分别经由第一接触孔CNT1和第二接触孔CNT2接触有源层ACT。
遮光膜LS形成于薄膜晶体管T的下部。更具体地，遮光膜LS形成于包括薄膜晶体管的栅极GE和源极SE的区域下方的部分处。此外，遮光膜LS形成为经由第一接触孔CNT1暴露，并且形成为经由第一接触孔CNT1接触源极SE。第二接触孔CNT2和遮光膜LS形成为彼此间隔开。因此，形成于第二接触孔CNT2中的漏极DE不与遮光膜LS接触。
附图中示出了仅在包括薄膜晶体管的栅极GE和源极SE的区域下方的部分中形成遮光膜LS，但本公开不限于此。例如，遮光膜LS可以形成于基板PL的整个顶面上，并且在形成漏极DE的区域下方的位置处具有限定在其中的孔。
通过蚀刻依次堆叠的缓冲层BF、有源层ACT、栅极绝缘膜GI和层间绝缘膜ILD来限定第一接触孔CNTl和第二接触孔CNT2。就此而言，第一接触孔CNT1被限定为到达遮光膜LS以暴露遮光膜LS。另一方面，第二接触孔CNT2被限定在未形成遮光膜LS的区域处，且被限定为与遮光膜LS间隔开以便不暴露遮光膜LS。
源极SE形成于第一接触孔CNTl中，漏极DE形成于第二接触孔CNT2中。因此，仅源极SE可以经由第一接触孔CNT1与遮光膜LS接触。此外，因为第一接触孔CNT1和第二接触孔CNT2穿透有源层ACT，所以第一接触孔CNT1和第二接触孔CNT2暴露有源层ACT的侧表面。因此，源极SE和漏极DE形成为与有源层ACT的暴露侧表面接触。
所述附图通过简化根据本公开的薄膜晶体管而示出，但是本公开不限于此。在本公开的技术构思的范围内，包括遮光膜LS的每个部件的形状可以是各种各样的。此外，虽然在附图中示出了一个薄膜晶体管，但是在像素中可以包括多个薄膜晶体管。
所述多个薄膜晶体管可以是驱动薄膜晶体管、感测薄膜晶体管或开关薄膜晶体管。遮光膜LS可以形成于至少一个薄膜晶体管的下部。
图6至图12是示出了根据本公开的实施例的显示装置制造方法中形成桥接线的过程的附图。
参考图6至图12，在根据本公开的实施例的显示装置100的包括晶体管区域TFT和电容器区域CAP的非显示区域NA中，首先形成基板PL(S610)，然后，在基板的顶面上形成遮光膜LS，使得基板的一部分被暴露(S620)，如图7所示。
更具体地，在基板PL的顶面上形成遮光金属层，并且在遮光金属层的顶面上形成光刻胶PR。此后，使用由透射部分和遮挡部分组成的掩模，通过曝光和显影工艺形成光刻胶图案。通过使用光刻胶图案作为掩模蚀刻遮光金属层来形成遮光膜LS。
就此而言，形成于基板的顶面上的遮光膜LS具有阶梯状的第一区域1-A和平坦的第二区域2-A，如图7所示。基板PL可以由玻璃、塑料等制成，以作为绝缘基板。此外，遮光膜LS可以由不透明的金属材料制成。例如，遮光膜LS可以由选自由铝(Al)、钨(W)、铜(Cu)、钼(Mo)、铬(Cr)、钛(Ti)、钼钨(MoW)、钼钛(MoTi)和铜/钼钛(Cu/MoTi)组成的组中的至少一种导电金属制成。然而，本公开不限于此，并且可以使用能够遮挡光的任何材料。
然后，在暴露的基板的顶面和遮光膜的顶面上形成缓冲层BF和栅极绝缘膜GI(S630)，如图8所示。
也就是说，首先在形成有遮光膜LS的基板PL的整个顶面上形成缓冲层BF，并且在缓冲层BF的顶面上形成栅极绝缘膜GI。就此而言，缓冲层BF和栅极绝缘膜GI可以具有平坦表面。
栅极绝缘膜GI可以由诸如SiOx、SiNx、SiON、HfO2、Al2O3、Y2O3、Ta2O5等的电介质、高k电介质或其组合制成。然而，本公开不限于此。栅极绝缘膜GI在附图中形成为单层，但也可以形成为由两层或更多层组成的多层。
就此而言，形成于基板PL的一部分的顶面和遮光膜LS的顶面上的缓冲和栅极绝缘膜BF+GI具有弯曲的第一区域A1和平坦的第二区域A2，如图8所示。
然后，在缓冲和栅极绝缘膜BF+GI的顶面上形成栅极金属膜Gate，使得缓冲和栅极绝缘膜的一部分被暴露(S640)，如图9和图10所示。
也就是说，栅极金属膜Gate形成于第二区域A2中的缓冲和栅极绝缘膜BF+GI的顶面上，从而不到达第一区域A1。
就此而言，栅极金属膜Gate可以使用光刻胶PR通过掩模工艺形成，如图9所示。就此而言，光刻胶PR具有其宽度小于遮光膜LS的第二区域2-A的宽度的图案化部分。遮光膜LS具有阶梯状的第一区域1-A和平坦的第二区域2-A。因此，栅极金属膜Gate通过光刻胶PR的图案化部分形成为具有小于遮光膜LS的第二区域2-A的宽度的宽度。
栅极金属膜Gate可以由不透明的金属材料制成，该不透明的金属材料例如选自由铝(Al)、钨(W)、铜(Cu)、钼(Mo)、铬(Cr)、钽(Ta)、钛(Ti)和它们的组合形成的合金组成的导电金属组中的至少一种，但是本公开可以不限于此。
然后，在暴露的缓冲和栅极绝缘膜BF+GI的顶面和栅极金属膜的顶面上形成层间绝缘膜ILD(S650)，如图11所示。
然后，如图12所示，在层间绝缘膜ILD的顶面上形成源漏极金属膜S/D(S660)。
就此而言，源漏极金属膜S/D可以使用钼(Mo)、钛(Ti)、钽(Ta)、钨(W)、铜(Cu)、铬(Cr)、铝(Al)和它们的组合形成的合金中的一种形成。此外，可以使用诸如氧化铟锡(ITO)的透明导电材料。然而，本公开可以不限于此，源漏极金属膜S/D可以由通常可以用作电极的材料制成。
就此而言，源漏极金属膜S/D可以形成将两个相邻的分压电容器彼此相连的桥接线BL，并且可以从桥接线延伸以连接到感测薄膜晶体管和开关薄膜晶体管中的每一个的源漏极。
具有上述结构和过程的根据本公开的实施例的显示装置100可以应用于OLED 8KTV中的感测GIP电容器。
此外，根据本公开的实施例的桥接线BL不仅可以应用于如上所述在显示装置100的电容器区域CAP中将相邻的分压电容器彼此相连的结构，而且还可以应用于在显示装置100的静电放电(ESD)电路中连接相邻分压电容器的结构，而不限于该实施例。也就是说，根据本公开的源漏极金属膜S/D可以在静电放电(ESD)电路中形成将至少两个分压电容器中的两个相邻的分压电容器彼此相连的桥接线。
如上所述，根据本公开，可以实施允许两个分压电容器在GIP型显示装置的包括至少两个分压电容器的电容器区域中通过桥接线彼此相连的显示装置及其制造方法。
另外，在根据本公开的显示装置中，对于在显示面板的非显示区域中的包括至少一个分压电容器的电容器区域中将相邻分压电容器彼此相连的桥接线，源漏极金属设置在顶层以将相邻的分压电容器彼此相连，栅极金属位于下层，其间插设有绝缘层，并且设置为与源极金属和漏极金属间隔开一定间距，使得缓冲和栅极金属膜上不会发生来自源漏极金属的泄漏。
此外，根据本公开，作为形成连接显示面板的非显示区域中的电容器区域的两个分压电容器的桥接线BL的工艺(或过程)，在基板PL的顶面上形成遮光膜LS，在遮光膜的顶面上形成缓冲和栅极绝缘膜BF+GI，在缓冲和栅极绝缘膜的顶面上形成栅极金属膜，在栅极金属膜的顶面上形成层间绝缘膜ILD，在层间绝缘膜的顶面上形成源漏极金属膜S/D，从而可以实现通过顶层的源漏极金属膜S/D形成桥接线BL的工艺。
虽然已经参考所附的附图更详细地描述了本公开的实施例，但是本公开不必局限于这些实施例。本公开可以在不脱离本公开的技术构思的范围内以各种修改方式实施。因此，本公开中公开的实施例并非意在限制本公开的技术构思，而是用于描述本公开。本公开的技术构思的范围不被实施例所限制。因此，应当理解，上述实施例在所有方面均为说明性的而非限制性的。本公开的保护范围应以权利要求来解释，本公开的范围内的所有技术构思均应被解释为包括在本公开的范围内。

Claims (19)

1.一种显示装置，其包括：
显示面板，其包括显示区域和非显示区域；
设置在所述非显示区域中的至少一个薄膜晶体管；
设置在所述非显示区域中的至少两个或更多个分压电容器；以及
用于将所述至少两个分压电容器中的两个相邻的分压电容器彼此相连的桥接线。
2.根据权利要求1所述的显示装置，其中，所述非显示区域包括：
设置在基板上的遮光膜；
设置在所述遮光膜上的缓冲和栅极绝缘膜；
设置在所述缓冲和栅极绝缘膜上的栅极金属膜；
设置在所述缓冲和栅极绝缘膜以及所述栅极金属膜上的层间绝缘膜；以及
设置在所述层间绝缘膜上的源漏极金属膜，
其中，在平面图中，所述源漏极金属膜形成用于将所述两个相邻的分压电容器彼此相连的所述桥接线。
3.根据权利要求2所述的显示装置，其中，所述缓冲和栅极绝缘膜包括弯曲的第一区域和平坦的第二区域，
其中，所述栅极金属膜形成于所述缓冲和栅极绝缘膜上的所述第二区域中，从而不到达所述第一区域。
4.根据权利要求2所述的显示装置，其中，所述栅极金属膜由光刻胶形成，所述光刻胶具有与所述缓冲和栅极绝缘膜的所述第二区域相比宽度较小的图案化部分。
5.根据权利要求1所述的显示装置，其中，所述非显示区域包括：
放置所述至少一个薄膜晶体管的晶体管区域；以及
放置所述至少两个或更多个分压电容器的电容器区域。
6.根据权利要求5所述的显示装置，其中，所述至少两个或更多个分压电容器中的每一个的源漏极金属从所述电容器区域延伸并且连接到所述晶体管区域中的所述至少一个薄膜晶体管中的每一个的源漏极。
7.根据权利要求5所述的显示装置，其中，在平面图中，在所述电容器区域中，4个分压电容器中的相邻分压电容器通过所述桥接线彼此相连。
8.根据权利要求1所述的显示装置，其中，在平面图中，通过所述桥接线彼此相连的所述两个分压电容器之间的距离在通过所述桥接线连接的部分中较大。
9.根据权利要求1、2和5中任一项所述的显示装置，其中，多个面板中栅极驱动器(GIP)电路布置在所述非显示区域中。
10.根据权利要求9所述的显示装置，其中，所述非显示区域包括第一非显示区域和第二非显示区域，其中所述第一非显示区域和所述第二非显示区域中的每一个包括布置在其中的所述多个GIP电路。
11.根据权利要求10所述的显示装置，其中，分别连接到多条栅极线中的奇数栅极线的多个GIP电路布置在所述第一非显示区域中，
其中分别连接到所述多条栅极线中的偶数栅极线的多个GIP电路布置在所述第二非显示区域中。
12.根据权利要求9所述的显示装置，其中，所述GIP电路包括GIP结构的栅极驱动器，
其中所述栅极驱动器形成为底栅型薄膜晶体管，
其中所述源漏极金属膜延伸并且连接到漏极，所述栅极金属膜延伸并且连接到栅极。
13.一种制造显示装置的方法，所述方法包括：
(a)在基板上形成遮光膜，使得所述基板的一部分被暴露；
(b)在所述基板的暴露部分和所述遮光膜上形成缓冲和栅极绝缘膜；
(c)在所述缓冲和栅极绝缘膜上形成栅极金属膜，使得所述缓冲和栅极绝缘膜的一部分被暴露；
(d)在暴露的缓冲和栅极绝缘膜以及所述栅极金属膜上形成层间绝缘膜；以及
(e)在所述层间绝缘膜上形成源漏极金属膜。
14.根据权利要求13所述的方法，其中，在步骤(b)中，所述缓冲和栅极绝缘膜包括弯曲的第一区域和平坦的第二区域，
其中在步骤(c)中，所述栅极金属膜形成于所述缓冲和栅极绝缘膜上的所述第二区域中，从而不到达所述第一区域。
15.根据权利要求13所述的方法，其中，在步骤(a)中，所述遮光膜LS形成为具有阶梯状的第一区域1-A和平坦的第二区域2-A。
16.根据权利要求15所述的方法，其中，在步骤(c)中，所述栅极金属膜形成为与所述遮光膜的所述第二区域相比具有较小的宽度。
17.根据权利要求15所述的方法，其中，在步骤(c)中，所述栅极金属膜由光刻胶形成，所述光刻胶具有与所述遮光膜的所述第二区域相比宽度较小的图案化部分。
18.根据权利要求13所述的方法，其中，在步骤(e)中，所述源漏极金属膜延伸并连接到感测薄膜晶体管和开关薄膜晶体管中的每一个的源漏极。
19.根据权利要求13所述的方法，其中，在步骤(e)中，所述源漏极金属膜形成为用于在静电放电(ESD)电路中将两个分压电容器彼此相连的桥接线。
CN202110994162.1A 2020-09-01 2021-08-27 显示装置及其制造方法 Pending CN114122075A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0110967 2020-09-01
KR1020200110967A KR20220029074A (ko) 2020-09-01 2020-09-01 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN114122075A true CN114122075A (zh) 2022-03-01

Family

ID=80357365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110994162.1A Pending CN114122075A (zh) 2020-09-01 2021-08-27 显示装置及其制造方法

Country Status (3)

Country Link
US (1) US20220068909A1 (zh)
KR (1) KR20220029074A (zh)
CN (1) CN114122075A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200046353A (ko) * 2018-10-24 2020-05-07 엘지디스플레이 주식회사 스토리지 캐패시터, 이를 이용한 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20220029074A (ko) 2022-03-08
US20220068909A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
US9146429B2 (en) Display panel
KR102080065B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7352426B2 (en) Electrode-wiring substrate and display device
JP3719939B2 (ja) アクティブマトリクス基板およびその製造方法ならびに表示装置および撮像装置
US8686422B2 (en) Active matrix substrate and active matrix display device
WO2011030583A1 (ja) 液晶表示装置及びその製造方法
US11322713B2 (en) Display substrate and manufacturing method of the same, display device
US11374074B2 (en) Display panel, display apparatus, and method of fabricating the display panel
JP2002277889A (ja) アクティブマトリクス型液晶表示装置
CN101750809B (zh) 液晶显示面板
JP2004109248A (ja) 液晶表示装置及びその製造方法
JP2010128418A (ja) 液晶表示装置及びその製造方法
JP4211644B2 (ja) 電気光学装置の製造方法
US11616116B2 (en) Display device including dummy lines overlapping connection lines
US7768590B2 (en) Production method of active matrix substrate, active matrix substrate, and liquid crystal display device
US11342319B2 (en) Display device including fan-out lines
WO2012090817A1 (ja) 表示装置およびその製造方法
US8963160B2 (en) Thin film transistor array substrate, manufacturing method thereof and display device
US20200321356A1 (en) Array substrate and display device
CN114122075A (zh) 显示装置及其制造方法
US20220052133A1 (en) Display panel and display device
US11194188B2 (en) Display panel, driver circuit, and manufacturing method of display panel
CN112909019A (zh) 阵列基板、阵列基板的制备方法及显示装置
KR20100069902A (ko) 액정표시장치 및 그 제조방법
KR102551694B1 (ko) 액정표시장치용 어레이 기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination