CN114115704A - 半导体存储器装置和半导体存储器装置的操作方法 - Google Patents

半导体存储器装置和半导体存储器装置的操作方法 Download PDF

Info

Publication number
CN114115704A
CN114115704A CN202110154376.8A CN202110154376A CN114115704A CN 114115704 A CN114115704 A CN 114115704A CN 202110154376 A CN202110154376 A CN 202110154376A CN 114115704 A CN114115704 A CN 114115704A
Authority
CN
China
Prior art keywords
block
guaranteed
address
blocks
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110154376.8A
Other languages
English (en)
Inventor
洪龙焕
金炳烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114115704A publication Critical patent/CN114115704A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

提供一种半导体存储器装置和半导体存储器装置的操作方法。根据一个实施方式，一种半导体存储器装置包括：多个存储器块，其包括第一保证块至第m保证块，其中，m为大于1的整数；修复逻辑，其被设置为通过检测第一保证块至第m保证块当中的缺陷存储器块来生成坏块信息并基于坏块信息确定分别与第一保证块至第m保证块相对应的第一偏移值至第m偏移值；以及地址解码器，其被设置为当块地址与第一保证块至第m保证块中的任何一个相对应时通过将从第一偏移值至第m偏移值中选择的偏移值反映到块地址上来生成块选择地址，并且当块地址与除第一保证块至第m保证块之外的任何一个存储器块相对应时通过将第m偏移值反映到块地址上来生成块选择地址。

Description

半导体存储器装置和半导体存储器装置的操作方法
技术领域
本公开涉及一种半导体设计技术，并且更具体地，涉及半导体存储器装置的块映射方法。
背景技术
随着使用半导体存储器装置作为存储介质的移动信息装置(特别是智能电话和平板电脑)的使用的激增，这些半导体存储器装置越来越受到关注和重视。范围广泛的应用以及高速处理器或多核并行性的出现要求半导体存储器装置提高性能和可靠性。
半导体存储装置是使用由例如硅(Si)、锗(Ge)、砷化镓(GaAs)或磷化铟(InP)制成的半导体实现的存储装置。半导体存储器装置可以分类为易失性存储器装置或非易失性存储器装置。易失性存储器装置在电源关闭时无法保留存储的数据。易失性存储器装置包括静态随机存取存储器(SRAM)装置、动态RAM(DRAM)装置或同步DRAM(SDRAM)装置等。非易失性存储器装置即使在电源关闭时也可以保留所存储的数据。非易失性存储器装置可以包括只读存储器(ROM)装置、可编程ROM(PROM)装置、电可编程ROM(EPROM)装置、电可擦除可编程ROM(EEPROM)装置、闪存存储器装置、相变RAM(PRAM)装置、磁性RAM(MRAM)装置、电阻性RAM(RRAM)装置或铁电RAM(FRAM)装置等。闪存存储器装置可以被分类为NOR类型或NAND类型。
非易失性存储器装置可以包括多个存储器块。由于制造工艺中的错误(error)，可能会在多个存储器块当中产生缺陷存储器块(defective memory block)。具有预定数量或更少的缺陷存储器块的非易失性存储器装置可以被视为正常装置。
然而，根据客户的需求，存在可以存储安全数据(security data)并且必须不具有缺陷的特定存储器块(以下称为保证块(guarantee block))。在保证块中具有缺陷的非易失性存储器装置可以被视为故障装置，而与缺陷存储器块的总数无关。这可能导致非易失性存储器装置的产量(production yield)降低。
发明内容
根据一个实施方式，一种半导体存储器装置可以包括：多个存储器块，所述多个存储器块包括第一保证块至第m保证块，其中，“m”为大于1的整数；修复逻辑，修复逻辑适用于通过检测第一保证块至第m保证块当中的缺陷存储器块来生成坏块信息，并基于坏块信息确定分别与第一保证块至第m保证块相对应的第一偏移值至第m偏移值；以及地址解码器，地址解码器适用于当块地址与第一保证块至第m保证块中的任何一个相对应时通过将从第一偏移值至第m偏移值中选择的偏移值反映到块地址上来生成块选择地址，并且当块地址与除第一保证块至第m保证块之外的任何一个存储器块相对应时通过将第m偏移值反映到块地址上来生成块选择地址。
根据一个实施方式，一种存储器系统可以包括：存储器装置，存储器装置包括多个存储器块，多个存储器块包括第一保证块至第m保证块，其中，“m”是大于1的整数；以及控制器，控制器适用于向存储器装置提供包括块地址的地址、命令和数据，其中，存储器装置通过检测第一保证块至第m保证块动中的缺陷存储器块来生成坏块信息，并基于坏块信息确定分别与第一保证块至第m保证块相对应的第一偏移值至第m偏移值，并且当块地址与第一保证块至第m保证块中的任何一个相对应时通过将从第一偏移值至第m偏移值中选择的偏移值反映到块地址上来生成块选择地址，并且当块地址与除第一保证块至第m保证块之外的任何一个存储器块相对应时通过将第m偏移值反映到块地址上来生成块选择地址。
根据一个实施方式，提供一种包括多个存储器块的半导体存储器装置的操作方法，多个存储器块包括第一保证块至第m保证块，其中，“m”为大于1的整数，该方法可以包括以下步骤：基于坏块信息，确定第一保证块至第m保证块中的任何一个是否有缺陷，并且通过根据确定结果设置分别与第一保证块至第m保证块的第一偏移值至第m偏移值来配置修复映射表的字段；通过确定块地址是否与第一保证块至第m保证块中的任何一个相对应而根据从第一偏移值至第m偏移值中选择的偏移值来生成块选择地址；以及从存储器块中选择与块选择地址相对应的存储器块。
附图说明
图1是示出半导体存储器装置的存储器单元阵列的配置图。
图2A和图2B是描述典型的修复块映射方法的图。
图3是示出图2A的修复块映射方法的流程图。
图4是示出根据实施方式的半导体存储器装置的框图。
图5是示出图4的存储器单元阵列的配置图。
图6是示出图4的修复逻辑的框图。
图7A和图7B是描述根据一个实施方式的修复块映射方法的图。
图8是示出图6的偏移计算电路的操作的流程图。
图9A、图9B、图9C、图9D、图9E和图9F是描述由偏移计算电路设置的图6的修复映射表的图。
图10是示出图4的地址解码器的详细框图。
图11是示出根据一个实施方式的修复块映射方法的流程图。
图12A和图12B是将典型的修复块映射方法与根据实施方式的修复映射方法进行比较的图。
图13是示出包括图4所示的半导体存储器装置的存储器系统的框图。
图14是示出图13所示的存储器系统的应用示例的框图。
图15是示出包括参照图14描述的存储器系统的计算系统的框图。
具体实施方式
下面参照附图描述各个实施方式。然而，这些实施方式可以以不同的形式实现，因此不应被解释为限于本文所阐述的实施方式。贯穿本公开，在本发明的各个附图和实施方式中，相同的附图标记指代相同的部件。需要注意，对“一个实施方式”或“另一实施方式”等的引用不一定意味着仅一个实施方式，并且对任何这样的短语的不同引用不一定对相同的一个或多个实施方式进行引用。当在本文中使用时，术语“实施方式”不一定指所有实施方式。
将理解的是，尽管在本文可能使用术语“第一”、“第二”和“第三”等来标识各种元件，但是这些元件不受这些术语的限制。这些术语用于将否则将具有相同或相似名称的一个元件与另一个元件区分开。因此，在一个示例中的第一元件也可以在另一示例中被称为第二元件或第三元件，而不指示元件本身的任何改变。
将进一步理解的是，当一个元件被称为“连接到”另一元件或“联接到”另一元件时，它可以直接连接到或联接到另一元件，或者可以存在一个或更多个中间元件。另外，还将理解的是，当元件被称为在两个元件“之间”时，该元件可以是这两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。除非另有说明或上下文另外指出，否则两个元件之间的通信(无论是直接还是间接连接/联接)可以是有线的也可以是无线的。
如本文所使用，单数形式也可以包括复数形式，反之亦然，除非上下文另外明确指出。
将进一步理解的是，当在本说明书中使用术语“包含”、“具有”、“包括”和“含有”时，指明存在所述元件并且不排除一个或更多个其它元件的存在或添加。如本文所使用的，术语“和/或”包括一个或更多个相关联的所列项目的任何和所有组合。
根据实施方式，提供了一种用于修复存储器单元阵列的保证块的半导体装置以及该半导体装置的操作方法。
根据实施方式，在半导体装置中，可以精确地检测晶体管特性。因此，可以增强所制造的半导体装置的特性。
根据实施方式，在半导体装置中，可以精确地检测晶体管特性。因此，即使当半导体装置以高速操作时，也可以减少故障。
图1是示出半导体存储器装置的存储器单元阵列10的配置图。
参照图1，存储器单元阵列10可以包括设置在正常单元区域和冗余单元区域中的多个存储器块NBLK1至NBLKn和RBLK1至RBLKk。
在正常单元区域中，可以设置多个正常存储器块NBLK1至NBLKn。正常存储器块NBLK1至NBLKn可以用于存储诸如用户数据的正常数据。在冗余单元区域中，可以设置多个冗余存储器块RBLK1至RBLKk。冗余存储器块RBLK1至RBLKk可用于修复正常存储器块NBLK1至NBLKn中的缺陷存储器块。
正常存储器块NBLK1至NBLKn中的特定块可以被分配为保证块GBLK1至GBLKm。保证块GBLK1至GBLKm可以用于存储安全数据，例如，诸如制造商的序列号和制造日期的半导体存储器装置的标识(ID)信息。保证块GBLK1至GBLKm可以是一次性可编程(one-timeprogrammable，OTP)存储器块，其用数据编程一次并且所存储的数据不会丢失。
保证块GBLK1至GBLKm中的至少一个可以由内容可寻址存储器(contentaddressable memory，CAM)块CBLK组成。CAM块CBLK可以用于存储半导体存储器装置的设置信息。例如，CAM块CBLK可以存储半导体存储器装置的修复信息(repair information)。修复信息可以包括用于将在正常存储器块NBLK1至NBLKn中产生的缺陷存储器块指定为坏块以及用于针对坏块分配冗余存储器块RBLK1至RBLKk的信息。修复信息可以在半导体存储器装置的制造工艺之后的测试时段(test period)期间生成，并且可以存储在CAM块CBLK中。例如，在以晶圆级制造半导体存储器装置之后并且在封装工艺之前，可以测试半导体存储器装置以确定在正常存储器块NBLK1至NBLKn当中是否存在缺陷存储器块，并且可以基于测试结果将修复信息存储在CAM块CBLK中。除了半导体存储器装置的修复信息之外，CAM块CBLK还可以存储用于操作的各种电压电平、算法信息、定时信息以及有缺陷的列/行信息。
正常存储器块NBLK1至NBLKn可以由外部装置(未示出)访问。半导体存储器装置可以根据来自外部装置的请求，将数据存储到正常存储器块NBLK1至NBLKn中，从正常存储器块NBLK1至NBLKn中读取数据，以及擦除存储在正常存储器块NBLK1至NBLKn中的数据。外部装置可以将用于访问正常存储器块NBLK1至NBLKn的命令和地址与数据一起提供给半导体存储器装置。当命令输入时，半导体存储器装置可以生成与地址相对应的块地址。
即使在正常存储器块NBLK1至NBLKn中产生了缺陷存储器块，当缺陷存储器块占据预定百分比或更少时，半导体存储器装置可以被指定为正常装置。如已知晓的，缺陷存储器块可以被指定为坏块并且可以由冗余存储器块RBLK1至RBLKk中的任何一个替换。另选地，缺陷存储器块可以被指定为无效块。另一方面，当在保证块GBLK1至GBLKm中产生至少一个缺陷存储器块时，只要相应的缺陷存储器块没有被冗余存储器块RBLK1至RBLKk替换，则半导体存储器装置可以被指定为异常装置。因此，重要的是修复在保证块GBLK1至GBLKm中产生的缺陷存储器块，以增加半导体存储器装置的产量。诸如预定百分比的如本文针对参数所使用的词“预定”是指在工艺或算法中使用参数之前确定该参数的值。针对一些实施方式，在工艺或算法开始之前确定参数的值。在其它实施方式中，在工艺或算法期间但在工艺或算法中使用该参数之前确定该参数的值。
图2A和图2B是描述典型的修复块映射方法(repair block mapping method)的图。
参照图2A，示出了其中设置有第一正常存储器块NBLK1至第256正常存储器块NBLK256和第一冗余存储器块RBLK1至第四冗余存储器块RBLK4，并且第一正常存储器块NBLK1至第256正常存储器块NBLK256当中的第一正常存储器块NBLK1至第四正常存储器块NBLK4被分配为第一保证块GBLK1至第四保证块GBLK4的情况。假定第一正常存储器块NBLK1、第三正常存储器块NBLK3、第八正常存储器块NBLK8、第253正常存储器块NBLK253和第255正常存储器块NBLK255被检测为缺陷存储器块。在这种情况下，第一冗余存储器块RBLK1至第四冗余存储器块RBLK1至RBLK4可以分别替换第一正常存储器块NBLK1、第三正常存储器块NBLK3、第八正常存储器块NBLK8和第253正常存储器块NBLK253。第255正常存储器块NBLK255不被修复。
参照图2B，示出了用于分别将缺陷存储器块映射到冗余存储器块RBLK1至RBLK4的基于查找(lookup-based)的修复映射表(repair mapping table)。修复映射表可以将第一正常存储器块NBLK1、第三正常存储器块NBLK3、第八正常存储器块NBLK8和第253正常存储器块NBLK253的每个块地址存储为每个索引的字段值。此时，修复映射表中的字段(或索引)的数量可以由冗余存储器块的数量(例如，4)来确定，并且每个字段的位宽(bit width)可以由块地址的大小来确定。
如上所述，执行典型的修复块映射以首先修复保证块GBLK1至GBLK4当中的缺陷存储器块。此时，出现了5个缺陷存储器块，但是仅4个缺陷存储器块可以由冗余存储器块RBLK1至RBLK4替换。作为缺陷存储器块但是又未被替换的第255正常存储器块NBLK255被视为无效块，因此半导体存储器装置可以被视为正常装置。
图3是示出图2A的修复块映射方法的流程图。
参照图3，通过测试操作检测修复信息，并且将所检测到的修复信息存储在CAM块CBLK中(在S310)。例如，可以通过晶圆级测试操作来检测缺陷存储器块(在S312)。例如，假设第一正常存储器块NBLK1、第三正常存储器块NBLK3、第八正常存储器块NBLK8、第253正常存储器块NBLK253和第255正常存储器块NBLK255被检测为缺陷存储器块，可以生成关于可修复存储器块NBLK1、NBLK3、NBLK8和NBLK253的修复信息作为修复映射信息，并且可以生成关于不可修复存储器块NBLK255的信息作为坏块信息。修复映射信息和坏块信息可以作为修复信息存储在CAM块CBLK中(在S314)。
当向半导体设备施加外部电力时，半导体设备可以执行启动(boot-up)或上电(power-up)操作。在启动或上电操作期间，执行CAM读取操作。在CAM读取操作期间，可以读出存储在CAM块CBLK中的数据(即，修复信息)以配置或更新如图2B所示的修复映射表(在S320)。当块地址由8位地址组成时，每个字段的位宽具有8位大小。
在诸如读取/写入/擦除操作的正常操作期间，可以使用修复映射表来访问与输入地址相对应的正常存储器块或冗余存储器块(在S330)。例如，当从外部装置输入地址时(在S332)，确定输入地址是否存在于修复映射表中(在S334)。当输入地址存在于修复映射表中时(在S334的“是”)，输入地址被修复映射表的字段值替换(在S336)。因此，可以通过经替换的地址来选择冗余存储器块，而不是与输入地址相对应的缺陷存储器块。
此外，当在修复映射表中不存在输入地址时(在S334的“否”)，可以选择与输入地址相对应的正常存储器块(在S340)。
如上所述，操作时间可能由于将修复信息存储在单独的CAM块中并通过CAM读取操作来读出修复信息而增加。另外，构成修复映射表的字段的位宽由块地址的大小分配，导致修复映射表的大小增大。
在下文中，将根据一个实施方式，将说明用于在修复保证块的同时减小修复映射表的大小以及用于组织或更新修复映射表的时间的修复块映射方法。
图4是示出根据一个实施方式的半导体存储器装置100的框图。图5是示出图4的存储器单元阵列110的配置图。
参照图4，半导体存储器装置100可以包括存储器单元阵列110、地址解码器120、修复逻辑130、电压生成器140、读取和写入电路150、输入/输出(I/O)缓冲器160和控制逻辑170。地址解码器120、修复逻辑130、电压生成器140、读取和写入电路150、输入/输出(I/O)缓冲器160和控制逻辑170可以用作用于驱动存储器单元阵列110的外围电路。控制逻辑170可以被实现为硬件、软件或硬件和软件的组合。例如，控制逻辑170可以是根据算法操作的控制逻辑电路和/或执行控制逻辑代码的处理器。修复逻辑130可以被实现为硬件、软件或硬件和软件的组合。例如，修复逻辑130可以是根据算法操作的修复逻辑电路和/或执行修复逻辑代码的处理器。
存储器单元阵列110可以包括多个存储器块BLK1至BLKz。存储器块BLK1至BLKz可以通过多条字线WL联接到地址解码器120。存储器块BLK1至BLKz可以通过多条位线BL联接到读取和写入电路150。存储器块BLK1至BLKz中的每一个可以包括多个存储器单元。根据一个实施方式，多个存储器单元可以是非易失性存储器单元。
参照图5，存储器单元阵列110可以包括正常单元区域112和扩展区域114。
在正常单元区域112中，可以设置第一正常存储器块NBLK1至第n正常存储器块NBLKn。正常存储器块NBLK1至NBLKn可以用于存储诸如用户数据的正常数据。可以将正常存储器块NBLK1至NBLKn当中的特定块分配为第一保证块GBLK1至第m保证块GBLKm。例如，第一正常存储器块NBLK1至第m正常存储器块NBLKm可以被分配为第一保证块GBLK1至第m保证块GBLKm。保证块GBLK1至GBLKm中的至少一个可以由内容可寻址存储器(CAM)块CBLK组成。CAM块CBLK可以用于存储半导体存储器装置100的设置信息。例如，CAM块CBLK可以存储半导体存储器装置的修复信息。在该实施方式中，CAM块CBLK可以存储修复信息当中的坏块信息而不存储修复映射信息。
在扩展区域114中，可以设置第一扩展存储器块NBLKn+1至第k扩展存储器块NBLKn+k。扩展存储器块NBLKn+1至NBLKn+k可以根据从修复逻辑130上的修复映射表(未示出)提供的偏移信息(offset information)OFS而能够扩展到正常存储器块NBLK1至NBLKn。也就是说，根据偏移信息OFS，可以线性地扩展用于指定第一正常存储器块NBLK1至第n正常存储器块NBLKn的地址，以访问第一扩展存储器块NBLKn+1至第k扩展存储器块NBLKn+k。外部装置(例如，控制器)可以向半导体存储器装置100提供命令CMD和地址ADDR，以访问正常存储器块NBLK1至NBLKn和扩展存储器块NBLKn+1至NBLKn+k。也就是说，外部装置可以通过应用地址ADDR来访问扩展存储器块NBLKn+1至NBLKn+k。
返回参照图4，地址解码器120可以通过字线WL联接到存储器块BLK1至BLKz。地址解码器120可以由控制逻辑170控制。地址解码器120可以通过I/O缓冲器160接收和解码包括在地址ADDR中的块地址、行地址和列地址。作为参考，可以以存储器块为单位执行半导体存储器装置100的擦除操作，并且可以以字线为单位执行半导体存储器装置100的读取和写入/编程操作。在读取和写入/编程操作期间输入的地址ADDR可以包括块地址、行地址和列地址。地址解码器120可以基于块地址选择存储器块BLK1至BLKz中的至少一个，并且根据行地址选择所选存储器块中的至少一条字线。地址解码器120可以将通过解码列地址而生成的列选择信号YI提供给读取和写入电路150。地址解码器120可以包括块解码器、行解码器、列解码器和地址缓冲器等。
此外，在读取操作期间，地址解码器120可以将读取电压VREAD施加到所选存储器块的所选字线，并将通过电压VPASS施加到剩余的未选字线。另外，在编程验证操作期间，地址解码器120可以将验证电压施加到所选存储器块的所选字线，并且将通过电压VPASS施加到未选字线。
根据实施方式，地址解码器120可以通过将偏移信息OFS反映(reflect)到块地址上来生成块选择地址。块选择地址可以用于选择第一正常存储器块NBLK1至第n正常存储器块NBLKn和第一扩展存储器块NBLKn+1至第k扩展存储器块NBLKn+k中的任何一个。例如，从外部装置提供的块地址可以具有用于指定第一正常存储器块NBLK1至第n正常存储器块NBLKn的范围，而块选择地址可以具有用于指定第一扩展存储器块NBLKn+1至第k扩展存储器块至NBLKn+k以及第一正常存储器块NBLK1至第n正常存储器块NBLKn的范围。将在图10中说明地址解码器120的详细配置和操作。
修复逻辑130可以由控制逻辑170控制。修复逻辑130可以生成偏移信息OFS并将其传送到地址解码器120。修复逻辑130可以通过检测第一保证块GBLK1至第m保证块GBLK1至GBLKm当中的缺陷存储器块来生成坏块信息，并且基于坏块信息确定分别与第一保证块GBLK1至第m保证块GBLKm相对应的第一偏移值至第m偏移值。修复逻辑130可以将第一偏移值至第m偏移值作为偏移信息OFS提供给地址解码器120。将在图6至图9F中说明修复逻辑130的详细配置和操作。
电压生成器140可以由控制逻辑170控制。电压生成器140可以在读取操作期间生成读取电压VREAD和通过电压VPASS。电压生成器140可以通过使用多个泵浦电容器(pumping capacitor)调节外部电压或放大外部电压来生成多个电压。这些电压可以被提供给地址解码器120、修复逻辑130、读取和写入电路150、I/O缓冲器160和控制逻辑170。
读取和写入电路150可以由控制逻辑170控制。在写入/编程操作期间，读取和写入电路150可以通过I/O缓冲器160接收数据，并且通过位线BL将数据写入到所选字线的存储器单元。在读取操作期间，读取和写入电路150可以通过位线BL从所选字线的存储器单元中读出数据，并且将所读取的数据输出到I/O缓冲器160。例如，读取和写入电路150可以包括页缓冲器(或页寄存器)。
I/O缓冲器160可以联接到地址解码器120、读取和写入电路150以及控制逻辑170。I/O缓冲器160可以由控制逻辑170控制。I/O缓冲器160可以将命令CMD和地址ADDR从外部装置传送到控制逻辑170，并且可以将地址ADDR从外部装置传送到地址解码器120。另外，I/O缓冲器160可以在外部装置与读取和写入电路150之间传送数据。
控制逻辑170可以响应于通过输入/输出缓冲器160从外部装置输入的地址ADDR和命令CMD而操作。
在下文中，参照图6至图9F，将说明修复逻辑130的配置和操作。
图6是示出图4的修复逻辑130的框图。
参照图6，修复逻辑130包括坏块扫描电路132、偏移计算电路134和修复映射表136。
坏块扫描电路132可以在启动或上电操作期间执行CAM读取操作，以扫描存储在CAM块CBLK中的坏块信息BBI。坏块扫描电路可以将坏块信息BBI提供给偏移计算电路134。坏块扫描电路132可以通过在启动或上电操作期间从控制逻辑(图4的170)接收控制信号而操作。
偏移计算电路134可以使用坏块信息BBI来配置或更新修复映射表136中的字段。偏移计算电路134可以基于坏块信息BBI来确定第一保证块GBLK1至第m保证块GBLKm中的任何一个是否有缺陷。根据确定结果，偏移计算电路134可以设置分别与第一保证块GBLK1至第m保证块GBLKm相对应第一偏移值至第m偏移值PRL_MAP[0：m-1]，并且根据第一偏移值至第m偏移值PRL_MAP[0：m-1]配置或更新修复映射表136。偏移计算电路134可以通过对第一保证块GBLK1至第m保证块GBLKm当中的缺陷存储器块的数量进行累积计数来计算第一偏移值至第m偏移值PRL_MAP[0：m-1]。
修复映射表136可以将第一偏移值至第m偏移值PRL_MAP[0：m-1]存储到每个索引的字段值中。修复映射表136可以提供所存储的字段值作为偏移信息OFS。修复映射表136中的字段(或索引)的数量可以由第一保证块GBLK1至第m保证块GBLKm的数量(即，m)来确定，并且具体地，可以根据第一保证块GBLK1至第m保证块GBLKm的数量(即，m)来确定每个字段的位宽。例如，假设保证块的数量为4，则修复映射表136中的字段(或索引)的数量可以是4，并且每个字段的位宽可以被设置为2位(即，4的对数值(log2^4))。因此，由于图2B的修复映射表的每个字段的位宽为8位，而根据实施方式的修复映射表136的每个字段的位宽为2位，因此可以显著减小修复映射表136的大小。
在下文中，将参照图7A至图9F作为示例说明偏移计算电路134配置修复映射表136的操作。
图7A和图7B是描述根据一个实施方式的修复块映射方法的图。图8是示出图6的偏移计算电路134的操作的流程图。图9A至图9F是描述由偏移计算电路134设置的图6的修复映射表136的图。
参照图7A，示出了其中设置有第一正常存储器块NBLK1至第256正常存储器块NBLK256和第一扩展存储器块NBLK257至第四扩展存储器块NBLK260，并且第一正常存储器块NBLK1至第256正常存储器块NBLK256当中的第一正常存储器块NBLK1至第四正常存储器块NBLK4被分配为第一保证块GBLK1至第四保证块GBLK4的情况。假设第一正常存储器块NBLK1、第三正常存储器块NBLK3、第八正常存储器块NBLK8、第253正常存储器块NBLK253和第255正常存储器块NBLK255被检测为缺陷存储器块。
参照图7B，示出了基于偏移的修复映射表136。修复映射表136可以具有与第一保证块GBLK1至第四保证块GBLK4的数量相对应的4个字段。每个字段可以存储第一偏移值至第四偏移值PRL_MAP[0：3]中的相应的一个。修复映射表136可以提供所存储的字段值作为偏移信息OFS。
参照图8，附图标记“BLK_ADD”表示用于依次指定第一正常存储器块NBLK1至第256正常存储器块NBLK256的块索引信号，附图标记“BADBLK_CNT”表示用于对坏块的数量进行计数的坏块计数信号，并且附图标记“INDEX”表示用于指示第一偏移值至第四偏移值PRL_MAP[0：3]的字段索引信号。
偏移计算电路134可以将所有的块索引信号BLK_ADD、坏块计数信号BADBLK_CNT和字段索引信号INDEX初始化为“0”(在S810)。
偏移计算电路134可以基于坏块信息BBI确定在第一正常存储器块NBLK1至第256正常存储器块NBLK256当中与块索引信号BLK_ADD相对应的正常存储器块是否是坏块(在S820)。
当与块索引信号BLK_ADD相对应的正常存储器块是坏块时(S820的“是”)，偏移计算电路134可以将坏块计数信号BADBLK_CNT增加+1(在S830)，并且将块索引信号BLK_ADD增加+1(在S840)。然后，计算电路134可以再次执行S820的操作。
另一方面，当与块索引信号BLK_ADD相对应的正常存储器块不是坏块时(S820的“否”)，偏移计算电路134可以将坏块计数信号BADBLK_CNT分配给在第一偏移值至第四偏移值PRL_MAP[0：3]当中由字段索引信号INDEX指定的偏移值PRL_MAP[INDEX]，并且将字段索引信号INDEX增加+1(在S850)。之后，当字段索引信号INDEX未达到最大值“4”时(S860的“否”)，偏移计算电路134可以将块索引信号BLK_ADD增加+1(在S840)，并且然后再次执行S820的操作。此时，字段索引信号INDEX的最大值可以由保证块GBLK1至GBLK4的数量确定。
偏移计算电路134可以重复执行S820至S860的操作，直到字段索引信号INDEX达到最大值(S860的“是”)。
例如，参照图9A，由于第一正常存储器块NBLK1(即，第一保证块GBLK1)是坏块(S820的“是”)，偏移计算电路134将坏块计数信号BADBLK_CNT增加+1(在S830)，并且将块索引信号BLK_ADD增加+1(在S840)。
参照图9B，由于第二正常存储器块NBLK2(即，第二保证块GBLK2)不是坏块(S820的“否”)，偏移计算电路134将坏块计数信号BADBLK_CNT“+1”分配给第一偏移值至第四偏移值PRL_MAP[0：3]当中的第一偏移值PRL_MAP[0]，并且将字段索引信号INDEX增加+1(在S850)。之后，偏移计算电路134将块索引信号BLK_ADD增加+1(在S840)。
参照图9C，由于第三正常存储器块NBLK3(即，第三保证块GBLK3)是坏块(S820的“是”)，偏移计算电路134将坏块计数信号BADBLK_CNT增加+1(在S830)，并且将块索引信号BLK_ADD增加+1(在S840)。
参照图9D，由于第四正常存储器块NBLK4(即第四保证块GBLK4)不是坏块(S820的“否”)，偏移计算电路134将坏块计数信号BADBLK_CNT“+2”分配给第一偏移值至第四偏移值PRL_MAP[0：3]当中的第二偏移值PRL_MAP[1]，并且将字段索引信号INDEX增加+1(在S850)。之后，偏移计算电路134将块索引信号BLK_ADD增加+1(在S840)。
参照图9E，由于第五正常存储器块NBLK5不是坏块(S820的“否”)，偏移计算电路134将坏块计数信号BADBLK_CNT“+2”分配给第一偏移值至第四偏移值PRL_MAP[0：3]中的第三偏移值PRL_MAP[2]，并且将字段索引信号INDEX增加+1(在S850)。之后，偏移计算电路134将块索引信号BLK_ADD增加+1(在S840)。
参照图9F，由于第六正常存储器块NBLK6不是坏块(S820的“否”)，偏移计算电路134将坏块计数信号BADBLK_CNT“+2”分配给第一偏移值至第四偏移值PRL_MAP[0：3]当中的第四偏移值PRL_MAP[3]，并且将字段索引信号INDEX增加+1(在S850)。
之后，由于字段索引信号INDEX达到最大值(S860的“是”)，所以偏移计算电路134终止配置或更新修复映射表136的操作。最后，修复映射表136可以被配置为如图7B所示，并且如图7A所示基于修复映射表136执行用于修复保证块的修复块映射方法。也就是说，根据实施方式，由于修复映射表136的每个字段的位宽被设置为2位，所以可以显著减小修复映射表136的大小。
图10是示出图4的地址解码器120的详细框图。
参照图10，地址解码器120可以包括块解码器122、行解码器124、列解码器126、偏移反映电路(offset reflection circuit)128和字线控制器129。地址解码器120还可以包括用于将地址ADDR传送到块解码器122、行解码器124和列解码器126的地址缓冲器(未示出)。
块解码器122可以接收地址ADDR当中的块地址BA。块解码器122可以对块地址BA进行解码以生成用于选择第一正常存储器块NBLK1至第n正常存储器块NBLKn中的任何一个的第一初始地址PRE_BSG和第二初始地址PRE_BSN。具体地，当块地址BA与第一保证块GBLK1至第m保证块GBLKm中的任何一个相对应时，块解码器122可以生成第一初始地址PRE_BSG。当块地址BA与除了第一保证块GBLK1至第m保证块GBLKm之外的第m+1正常存储器块NBLKm+1至第n正常存储器块NBLKn中的任何一个相对应时，块解码器122可以生成第二初始地址PRE_BSN。
行解码器124可以接收地址ADDR当中的行地址RA。行解码器124可以对行地址RA进行解码以生成用于选择任何一条字线WL的行选择信号WS。
列解码器126可以接收地址ADDR当中的列地址CA。列解码器126可以对列地址CA进行解码以生成用于选择任何一条位线BL的列选择信号YI。
偏移反映电路128可以包括：第一偏移反映器1282，其用于接收第一初始地址PRE_BSG；以及第二偏移反映器1284，其用于接收第二初始地址PRE_BSN。
当第一初始地址PRE_BSG输入时，第一偏移反映器1282可以通过将从第一偏移值到第m偏移值PRL_MAP[0：m-1]中选择的偏移值反映到第一初始地址PRE_BSG上来生成块选择地址BS。例如，如图7A和图7B所示，当与第一保证块GBLK1相对应的第一初始地址PRE_BSG输入时，第一偏移反映器1282通过将第一偏移值PRL_MAP[0]“+1”与第一初始地址PRE_BSG相加来生成用于选择第二正常存储器块NBLK2的块选择地址BS。同样地，当与第二保证块GBLK2相对应的第一初始地址PRE_BSG输入时，第一偏移反映器1282通过将第二偏移值PRL_MAP[1]“+2”反映到第一初始地址PRE_BSG上来生成用于选择第四正常存储器块NBLK4的块选择地址BS。
当第二初始地址PRE_BSN输入时，第二偏移反映器1284可以通过将第m偏移值PRL_MAP[m-1]反映到第二初始地址PRE_BSN上来生成块选择地址BS。例如，如图7A和图7B所示，当与第五正常存储器块NBLK5至第256正常存储器块NBLK256中的任何一个相对应的第二初始地址PRE_BSN输入时，第二偏移反映器1284通过相同地将第四偏移值PRL_MAP[3]“+2”与第二初始地址PRE_BSN相加来生成块选择地址BS。因此，可以将第255正常存储器块NBLK255和第256正常存储器块NBLK256指定给第一扩展存储器块NBLK257和第二扩展存储器块NBLK258。
字线控制器129可以根据块选择地址BS选择正常存储器块NBLK1至NBLKn和扩展存储器块NBLKn+1至NBLKn+k中的任何一个。字线控制器129可以根据行选择信号WS选择包括在所选块中的任何一条字线。字线控制器129可以将读取电压VREAD、通过电压VPASS和验证电压施加到所选的字线或剩余的未选字线。
如上所述，当块地址BA与第一保证块GBLK1至第m保证块GBLKm中的任何一个相对应时，地址解码器120可以通过将从第一偏移值至第m偏移值PRL_MAP[0：m-1]中选择的偏移值反映到块地址BA上来生成块选择地址BS。另一方面，当块地址BA与除了第一保证块GBLK1至第m保证块GBLKm之外的第m+1正常存储器块NBLKm+1至第n正常存储器块NBLKn中的任何一个相对应时，地址解码器120可以通过将最终的第m偏移值PRL_MAP[m-1]反映到块地址BA上来生成块选择地址BS。
图11是根据一个实施方式的修复块映射方法的流程图。
参照图11，通过测试操作检测修复信息，并且将检测到的修复信息中的坏块信息存储在CAM块CBLK中(在S1110)。例如，可以通过晶圆级测试操作来检测缺陷存储器块(在S1112)。如图7A所示，第一正常存储器块NBLK1、第三正常存储器块NBLK3、第八正常存储器块NBLK8、第253正常存储器块NBLK253和第255正常存储器块NBLK255被检测为缺陷存储器块，可以生成关于缺陷存储器块NBLK1、NBLK3、NBLK8、NBLK253和NBLK255的修复信息作为坏块信息。可以将坏块信息存储在CAM块CBLK中(在S1114)。
在启动或上电操作期间，执行CAM读取操作。在CAM读取操作期间，可以读出存储在CAM块CBLK中的坏块信息BBI，以配置或更新如图7B所示的修复映射表136(在S1120)。此时，由于仅将修复信息中的除了修复映射信息之外的坏块信息BBI存储在CAM块CBLK中，所以可以减小CAM块CBLK的大小和减少执行CAM读取操作的时间。
例如，坏块扫描电路132可以扫描存储在CAM块CBLK中的坏块信息BBI。偏移计算电路134可以基于坏块信息BBI确定第一保证块GBLK1至第m保证块GBLKm中的任何一个是否有缺陷，从而如图8至图9F所示，设置分别与第一保证块GBLK1至第m保证块GBLKm相对应的第一偏移值至第m偏移值PRL_MAP[0：m-1]，并配置或更新修复映射表136。修复映射表136可以提供所存储的字段值作为偏移信息OFS。此时，可以根据第一保证块GBLK1至第m保证块GBLKm的数量(即，m)来确定每个字段的位宽。例如，假设保证块的数量是4，则每个字段的位宽度可以被设置为2位，因此可以显著减小修复映射表136的大小。
在正常操作期间，当地址ADDR输入时，地址解码器120可以使用修复映射表136访问正常存储器块NBLK1至NBLKn和扩展存储器块NBLKn+1至NBLKn+k中的任何一个(在S1130)。例如，当地址ADDR从外部装置输入时(在S1132)，确定地址ADDR的块地址BA是否与第一保证块GBLK1至第m保证块GBLKm中的任何一个相对应(在S1134)。当地址ADDR的块地址BA与第一保证块GBLK1至第m保证块GBLKm中的任何一个相对应时(S1134的“是”)，地址解码器120可以通过将从第一偏移值至第m偏移值PRL_MAP[0：m-1]中选择的偏移值反映到块地址BA上来生成块选择地址BS(在S1136)。另一方面，当地址ADDR的块地址BA与除了第一保证块GBLK1至第m保证块GBLKm之外的第m+1正常存储器块NBLKm+1至第n正常存储器块NBLKn中的任何一个相对应时(S1134的“否”)，地址解码器120可以通过将最终的第m偏移值PRL_MAP[m-1]反映到块地址BA上来生成块选择地址BS(在S1138)。
地址解码器120可以根据块选择地址BS来选择正常存储器块NBLK1至NBLKn和扩展存储器块NBLKn+1至NBLKn+k中的任何一个(在S1140)。地址解码器120可以根据行选择信号WS选择包括在所选块中的任何一条字线，并且将读取电压VREAD、通过电压VPASS和验证电压施加到所选的字线或剩余的未选字线。
图12A和图12B是将典型的修复块映射方法与根据实施方式的修复映射方法进行比较的图。
参照图12A，示出了其中设置有第一正常存储器块NBLK1至第256正常存储器块NBLK256和第一冗余存储器块RBLK1至第四冗余存储器块RBLK4的情况。假定第一正常存储器块NBLK1、第三正常存储器块NBLK3和第八正常存储器块NBLK8被检测为缺陷存储器块。根据典型的修复块映射方法，外部装置不能直接访问第一冗余存储器块RBLK1至第四冗余存储器块RBLK4。因此，通过将256个正常存储器块中的除了3个缺陷存储器块之外的正常存储器块的数量(即，253)与用于修复缺陷存储器块的冗余存储器块的数量(即，3)相加，外部装置可访问的存储器块最大数量为256。也就是说，外部装置仅可以访问第一冗余存储器块RBLK1至第四冗余存储器块RBLK4中的除了不可修复的冗余块RBLK4之外的剩余的冗余块RBLK1至RBLK3。
参照图12B，示出了其中设置有第一正常存储器块NBLK1至第256正常存储器块NBLK256和第一扩展存储器块NBLK257至第四扩展存储器块NBLK260，并且第一正常存储器块NBLK1至第256正常存储器块NBLK256当中的第一正常存储器块NBLK1至第四正常存储器块NBLK4被分配为第一保证块GBLK1至第四保证块GBLK4的情况。假设第一正常存储器块NBLK1、第三正常存储器块NBLK3和第八正常存储器块NBLK8被检测为缺陷存储器块。根据实施方式的修复映射方法，外部装置可以访问扩展存储器块NBLK257至NBLK260。例如，通过将偏移值反映到第一保证块GBLK1至第四保证块GBLK4当中的缺陷存储器块(即，第一保证块GBLK1和第三保证块GBLK3)上，用于指定第一正常存储器块NBLK1至第256正常存储器块NBLK256的地址可以被线性扩展以访问第一扩展存储器块NBLK257和第二扩展存储器块NBLK258。此时，当外部装置知道关于未使用的扩展存储器块NBLK259和NBLK260的信息时，外部装置可以向存储器装置提供用于指定第三扩展存储器块NBLK259和第四扩展存储器块NBLK260的地址。因此，通过将256个正常存储器块中除3个缺陷存储器块之外的正常存储器块的数量(即，253)与扩展存储器块的数量(即，4)相加，外部装置可访问的存储器块的最大数量为257。结果，根据该实施方式，可以向顾客提供更多有效的块。
根据一个实施方式，外部装置可以识别出存储器装置包括第一正常存储器块NBLK1至第260正常存储器块NBLK260，并提供与其相对应的地址。此时，当接收到用于指定第三扩展存储器块NBLK259和第四扩展存储器块NBLK260的地址时，存储器装置可以将第三扩展存储器块NBLK259和第四扩展存储器块NBLK260处理为无效块。
根据一个实施方式，外部装置可以是存储器控制器。存储器控制器可以执行用于从主机接收逻辑地址并将其转换为物理地址的逻辑到物理(L2P)操作，并将物理地址提供给存储器装置。存储器装置可以接收物理地址并执行修复块映射操作。根据一个实施方式，存储器装置可以在接收到逻辑地址之后执行L2P操作，并且执行修复块映射操作。
图13是示出包括图4所示的半导体存储器装置100的存储器系统1000的框图。
参照图13，存储器系统1000可以包括半导体存储器装置1100和控制器1200。
半导体存储器装置1100可以以与以上参照图4描述的方式基本相同的方式配置和操作。因此，将省略其详细描述。
控制器1200可以联接到主机和半导体存储器装置1100。控制器1200可以响应于来自主机的请求来访问半导体存储器装置1100。例如，存储器控制器1200可以控制半导体存储器装置1100的读取操作、写入操作、擦除操作和后台操作。控制器1200可以提供半导体存储器装置1100与主机之间的接口。控制器1200可以驱动用于控制半导体存储器装置1100的固件。
控制器1200可以包括随机存取存储器(RAM)1210、处理单元1220、主机接口1230、存储器接口1240和纠错码块1250。RAM 1210可以用作处理单元1220的操作存储器的一个源、在半导体存储器装置1100和主机之间的高速缓存存储器以及在半导体存储器装置1100和主机之间的缓冲存储器。处理单元1220可以控制控制器1200的一般操作。
主机接口1230可以包括用于主机和控制器1200之间的数据交换的协议。根据示例性实施方式，控制器1200可以被配置为通过包括通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、PCI-Express(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、集成驱动电子(IDE)协议和专用协议的各种接口协议中的一个与主机进行通信。
存储器接口1240可以包括用于与半导体存储器装置1100进行通信的协议。例如，存储器接口1240可以包括诸如NAND接口和NOR接口的闪存接口中的至少一个。
ECC块1250可以通过使用纠错码(ECC)来检测来自半导体存储器装置1100的数据中的错误。
控制器1200和半导体存储器装置1100可以集成到单个半导体装置中。在一个实施方式的示例中，控制器1200和半导体存储器装置1100可以集成到单个半导体装置中以形成存储卡。例如，控制器1200和半导体存储器装置1100可以集成到单个半导体装置中以形成PC卡(个人计算机存储卡国际协会(PCMCIA))、紧凑型闪存(CF)卡、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC或MMCmicro)、SD卡(SD、miniSD、microSD或SDHC)或通用闪存存储(UFS)。
控制器1200和半导体存储器装置1100可以集成到单个半导体装置中以形成半导体驱动器(固态驱动器(SSD))。半导体驱动器(SSD)可以包括被配置为将数据存储在半导体存储器中的存储装置。当存储器系统1000用作半导体驱动器(SSD)时，可以显著提高联接到存储器系统1000的主机的操作速度。
在另一个示例中，存储器系统1000可以用作诸如计算机、超级移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、Web平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航装置、黑匣子、数码相机、三维(3D)电视、数字录音机、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、用于在无线环境中发送/接收信息的装置、用于家庭网络的各种电子装置之一、用于计算机网络的各种电子装置之一、用于远程信息处理网络的各种电子装置之一、RFID装置和/或用于计算系统的各种装置之一等的电子装置的各种组件之一。
在一个实施方式的示例中，半导体存储器装置1100或存储器系统1000可以以各种方式封装。例如，可以使用诸如层叠封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、waffle封装裸片(die in waffle pack)、晶圆形式的裸片(die in wafer form)、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形(SOIC)、收缩小外形封装(SSOP)、薄型小外形(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)和/或晶圆级处理堆叠封装(WSP)等的各种方法来封装半导体存储器装置1100或存储器系统1000。
图14是示出图13所示的存储器系统1000的应用示例的框图。
参照图14，存储器系统2000可以包括半导体存储器装置2100和控制器2200。半导体存储器装置2100可以包括多个半导体存储器芯片。半导体存储器芯片可以被分成多个组。
图14示出了分别通过第一信道CH1至第k信道CHk与控制器2200进行通信的多个组。每个存储器芯片可以以与以上参照图4描述的半导体存储器装置100基本相同的方式配置和操作。
每个组可以通过单个公共信道与控制器2200进行通信。控制器2200可以以与以上参照图13描述的控制器1200基本相同的方式配置，并且可以控制半导体存储器装置2100的多个存储器芯片。
图14示出了联接到单个信道的多个半导体存储器芯片。然而，可以修改存储器系统2000，以使得可以将单个半导体存储器芯片联接到单个信道。
图15是示出包括图14所示的存储器系统2000的计算系统3000的框图。
参照图15，计算系统3000可以包括中央处理单元(CPU)3100、随机存取存储器(RAM)3200、用户接口3300、电源3400、系统总线3500和存储器系统2000。
存储器系统2000可以通过系统总线3500电联接到中央处理单元3100、RAM 3200、用户接口3300和电源3400。通过用户接口3300提供或由中央处理单元3100处理的数据可以存储在存储器系统2000中。
图15示出了通过控制器2200联接到系统总线3500的半导体存储器装置2100。然而，半导体存储器装置2100可以直接联接到系统总线3500。控制器2200的功能可以由中央处理单元3100和RAM 3200执行。
图15示出了以上参照图14描述的存储器系统2000。然而，存储器系统2000可以由以上参照图13描述的存储器系统1000代替。在一个实施方式中，计算系统3000可以包括以上分别参照图13和图14描述的存储器系统1000和2000两者。
如上所述，根据实施方式，半导体存储器装置可以通过执行用于将保证块中的缺陷存储器块修复为正常存储器块的块映射操作来提高产量。
根据实施方式，半导体存储器可以通过使用偏移值执行块映射操作来减小修复映射表的大小。另外，由于修复映射信息没有单独存储在CAM块中，所以半导体存储器可以减小由CAM块占据的面积并且减少执行CAM读取操作的时间。
根据实施方式，半导体存储器可以通过消除正常存储器块和冗余存储器块之间的边界来增加用户有效块(user-valid block)的数量。
应当注意，尽管已经图示和描述了实施方式，但是本实施方式不限于任何公开的实施方式或受其限制。本领域技术人员将认识到，根据本公开，可以在不脱离本公开的技术精神的情况下对所公开的任何一个实施方式进行各种改变。本公开包含落入权利要求范围内的所有改变。
例如，根据输入信号的极性，作为本文的示例提供的逻辑门和晶体管可以具有与本文公开的类型和布置不同的类型和布置。
相关申请的交叉引用
本申请要求于2020年8月28日提交的韩国专利申请第10-2020-0109261号的优先权，其全部内容通过引用合并于此。

Claims (20)

1.一种半导体存储器装置，该半导体存储器装置包括：
多个存储器块，所述多个存储器块包括第一保证块至第m保证块，其中，m为大于1的整数；
修复逻辑，所述修复逻辑被设置为通过检测所述第一保证块至所述第m保证块当中的缺陷存储器块来生成坏块信息，并且基于所述坏块信息确定分别与所述第一保证块至所述第m保证块相对应的第一偏移值至第m偏移值；以及
地址解码器，所述地址解码器被设置为当块地址与所述第一保证块至所述第m保证块中的任何一个相对应时通过将从所述第一偏移值至所述第m偏移值中选择的偏移值反映到所述块地址上来生成块选择地址，并且当所述块地址与除所述第一保证块至所述第m保证块之外的任何一个所述存储器块相对应时通过将所述第m偏移值反映到所述块地址上来生成所述块选择地址。
2.根据权利要求1所述的半导体存储器装置，其中，所述多个存储器块包括：
多个正常存储器块，所述多个正常存储器块包括所述第一保证块至所述第m保证块；以及
多个扩展存储器块，所述多个扩展存储器块能够根据所述第一偏移值至所述第m偏移值而扩展到所述正常存储器块。
3.根据权利要求2所述的半导体存储器装置，其中，外部装置使用所述块地址访问所述正常存储器块和所述扩展存储器块。
4.根据权利要求2所述的半导体存储器装置，其中，所述第一保证块至所述第m保证块中的至少一个包括内容可寻址存储器CAM块，并且
所述CAM块存储所述坏块信息。
5.根据权利要求4所述的半导体存储器装置，其中，所述修复逻辑包括：
坏块扫描电路，所述坏块扫描电路被设置为在上电操作期间从所述CAM块中扫描所述坏块信息；
偏移计算电路，所述偏移计算电路被设置为基于所述坏块信息确定所述第一保证块至所述第m保证块中的任何一个是否有缺陷，以设置所述第一偏移值至所述第m偏移值；以及
修复映射表，所述修复映射表被设置为将所述第一偏移值至所述第m偏移值存储为针对所述修复映射表的索引的字段。
6.根据权利要求5所述的半导体存储器装置，其中，根据所述第一保证块至所述第m保证块的数量确定所述修复映射表的每个字段的位宽。
7.根据权利要求5所述的半导体存储器装置，其中，所述偏移计算电路通过对所述第一保证块至所述第m保证块当中的缺陷存储器块的数量进行累积计数来计算所述第一偏移值至所述第m偏移值。
8.根据权利要求1所述的半导体存储器装置，其中，所述地址解码器包括：
块解码器，所述块解码器被设置为对所述块地址进行解码，以当所述块地址与所述第一保证块至所述第m保证块中的任何一个相对应时生成第一初始地址，并且当所述块地址与除所述第一保证块至所述第m保证块之外的任何一个所述存储器块相对应时生成第二初始地址；
第一偏移反映器，所述第一偏移反映器被设置为接收所述第一初始地址，并且通过将所述从所述第一偏移值至所述第m偏移值中选择的偏移值与所述第一初始地址相加来生成所述块选择地址；以及
第二偏移反映器，所述第二偏移反映器被设置为接收所述第二初始地址，并且通过将所述第m偏移值与所述第二初始地址相加来生成所述块选择地址。
9.一种存储器系统，该存储器系统包括：
存储器装置，所述存储器装置包括多个存储器块，所述多个存储器块包括第一保证块至第m保证块，其中，m是大于1的整数；以及
控制器，所述控制器被设置为向所述存储器装置提供包括块地址的地址、命令和数据，
其中，所述存储器装置通过检测所述第一保证块至所述第m保证块动中的缺陷存储器块来生成坏块信息，基于所述坏块信息确定分别与所述第一保证块至所述第m保证块相对应的第一偏移值至第m偏移值，并且当块地址与所述第一保证块至所述第m保证块中的任何一个相对应时通过将从所述第一偏移值至所述第m偏移值中选择的偏移值反映到所述块地址上来生成块选择地址，并且当所述块地址与除所述第一保证块至所述第m保证块之外的任何一个所述存储器块相对应时通过将所述第m偏移值反映到所述块地址上来生成所述块选择地址。
10.根据权利要求9所述的存储器系统，其中，所述存储器块包括：
多个正常存储器块，所述多个正常存储器块包括所述第一保证块至所述第m保证块；以及
多个扩展存储器块，所述多个扩展存储器块能够根据所述第一偏移值至所述第m偏移值而扩展到所述正常存储器块。
11.根据权利要求10所述的存储器系统，其中，外部装置使用所述块地址访问所述正常存储器块和所述扩展存储器块。
12.根据权利要求9所述的存储器系统，其中，所述存储器装置包括：
偏移计算电路，所述偏移计算电路被设置为基于所述坏块信息确定所述第一保证块至所述第m保证块中的任何一个是否有缺陷，以设置所述第一偏移值至所述第m偏移值；
修复映射表，所述修复映射表被设置为将所述第一偏移值至所述第m偏移值存储为针对所述修复映射表的索引的字段；
块解码器，所述块解码器被设置为对所述块地址进行解码，以当所述块地址与所述第一保证块至所述第m保证块中的任何一个相对应时生成第一初始地址，并且当所述块地址与除所述第一保证块至所述第m保证块之外的任何一个所述存储器块相对应时生成第二初始地址；
第一偏移反映器，所述第一偏移反映器被设置为接收所述第一初始地址，并且通过将所述从所述第一偏移值至所述第m偏移值中选择的偏移值与所述第一初始地址相加来生成所述块选择地址；以及
第二偏移反映器，所述第二偏移反映器被设置为接收所述第二初始地址，并且通过将所述第m偏移值与所述第二初始地址相加来生成所述块选择地址。
13.根据权利要求12所述的存储器系统，其中，根据所述第一保证块至所述第m保证块的数量确定所述修复映射表的每个字段的位宽。
14.一种包括多个存储器块的半导体存储器装置的操作方法，所述多个存储器块包括第一保证块至第m保证块，其中，m为大于1的整数，该方法包括以下步骤：
基于坏块信息确定所述第一保证块至所述第m保证块中的任何一个是否有缺陷，并且通过根据确定结果设置分别与所述第一保证块至所述第m保证块相对应的第一偏移值至第m偏移值来配置修复映射表的字段；
通过确定块地址是否与所述第一保证块至所述第m保证块中的任何一个相对应而根据从所述第一偏移值至所述第m偏移值中选择的偏移值来生成块选择地址；以及
从所述多个存储器块中选择与所述块选择地址相对应的存储器块。
15.根据权利要求14所述的操作方法，其中，所述多个存储器块包括：
多个正常存储器块，所述多个正常存储器块包括所述第一保证块至所述第m保证块；以及
多个扩展存储器块，所述多个扩展存储器块能够根据所述第一偏移值至所述第m偏移值而扩展到所述正常存储器块。
16.根据权利要求15所述的操作方法，其中，外部装置使用所述块地址访问所述正常存储器块和所述扩展存储器块。
17.根据权利要求14所述的操作方法，该方法还包括以下步骤：
通过测试操作将修复信息中的所述坏块信息存储在内容可寻址存储器CAM块中；以及
在上电操作期间，通过CAM读取操作从所述CAM块中扫描所述坏块信息。
18.根据权利要求15所述的操作方法，其中，设置分别与所述第一保证块至所述第m保证块相对应的所述第一偏移值至所述第m偏移值的步骤包括以下步骤：
初始化块索引信号、坏块计数信号和字段索引信号；
基于所述坏块信息，确定所述正常存储器块当中的与所述块索引信号相对应的正常存储器块是否是坏块；
根据确定结果，将所述坏块计数信号分配给所述第一偏移值至所述第m偏移值当中的由所述字段索引信号指定的偏移值，并且增大所述字段索引信号；
增大所述块索引信号；以及
重复执行初始化的操作、确定的操作、分配的操作和增大的操作，直到所述字段索引信号达到最大值。
19.根据权利要求18所述的操作方法，其中，
当所述与所述块索引信号相对应的正常存储器块不是坏块时，将所述坏块计数信号分配给所述由所述字段索引信号指定的偏移值，并增大所述字段索引信号，并且
当所述与所述块索引信号相对应的正常存储器块是坏块时，增大所述坏块计数信号。
20.根据权利要求14所述的操作方法，其中，根据偏移值生成块选择地址的步骤包括以下步骤：
当所述块地址与所述第一保证块至所述第m保证块当中的任何一个相对应时，根据所述从所述第一偏移值至所述第m偏移值中选择的偏移值生成所述块选择地址，以及
当所述块地址与除所述第一保证块至所述第m保证块之外的任何一个所述存储器块相对应时，根据所述第m偏移值生成所述块选择地址。
CN202110154376.8A 2020-08-28 2021-02-04 半导体存储器装置和半导体存储器装置的操作方法 Withdrawn CN114115704A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0109261 2020-08-28
KR1020200109261A KR20220028363A (ko) 2020-08-28 2020-08-28 반도체 메모리 장치 및 그의 동작 방법

Publications (1)

Publication Number Publication Date
CN114115704A true CN114115704A (zh) 2022-03-01

Family

ID=80358492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110154376.8A Withdrawn CN114115704A (zh) 2020-08-28 2021-02-04 半导体存储器装置和半导体存储器装置的操作方法

Country Status (3)

Country Link
US (1) US11762576B2 (zh)
KR (1) KR20220028363A (zh)
CN (1) CN114115704A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806343B1 (ko) 2006-10-19 2008-02-27 삼성전자주식회사 플래시 메모리를 포함한 메모리 시스템 및 그것의 맵핑테이블 관리 방법
US9766990B1 (en) * 2014-09-23 2017-09-19 EMC IP Holding Company LLC Checkpoint block storage device
KR20170043296A (ko) * 2015-10-13 2017-04-21 에스케이하이닉스 주식회사 보증 블록들을 포함하는 반도체 메모리 장치 및 그것의 동작 방법
US11561870B2 (en) * 2020-03-30 2023-01-24 Kioxia Corporation SSD with compressed superblock mapping table

Also Published As

Publication number Publication date
KR20220028363A (ko) 2022-03-08
US20220066685A1 (en) 2022-03-03
US11762576B2 (en) 2023-09-19

Similar Documents

Publication Publication Date Title
US9703698B2 (en) Data writing method, memory controller and memory storage apparatus
US9741454B2 (en) Semiconductor memory device and method of operating the same
CN106128505B (zh) 包括半导体存储器件的存储系统以及其编程方法
US20120066438A1 (en) Non-volatile memory device, operation method thereof, and device having the same
US11409650B2 (en) Method for managing flash memory module and associated flash memory controller and electronic device
CN110111832B (zh) 半导体存储器装置及其操作方法
KR20180023190A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN111984186A (zh) 装置及其操作方法
CN109697995B (zh) 半导体存储器装置及其操作方法
US8154925B2 (en) Semiconductor memory device and system capable of executing an interleave programming for a plurality of memory chips and a 2-plane programming at the respective memory chips
CN110838313A (zh) 半导体存储器装置及其操作方法
US9570178B2 (en) Semiconductor memory device and operating method thereof
US11367488B2 (en) Memory system and method for read operation based on grouping of word lines
CN112908370B (zh) 存储器装置和操作该存储器装置的方法
CN114373498A (zh) 页缓冲器、包括该页缓冲器的存储器装置及其操作方法
CN113535460A (zh) 数据存储装置及其操作方法
US9875179B2 (en) Semiconductor device and operating method thereof
US11842067B2 (en) Memory controller, memory system including the same, and method of operating the memory system
US11586379B2 (en) Memory system and method of operating the same
US11762576B2 (en) Semiconductor memory device and operating method for repairing guarantee blocks
US9490013B1 (en) Semiconductor memory device and method of operating the same
US11646091B2 (en) System for outputting test data from multiple cores and method thereof
US20240036746A1 (en) Memory controller, memory device and storage device including the same
US20240118810A1 (en) Memory system and operating method thereof
US20210132864A1 (en) Controller, a memory system including the controller, and method of operating the controller

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20220301