CN114107931B - 半导体腔室 - Google Patents

半导体腔室 Download PDF

Info

Publication number
CN114107931B
CN114107931B CN202111402282.4A CN202111402282A CN114107931B CN 114107931 B CN114107931 B CN 114107931B CN 202111402282 A CN202111402282 A CN 202111402282A CN 114107931 B CN114107931 B CN 114107931B
Authority
CN
China
Prior art keywords
shielding
base body
shielding piece
piece
positioning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111402282.4A
Other languages
English (en)
Other versions
CN114107931A (zh
Inventor
杨依龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN202111402282.4A priority Critical patent/CN114107931B/zh
Publication of CN114107931A publication Critical patent/CN114107931A/zh
Priority to PCT/CN2022/130546 priority patent/WO2023088130A1/zh
Priority to TW111142586A priority patent/TWI839941B/zh
Application granted granted Critical
Publication of CN114107931B publication Critical patent/CN114107931B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50Substrate holders
    • H01L21/203

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供一种半导体腔室,半导体腔室包括腔体和设置在腔体中的第一遮挡件和可升降的基座组件,其中,第一遮挡件与腔体的内周壁固定连接,且沿腔体的内周壁的周向设置;基座组件包括基座本体、第二遮挡件和定位结构,基座本体与腔体同轴设置,用于承载晶圆;第二遮挡件沿基座本体的周向设置在基座本体上,基座本体位于上升至工艺位时,第二遮挡件与第一遮挡件部分重叠设置,且第二遮挡件的与第一遮挡件相互重叠的部分位于第一遮挡件背离基座本体的一侧;定位结构设置在基座本体与第二遮挡件之间,用于对基座本体与第二遮挡件的相对位置进行定位。本发明提供的半导体腔室能够避免遮挡晶圆,提高晶圆沉积薄膜的均匀性,从而改善芯片性能。

Description

半导体腔室
技术领域
本发明涉及半导体设备技术领域,具体地,涉及一种半导体腔室。
背景技术
在例如物理气相沉积(Physical Vapor Deposition,简称PVD)工艺中,晶圆8放置在工艺腔室内的基座上,工艺腔室内形成有等离子体,等离子体轰击基座上方的靶材13,使靶材13原子沉积在晶圆8上,从而在晶圆8表面形成所需的薄膜,在进行例如物理气相沉积工艺时,晶圆8需要处于工艺腔室内的一个封闭的工艺环境内,以避免靶材13原子扩散沉积在工艺腔室内壁或者其它零部件上。
如图1所示,现有的一种工艺腔室包括腔室本体11、转接件12、靶材13和基座组件14,基座组件14包括屏蔽件141、遮盖环142、下屏蔽环143、冷却水盘144和顶盘145,其中,转接件12设置在腔室本体11上,靶材13设置在转接件12上,屏蔽件141设置在转接件12上,并沿腔室本体11的周向设置在腔室本体11内,顶盘145设置在冷却水盘144上,冷却水盘144用于冷却顶盘145,下屏蔽环143沿顶盘145的周向设置在顶盘145上,在未进行半导体工艺时,冷却水盘144、顶盘145和下屏蔽环143下降至低位,遮盖环142搭接在屏蔽件141上。在进行半导体工艺时,顶盘145支撑晶圆8,冷却水盘144、顶盘145和下屏蔽环143上升至高位,下屏蔽环143从屏蔽件141上托起遮盖环142,使遮盖环142与屏蔽件141分离,遮盖环142与屏蔽件141之间形成有迷宫结构,从而通过靶材13、屏蔽件141、遮盖环142、下屏蔽和顶盘145共同形成封闭的工艺环境。
但是,由于遮盖环142是人为搭接在屏蔽件141上,只靠肉眼观察,很难保证遮盖环142与屏蔽件141的同心,当冷却水盘144、顶盘145和下屏蔽环143上升至高位,下屏蔽环143从屏蔽件141上托起遮盖环142时,遮盖环142与顶盘145也很难保证同心,遮盖环142可能会遮挡晶圆8的边缘,导致晶圆8的边缘沉积的薄膜很薄甚至未沉积有薄膜,从而影响芯片性能。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一,提出了一种半导体腔室,其能够避免遮挡晶圆,提高晶圆沉积薄膜的均匀性,从而改善芯片性能。
为实现本发明的目的而提供一种半导体腔室,所述半导体腔室包括腔体和设置在所述腔体中的第一遮挡件和可升降的基座组件,其中,
所述第一遮挡件与所述腔体的内周壁固定连接,且沿所述腔体的内周壁的周向设置;
所述基座组件包括基座本体、第二遮挡件和定位结构,所述基座本体与所述腔体同轴设置,用于承载晶圆;所述第二遮挡件沿所述基座本体的周向设置在所述基座本体上,所述基座本体位于上升至工艺位时,所述第二遮挡件与所述第一遮挡件部分重叠设置,且所述第二遮挡件的与所述第一遮挡件相互重叠的部分位于所述第一遮挡件背离所述基座本体的一侧;
所述定位结构设置在所述基座本体与所述第二遮挡件之间,用于对所述基座本体与所述第二遮挡件的相对位置进行定位。
可选的,所述定位结构包括多个第一定位槽、多个第二定位槽和多个定位件,多个所述第一定位槽开设在所述基座本体朝向所述第二遮挡件的一侧面上,多个所述第二定位槽开设在所述第二遮挡件朝向所述基座本体的一侧面上,所述定位件、所述第一定位槽和所述第二定位槽的数量相同并一一对应设置,各所述定位件分别插入至对应的所述第一定位槽和所述第二定位槽中。
可选的,所述第二遮挡件包括第一遮挡部和第二遮挡部,所述第一遮挡部呈环状,沿所述基座本体的周向设置,所述定位结构设置在所述基座本体与所述第一遮挡部之间,所述第一遮挡部通过所述定位结构定位设置于所述基座本体上,所述第二遮挡部呈环状且位于所述第一遮挡部的下方,所述第二遮挡部与所述第一遮挡件相互重叠,且所述第二遮挡部的与所述第一遮挡件相互重叠的部分位于所述第一遮挡件背离所述基座本体的一侧。
可选的,所述基座本体上设置有第一连接部,且所述第一连接部沿所述基座本体的周向环绕在所述基座本体的周侧;所述第二遮挡件还包括设置于所述第一遮挡部和所述第二遮挡部之间的连接段,所述连接段与所述第一连接部相对设置,所述基座组件还包括可拆卸的连接件,所述连接件用于可拆卸的连接所述第一连接部和所述连接段。
可选的,所述第二遮挡部包括相互连接的呈环状的水平遮挡段和呈筒状的竖直遮挡段,所述水平遮挡段环绕所述连接段设置,且所述竖直遮挡段与所述第一遮挡件具有间隙的环绕在所述第一遮挡件的周围。
可选的,所述第一连接部上设置有螺纹通孔,所述连接段上设置有与所述螺纹通孔对应的螺纹沉孔,所述连接件包括螺钉,所述螺钉用于与所述螺纹沉孔和所述螺纹通孔螺纹配合。
可选的,所述第一遮挡部上设置有朝向所述基座本体中心的环形凸沿,所述环形凸沿的至少上表面高于承载于所述基座本体上的所述晶圆的上表面,且所述环形凸沿的内径大于承载于所述基座本体上的所述晶圆的直径。
可选的,所述第一遮挡部上还设置有环形凹槽,且所述环形凹槽设置于所述第一遮挡部的靠近所述基座本体的表面上,并位于所述环形凸沿的下方,所述环形凹槽的远离所述基座本体中心的环形立面与承载于所述基座本体上的所述晶圆的外周面的距离,大于所述环形凸沿朝向所述基座本体中心的环形立面与承载于所述基座本体上的所述晶圆的外周面的距离。
可选的,所述第一遮挡件和所述第二遮挡件的朝向所述腔体顶部的表面均进行粗化处理。
可选的,所述半导体腔室还包括靶材组件,所述靶材组件设置在所述腔体的顶部,所述基座组件设置在所述腔体内,用于与所述靶材组件形成封闭的工艺环境。
本发明具有以下有益效果:
本发明提供的半导体腔室,通过在基座本体上沿基座本体的周向设置第二遮挡件,并使第二遮挡件在基座本体位于上升至工艺位时,与第一遮挡件部分重叠设置,且使第二遮挡件的与第一遮挡件相互重叠的部分位于第一遮挡件背离基座本体的一侧,可以使得第二遮挡件能够实现现有的一种基座组件的遮盖环和下屏蔽环的功能,以在进行半导体工艺时,借助基座本体、第一遮挡件、第二遮挡件和设置在腔体顶部的靶材就可以在半导体腔室中形成封闭的工艺环境,而通过在基座本体与第二遮挡件之间设置定位结构,可以借助定位结构对基座本体与第二遮挡件的相对位置进行定位,使第二遮挡件与基座本体同心同轴,从而使第二遮挡件、基座本体和腔体同心同轴,避免第二遮挡件遮挡承载于基座本体上的晶圆,并且,由于第二遮挡件是设置在基座本体上的,使得第二遮挡件在半导体工艺过程中始终不会与基座本体分离,始终会随基座本体的升降而升降,而不会像现有的一种基座组件的遮盖环会搭接在屏蔽件上与顶盘分离,从而避免第二遮挡件与基座本体的相对位置发生改变,避免遮挡第二遮挡件在半导体工艺过程中遮挡承载于基座本体上的晶圆,继而提高晶圆沉积薄膜的均匀性,进而改善芯片性能。
附图说明
图1为现有的一种半导体腔室的结构示意图;
图2为本发明实施例提供的半导体腔室的结构示意图;
附图标记说明:
11-腔室本体;12-转接件;13-靶材;14-基座组件;141-屏蔽件;
142-遮盖环;143-下屏蔽环;144-冷却水盘;145-顶盘;15-真空螺钉;
16-密封圈;17-热电偶;2-基座本体;21-第一连接部;3-第一遮挡件;
4-第二遮挡件;41-第一遮挡部;411-螺纹沉孔;412-环形凸沿;413-环形凹槽;42-第二遮挡部;421-水平遮挡段;422-竖直遮挡段;43-连接段;5-连接件;6-定位件;71-腔体;72-靶材组件;73-冷却部件;74-水冷通道;75-热电偶;76-波纹管;77-转接部件;8-晶圆。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案,下面结合附图来对本发明提供的半导体腔室进行详细描述。
如图2所示,本发明实施例提供一种半导体腔室,半导体腔室包括腔体71和设置在腔体71中的第一遮挡件3和可升降的基座组件,其中,第一遮挡件3与腔体71的内周壁固定连接,且沿腔体71的内周壁的周向设置,基座组件包括基座本体2、第二遮挡件4和定位结构,基座本体2与腔体71同轴设置,用于承载晶圆8;第二遮挡件4沿基座本体2的周向设置在基座本体2上,基座本体2位于上升至工艺位时,第二遮挡件4与第一遮挡件3部分重叠设置,且第二遮挡件4的与第一遮挡件3相互重叠的部分位于第一遮挡件3背离基座本体2的一侧;定位结构设置在基座本体2与第二遮挡件4之间,用于对基座本体2与第二遮挡件4的相对位置进行定位。
本发明实施例提供的半导体腔室,通过在基座本体2上沿基座本体2的周向设置第二遮挡件4,并使第二遮挡件4在基座本体2位于上升至工艺位时,与第一遮挡件3部分重叠设置,且使第二遮挡件4的与第一遮挡件3相互重叠的部分位于第一遮挡件3背离基座本体2的一侧,可以使得第二遮挡件4能够实现现有的一种基座组件的遮盖环142和下屏蔽环143的功能,以在进行半导体工艺时,借助基座本体2、第一遮挡件3、第二遮挡件4和设置在腔体71顶部的靶材组件72就可以在半导体腔室中形成封闭的工艺环境,而通过在基座本体2与第二遮挡件4之间设置定位结构,可以借助定位结构对基座本体2与第二遮挡件4的相对位置进行定位,使第二遮挡件4与基座本体2同心同轴,从而使第二遮挡件4、基座本体2和腔体71同心同轴,避免第二遮挡件4遮挡承载于基座本体2上的晶圆8,并且,由于第二遮挡件4是设置在基座本体2上的,使得第二遮挡件4在半导体工艺过程中始终不会与基座本体2分离,始终会随基座本体2的升降而升降,而不会像现有的一种基座组件的遮盖环会搭接在屏蔽件上与顶盘分离,从而避免第二遮挡件4与基座本体2的相对位置发生改变,避免遮挡第二遮挡件4在半导体工艺过程中遮挡承载于基座本体2上的晶圆8,继而提高晶圆8沉积薄膜的均匀性,进而改善芯片性能。
通过在基座本体2与述第二遮挡件4之间设置定位结构,可以在安装第二遮挡件4与基座本体2时,借助定位结构对基座本体2与第二遮挡件4的相对位置进行定位,使第二遮挡件4与基座本体2同心同轴,以能够在第二遮挡件4与基座本体2安装完成后,即,第二遮挡件4沿基座本体2的周向设置在基座本体2上后,使第二遮挡件4在基座本体2上的位置处于,与基座本体2同心同轴的位置,从而避免第二遮挡件4在半导体工艺过程中遮挡承载于承载主体上的晶圆8。
在未进行半导体工艺时,基座本体2下降至低位,第二遮挡件4随基座本体2下降至低位,此时,第二遮挡件4与第一遮挡件3分离不具有重叠的部分,基座本体2、第一遮挡件3、第二遮挡件4和设置在腔体71顶部的靶材组件72未形成封闭的工艺环境,机械手可以将待加工的晶圆8传输至基座本体2上,或者将加工后的晶圆8从基座本体2上移走。在进行半导体工艺时,基座本体2承载晶圆8上升至工艺位,第二遮挡件4随基座本体2上升至工艺位,此时,第二遮挡件4与第一遮挡件3部分重叠,且第二遮挡件4的与第一遮挡件3相互重叠的部分位于第一遮挡件3背离基座本体2的一侧,设置在腔体71顶部的靶材组件72可以从腔体71的顶部阻挡半导体工艺中等离子体轰击出的靶材原子,第二遮挡件4的与第一遮挡件3相互重叠的部分位于第一遮挡件3背离基座本体2的一侧,使得沿腔体71的内周壁的周向设置的第一遮挡件3可以从周侧阻挡靶材原子,基座本体2和第二遮挡件4可以从底部阻挡靶材原子,从而通过基座本体2、第一遮挡件3、第二遮挡件4和设置在腔体71顶部的靶材组件72形成封闭的工艺环境。
如图2所示,在本发明一优选实施例中,定位结构可以包括多个第一定位槽、多个第二定位槽和多个定位件6,多个第一定位槽开设在基座本体2朝向第二遮挡件4的一侧面上,多个第二定位槽开设在第二遮挡件4朝向基座本体2的一侧面上,定位件6、第一定位槽和第二定位槽的数量相同并一一对应设置,各定位件6分别插入至对应的第一定位槽和第二定位槽中。
在安装第二遮挡件4与基座本体2时,可以先将多个定位件6一一对应的插入至多个第一定位槽中,此时,各定位件6的一部分位于对应的第一定位槽中,另一部分位于对应的第一定位槽外,通过将第二遮挡件4放置在基座本体2上,并使多个定位件6位于对应的第一定位槽外的另一部分一一对应的插入至多个第二定位槽中,以借助一一对应设置的定位件6、第一定位槽和第二定位槽完成对第二遮挡件4与基座本体2相对位置的定位,此时,各定位件6分别插入至对应的第一定位槽和第二定位槽中。
如图2所示,在本发明一优选实施例中,第二遮挡件4可以包括第一遮挡部41和第二遮挡部42,第一遮挡部41呈环状,沿基座本体2的周向设置,定位结构设置在基座本体2与第一遮挡部41之间,第一遮挡部41通过定位结构定位设置于基座本体2上,第二遮挡部42位于第一遮挡部41的下方,第二遮挡部42与第一遮挡件3相互重叠,且第二遮挡部42的与第一遮挡件3相互重叠的部分位于第一遮挡件3背离基座本体2的一侧。
通过设置环状的第一遮挡部41以及与第一遮挡部41重叠设置的第二遮挡部42,且第一遮挡部41沿基座本体2的周向设置,则由二者构成的第二遮挡件4可以实沿基座本体2的周向设置在基座本体2上。此外,第二遮挡部42位于第一遮挡部41的下方,并与第一遮挡件3相互重叠,且第二遮挡部42与第一遮挡件3相互重叠的部分位于第一遮挡件3背离基座本体2的一侧,可以实现第二遮挡件4与第一遮挡件3部分重叠设置,且第二遮挡件4的与第一遮挡件3相互重叠的部分位于第一遮挡件3背离基座本体2的一侧,实现在该半导体腔室进行沉积工艺时,第一遮挡件3和第二遮挡件4对腔体71内壁进行保护,避免在腔体71的内壁沉积薄膜。通过将定位结构设置在基座本体2与第一遮挡部41之间,可以实现定位结构设置在基座本体2与第二遮挡件4之间,通过将第一遮挡部41通过定位结构定位设置于基座本体2上,可以借助定位结构通过对基座本体2与第一遮挡部41进行定位,实现对基座本体2与第二遮挡件4进行定位。
如图2所示,可选的,多个第一定位槽可以开设在基座本体2朝向第二遮挡件4的一侧面上,多个第二定位槽可以开设在第二遮挡件4朝向基座本体2的一侧面上。
可选的,第一遮挡部41和第二遮挡部42为一体结构,以使包括第一遮挡部41和第二遮挡部42的第二遮挡件4为一体结构,也就是说本发明实施例提供的半导体腔室的基座组件,第二遮挡件4为一体结构,且借助一体结构的第二遮挡件4实现了现有的一种基座组件的遮盖环142和下屏蔽环143的功能。
如图2所示,在本发明一优选实施例中,基座本体2上可以设置有第一连接部21,且第一连接部21沿基座本体2的周向环绕在基座本体2的周侧;第二遮挡件4可以还包括设置于第一遮挡部41和第二遮挡部42之间的连接段43,连接段43与第一连接部21相对设置,基座组件可以还包括可拆卸的连接件5,连接件5用于可拆卸的连接第一连接部21和连接段43。
由于第二遮挡件4可以从底部阻挡靶材原子,因此,第二遮挡件4上会沉积有靶材原子,当第二遮挡件4上沉积的靶材原子过多时,为了避免第二遮挡件4上沉积的靶材原子从第二遮挡件4上脱落对承载于基座本体2上的晶圆8造成污染,则需要对第二遮挡件4进行清洁或者更换,此时,就需要将沉积有靶材原子的第二遮挡件4从基座本体2上拆卸下来,以对沉积有靶材原子的第二遮挡件4进行清洁,或者将更换的新的第二遮挡件4与基座本体2连接。借助连接件5可拆卸的连接第一连接部21和连接段43,可以实现第二遮挡件4与基座本体2可拆卸的连接。
如图1所示,现有的一种基座组件的下屏蔽环143与顶盘145的连接方式,是由顶盘145的底部向上穿入真空螺钉15,真空螺钉15由下至上依次穿入顶盘145和下屏蔽环143,来连接下屏蔽环143与顶盘145,而顶盘145与冷却水盘144的连接方式,是由顶盘145的顶部向下穿入真空螺钉15,真空螺钉15由上至下依次穿入顶盘145和冷却水盘144,来连接顶盘145与冷却水盘144,这样当下屏蔽环143沉积的靶材原子过多,需要进行清洁或者更换时,就需要先拆卸连接顶盘145与冷却水盘144的真空螺钉15,使顶盘145与冷却水盘144分离,将顶盘145与下屏蔽环143共同取下,之后才可以拆卸下屏蔽环143与顶盘145,导致拆卸下屏蔽环143进行清洁或者更换非常繁琐,并且,冷却水盘144中设置有用于检测顶盘145温度的热电偶17,且热电偶17与大气连通,而顶盘145与冷却水盘144之间是通过密封圈来实现真空与大气的隔离,因此,当顶盘145与冷却水盘144分离时,顶盘145与冷却水盘144之间的真空状态就受到了破坏,即使将顶盘145再次安装至冷却水盘144上,顶盘145与冷却水盘144之间的真空度也无法恢复至初始状态,导致工艺结果受到影响,并导致热电偶17测温受到影响,而热电偶17测温受到影响也会对工艺结果造成影响。
而如图2所示,本发明实施例提供的半导体腔室的基座组件,由于连接件5可拆卸连接的第一连接部21和连接段43中,第一连接部21是沿基座本体2的周向环绕设置在基座本体2的周侧,连接段43是设置于第一遮挡部41和第二遮挡部42之间,并与第一连接部21相对设置,例如,连接段43与第一连接部21相对的环绕在第一连接部21的周围,因此,可以从第二遮挡件4和基座本体2的周侧实现第二遮挡件4与基座本体2的可拆卸连接,这样即使基座本体2的底部连接有冷却部件73,也无需将基座本体2与冷却部件73拆卸,就可以拆卸第二遮挡件4与基座本体2,从而便于拆卸第二遮挡件4进行清洁或者更换,并且不会破坏基座本体2与冷却部件73之间的真空状态,从而改善工艺结果。
如图2所示,在本发明一优选实施例中,第二遮挡部42可以包括相互连接的呈环状的水平遮挡段421和呈筒状的竖直遮挡段422,水平遮挡段421环绕连接段43设置,且竖直遮挡段422与第一遮挡件3具有间隙的环绕在第一遮挡件3的周围。具体地,如图2所示,竖直遮挡段422环绕设置在第一遮挡件3外周,且二者之间具有横向间隙。
通过设置水平遮挡段421和呈筒状的竖直遮挡段422,且水平遮挡段421环绕连接段43设置,可以借助水平遮挡段421从底部阻挡靶材原子,通过使竖直遮挡段422与第一遮挡件3具有间隙的环绕在第一遮挡件3的周围,可以借助竖直遮挡段422从周侧阻挡靶材原子,从而通过基座本体2、第一遮挡件3、第二遮挡件4和设置在腔体71顶部的靶材组件72形成相对封闭的工艺环境。
如图2所示,在本发明一优选实施例中,第一连接部21上可以设置有螺纹通孔,连接段43上可以设置有与螺纹通孔对应的螺纹沉孔411,连接件5可以包括螺钉,螺钉用于与螺纹沉孔411和螺纹通孔螺纹配合。
通过将螺钉依次穿入螺纹沉孔411和螺纹通孔,并将螺钉与螺纹沉孔411和螺纹通孔旋紧,使螺钉与螺纹沉孔411紧密贴合,以借助螺钉将第一连接部21和连接段43连接,从而使第一遮挡部41与基座本体2连接,进而使第二遮挡件4与基座本体2连接,通过旋松螺钉,将螺钉依次从螺纹通孔和螺纹沉孔411中拔出,可以将第一连接部21和连接段43拆卸,从而可以将第一遮挡部41与基座本体2拆卸,进而可以将第二遮挡件4与基座本体2拆卸。
如图1所示,现有的一种基座组件的下屏蔽环143与顶盘145之所以需要通过真空螺钉15来进行连接,是由于下屏蔽环143上供真空螺钉15穿入的螺纹孔为盲孔,若采用普通螺钉连接下屏蔽环143与顶盘145,当普通螺钉穿入盲孔后,会有空气留存在普通螺钉与盲孔之间,而当进行半导体工艺,工艺腔室需要进行抽真空时,留存在普通螺钉与盲孔之间的空气无法及时被抽出,这样在半导体工艺过程中,普通螺钉与盲孔之间的空气会逐渐释放至工艺腔室内,对工艺腔室内的真空度造成影响,使得工艺腔室内的真空度无法满足工艺要求,导致半导体工艺结果较差,因此,需要采用真空螺钉15来连接下屏蔽环143与顶盘145,以在工艺腔室需要进行抽真空时,保证盲孔中的空气能够被进行抽出。而如图2所示,本发明实施例提供的基座组件,通过将供螺钉穿入的螺纹孔设置为螺纹通孔,这样当螺钉穿入螺纹通孔后,螺纹通孔中的空气就可以被螺钉挤出,螺纹通孔中就不会留存有空气,因此,本发明实施例提供的基座组件,可以采用普通的螺钉来连接第二遮挡件4与基座本体2,而普通的螺钉相对于真空螺钉15的成本较低,因此,采用普通的螺钉来连接第二遮挡件4与基座本体2可以降低基座组件的成本。
如图2所示,在本发明一优选实施例中,第一遮挡部41上可以设置有朝向基座本体2中心的环形凸沿412,环形凸沿412的至少上表面高于承载于基座本体2上的晶圆8的上表面,且环形凸沿412的内径大于承载于基座本体2上的晶圆8的直径。
通过在第一遮挡部41上设置朝向基座本体2中心的环形凸沿412,环形凸沿412的至少上表面高于承载于基座本体2上的晶圆8的上表面,且环形凸沿412的内径大于承载于基座本体2上的晶圆8的直径,可以借助环形凸沿412阻挡从承载于基座本体2上的晶圆8的外侧斜向下移动的靶材原子移动至晶圆8处,从而避免从承载于基座本体2上的晶圆8的外侧斜向下移动的靶材原子沉积至晶圆8朝向基座本体2的一侧面上,避免晶圆8背镀情况的产生,改善半导体工艺结果。
如图2所示,在本发明一优选实施例中,第一遮挡部41上可以还设置有环形凹槽413,且环形凹槽413设置于第一遮挡部41的靠近基座本体2的表面上,并位于环形凸沿412的下方,环形凹槽413的远离基座本体2中心的环形立面与承载于基座本体2上的晶圆8的外周面的距离,大于环形凸沿412朝向基座本体中心的环形立面与承载于基座本体2上的晶圆8的外周面的距离。
这样的设计是由于在半导体工艺过程中,靶材原子也会沉积在第一遮挡部41的靠近基座本体2的表面上形成薄膜,当靶材原子沉积在第一遮挡部41的靠近基座本体2的表面上的薄膜越来越厚,晶粒越长越大时,容易产生尖形毛刺,产生尖形毛刺后,尖形毛刺容易与晶圆8之间发生打火现象,导致半导体工艺结果较差,通过在第一遮挡部41的靠近基座本体2的表面上设置环形凹槽413,并使环形凹槽413位于环形凸沿412的下方,且使环形凹槽413的远离基座本体2中心的环形立面与承载于基座本体2上的晶圆8的外周面的距离,大于环形凸沿412朝向基座本体中心的环形立面与承载于基座本体2上的晶圆8的外周面的距离,可以增大第一遮挡部41的靠近基座本体2的表面与承载于基座本体2上的晶圆8的外周面之间的距离,从而避免打火现象的发生,改善半导体工艺结果。
如图2所示,可选的,环形凸沿412的下表面可以高于承载于基座本体2上的晶圆8的上表面。
这样的设计是由于在半导体工艺过程中,靶材原子也会沉积在环形凸沿412朝向基座本体2中心的环形立面上,通过使环形凸沿412的下表面可以高于承载于基座本体2上的晶圆8的上表面,可以使得环形凸沿412朝向基座本体2中心的环形立面高于承载于基座本体2上的晶圆8的上表面,从而避免由于环形凸沿412朝向基座本体2中心的环形立面上沉积的薄膜越来越厚,晶粒越长越大,产生尖形毛刺后与晶圆8之间发生打火现象,导致半导体工艺结果较差,进而改善半导体工艺结果。
在本发明一优选实施例中,第一遮挡件3和第二遮挡件4的朝向腔体71顶部的表面均可以进行粗化处理。
通过对第一遮挡件3和第二遮挡件4的朝向腔体71顶部的表面均进行粗化处理,可以增加第一遮挡件3和第二遮挡件4的朝向腔体71顶部的表面的粗糙度和黏附力,避免沉积在第一遮挡件3和第二遮挡件4的朝向腔体71顶部的表面上的靶材原子脱落,从而避免从第一遮挡件3和第二遮挡件4的朝向腔体71顶部的表面上脱落的靶材原子掉落至晶圆8上,对半导体工艺结果造成影响,继而能够提高第一遮挡件3和第二遮挡件4清洁维护的周期,并改善半导体工艺结果。
可选的,粗化处理的方式可以包括喷砂或铝熔射处理。
可选的,第一遮挡件3和第二遮挡件4的朝向腔体71顶部的表面可以包括环形凹槽413的表面。
如图2所示,在本发明一优选实施例中,半导体腔室可以还包括冷却部件73,冷却部件73可以设置在基座本体2的底部,对基座本体2进行冷却。
如图2所示,在本发明一优选实施例中,冷却部件73中可以设置有水冷通道74,水冷通道74用于供冷却水流动,以通过冷却水来对基座本体2进行冷却。
如图2所示,在本发明一优选实施例中,冷却部件73中可以设置有用于检测基座本体2温度的热电偶75。
如图2所示,在本发明一优选实施例中,冷却部件73的底部可以设置有波纹管76。
如图2所示,在本发明一优选实施例中,半导体腔室可以还包括靶材组件72,靶材组件72设置在腔体71的顶部,基座组件设置在腔体71内,用于与靶材组件72形成封闭的工艺环境。
如图2所示,在本发明一优选实施例中,工艺腔室可以还包括转接部件77,转接部件77呈环状,设置在腔体71的顶部,靶材组件72设置在转接部件77的顶部,第一遮挡件3设置在转接部件77上。即,靶材组件72通过转接部件77设置在腔体71的顶部,第一遮挡件3通过转接部件77设置在腔体71内。
综上所述,本发明实施例提供的半导体腔室能够避免遮挡晶圆8,提高晶圆8沉积薄膜的均匀性,从而改善芯片性能。
可以解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。

Claims (8)

1.一种半导体腔室,其特征在于,所述半导体腔室包括腔体和设置在所述腔体中的第一遮挡件和可升降的基座组件,其中,
所述第一遮挡件与所述腔体的内周壁固定连接,且沿所述腔体的内周壁的周向设置;
所述基座组件包括基座本体、第二遮挡件和定位结构,所述基座本体与所述腔体同轴设置,用于承载晶圆;所述第二遮挡件沿所述基座本体的周向设置在所述基座本体上,所述基座本体位于上升至工艺位时,所述第二遮挡件与所述第一遮挡件部分重叠设置,且所述第二遮挡件的与所述第一遮挡件相互重叠的部分位于所述第一遮挡件背离所述基座本体的一侧;
所述定位结构设置在所述基座本体与所述第二遮挡件之间,用于对所述基座本体与所述第二遮挡件的相对位置进行定位;
所述第二遮挡件包括第一遮挡部和第二遮挡部,所述第一遮挡部呈环状,沿所述基座本体的周向设置,所述定位结构设置在所述基座本体与所述第一遮挡部之间,所述第一遮挡部通过所述定位结构定位设置于所述基座本体上,所述第二遮挡部呈环状且位于所述第一遮挡部的下方,所述第二遮挡部与所述第一遮挡件相互重叠,且所述第二遮挡部的与所述第一遮挡件相互重叠的部分位于所述第一遮挡件背离所述基座本体的一侧;
所述基座本体上设置有第一连接部,且所述第一连接部沿所述基座本体的周向环绕在所述基座本体的周侧;所述第二遮挡件还包括设置于所述第一遮挡部和所述第二遮挡部之间的连接段,所述连接段与所述第一连接部相对设置,所述基座组件还包括可拆卸的连接件,所述连接件用于可拆卸的连接所述第一连接部和所述连接段。
2.根据权利要求1所述的半导体腔室,其特征在于,所述定位结构包括多个第一定位槽、多个第二定位槽和多个定位件,多个所述第一定位槽开设在所述基座本体朝向所述第二遮挡件的一侧面上,多个所述第二定位槽开设在所述第二遮挡件朝向所述基座本体的一侧面上,所述定位件、所述第一定位槽和所述第二定位槽的数量相同并一一对应设置,各所述定位件分别插入至对应的所述第一定位槽和所述第二定位槽中。
3.根据权利要求1所述的半导体腔室,其特征在于,所述第二遮挡部包括相互连接的呈环状的水平遮挡段和呈筒状的竖直遮挡段,所述水平遮挡段环绕所述连接段设置,且所述竖直遮挡段与所述第一遮挡件具有间隙的环绕在所述第一遮挡件的周围。
4.根据权利要求1所述的半导体腔室,其特征在于,所述第一连接部上设置有螺纹通孔,所述连接段上设置有与所述螺纹通孔对应的螺纹沉孔,所述连接件包括螺钉,所述螺钉用于与所述螺纹沉孔和所述螺纹通孔螺纹配合。
5.根据权利要求1所述的半导体腔室,其特征在于,所述第一遮挡部上设置有朝向所述基座本体中心的环形凸沿,所述环形凸沿的至少上表面高于承载于所述基座本体上的所述晶圆的上表面,且所述环形凸沿的内径大于承载于所述基座本体上的所述晶圆的直径。
6.根据权利要求5所述的半导体腔室,其特征在于,所述第一遮挡部上还设置有环形凹槽,且所述环形凹槽设置于所述第一遮挡部的靠近所述基座本体的表面上,并位于所述环形凸沿的下方,所述环形凹槽的远离所述基座本体中心的环形立面与承载于所述基座本体上的所述晶圆的外周面的距离,大于所述环形凸沿朝向所述基座本体中心的环形立面与承载于所述基座本体上的所述晶圆的外周面的距离。
7.根据权利要求1所述的半导体腔室,其特征在于,所述第一遮挡件和所述第二遮挡件的朝向所述腔体顶部的表面均进行粗化处理。
8.根据权利要求1-7任一所述的半导体腔室,其特征在于,所述半导体腔室还包括靶材组件,所述靶材组件设置在所述腔体的顶部,所述基座组件设置在所述腔体内,用于与所述靶材组件形成封闭的工艺环境。
CN202111402282.4A 2021-11-19 2021-11-19 半导体腔室 Active CN114107931B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111402282.4A CN114107931B (zh) 2021-11-19 2021-11-19 半导体腔室
PCT/CN2022/130546 WO2023088130A1 (zh) 2021-11-19 2022-11-08 半导体腔室
TW111142586A TWI839941B (zh) 2021-11-19 2022-11-08 半導體腔室

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111402282.4A CN114107931B (zh) 2021-11-19 2021-11-19 半导体腔室

Publications (2)

Publication Number Publication Date
CN114107931A CN114107931A (zh) 2022-03-01
CN114107931B true CN114107931B (zh) 2023-10-13

Family

ID=80371686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111402282.4A Active CN114107931B (zh) 2021-11-19 2021-11-19 半导体腔室

Country Status (2)

Country Link
CN (1) CN114107931B (zh)
WO (1) WO2023088130A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114107931B (zh) * 2021-11-19 2023-10-13 北京北方华创微电子装备有限公司 半导体腔室
CN117059531B (zh) * 2023-10-11 2024-01-26 研微(江苏)半导体科技有限公司 半导体反应腔室及应用于其的基座隔离状态检测方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5690795A (en) * 1995-06-05 1997-11-25 Applied Materials, Inc. Screwless shield assembly for vacuum processing chambers
US6171453B1 (en) * 1998-12-02 2001-01-09 Taiwan Semiconductor Manufacturing Co., Ltd Alignment mark shielding ring and method of using
CN107305853A (zh) * 2016-04-18 2017-10-31 北京北方华创微电子装备有限公司 反应腔室
CN108456860A (zh) * 2017-02-22 2018-08-28 北京北方华创微电子装备有限公司 一种沉积腔室和膜层沉积装置
CN111501000A (zh) * 2020-04-26 2020-08-07 北京北方华创微电子装备有限公司 承载装置及工艺腔室
CN113322440A (zh) * 2021-05-26 2021-08-31 北京北方华创微电子装备有限公司 半导体工艺设备及其工艺腔室

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6743340B2 (en) * 2002-02-05 2004-06-01 Applied Materials, Inc. Sputtering of aligned magnetic materials and magnetic dipole ring used therefor
US7396432B2 (en) * 2002-06-07 2008-07-08 Taiwan Semiconductor Mfg. Co., Ltd Composite shadow ring assembled with dowel pins and method of using
CN104746019B (zh) * 2013-12-26 2018-01-19 北京北方华创微电子装备有限公司 反应腔室及等离子体加工设备
CN114107931B (zh) * 2021-11-19 2023-10-13 北京北方华创微电子装备有限公司 半导体腔室

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5690795A (en) * 1995-06-05 1997-11-25 Applied Materials, Inc. Screwless shield assembly for vacuum processing chambers
US6171453B1 (en) * 1998-12-02 2001-01-09 Taiwan Semiconductor Manufacturing Co., Ltd Alignment mark shielding ring and method of using
CN107305853A (zh) * 2016-04-18 2017-10-31 北京北方华创微电子装备有限公司 反应腔室
CN108456860A (zh) * 2017-02-22 2018-08-28 北京北方华创微电子装备有限公司 一种沉积腔室和膜层沉积装置
CN111501000A (zh) * 2020-04-26 2020-08-07 北京北方华创微电子装备有限公司 承载装置及工艺腔室
CN113322440A (zh) * 2021-05-26 2021-08-31 北京北方华创微电子装备有限公司 半导体工艺设备及其工艺腔室

Also Published As

Publication number Publication date
WO2023088130A1 (zh) 2023-05-25
TW202322262A (zh) 2023-06-01
CN114107931A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
CN114107931B (zh) 半导体腔室
US8647484B2 (en) Target for sputtering chamber
US9476122B2 (en) Wafer processing deposition shielding components
KR101866933B1 (ko) 개선된 입자 저감을 위한 프로세스 키트 쉴드
KR100945608B1 (ko) 기판 프로세싱 챔버용 프로세스 키트
CN113322440B (zh) 半导体工艺设备及其工艺腔室
TWI634222B (zh) 用於物理氣相沉積處理系統之靶材冷卻
JPH06224139A (ja) 全ウエハデポジション用装置
US20210351016A1 (en) Shield cooling assembly, reaction chamber and semiconductor processing apparatus
EP3635767B1 (en) Process kit for multi-cathode processing chamber
US20130334038A1 (en) Wafer processing deposition shielding components
US20040020759A1 (en) Sputtering cathode adapter assembly and method
US10115573B2 (en) Apparatus for high compressive stress film deposition to improve kit life
US6837974B2 (en) Single piece pod shield for vertical plenum wafer processing machine
TWM610049U (zh) 可減少微塵的薄膜沉積設備及其遮擋構件
CN108456860A (zh) 一种沉积腔室和膜层沉积装置
CN209890728U (zh) 磁控溅射反应腔室的冷却组件及其磁控溅射设备
TW202123304A (zh) 用於處理腔室的高導通下部護罩
US5240580A (en) Conmag shield
TWI839941B (zh) 半導體腔室
KR20240093616A (ko) 반도체 챔버
CN112877655A (zh) 一种溅镀沉积的反应腔体
CN113903649A (zh) 半导体工艺设备
CN111503430A (zh) 半导体工艺腔室
US20230128611A1 (en) Apparatus for Temperature Control in a Substrate Processing Chamber

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant