TW202322262A - 半導體腔室 - Google Patents
半導體腔室 Download PDFInfo
- Publication number
- TW202322262A TW202322262A TW111142586A TW111142586A TW202322262A TW 202322262 A TW202322262 A TW 202322262A TW 111142586 A TW111142586 A TW 111142586A TW 111142586 A TW111142586 A TW 111142586A TW 202322262 A TW202322262 A TW 202322262A
- Authority
- TW
- Taiwan
- Prior art keywords
- base body
- shielding
- positioning
- shielding part
- base
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 54
- 230000008569 process Effects 0.000 claims abstract description 53
- 230000002093 peripheral effect Effects 0.000 claims abstract description 25
- 235000012431 wafers Nutrition 0.000 claims description 64
- 230000000903 blocking effect Effects 0.000 claims description 12
- 239000000498 cooling water Substances 0.000 description 19
- 238000001816 cooling Methods 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 11
- 239000010408 film Substances 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000009529 body temperature measurement Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000013077 target material Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000011179 visual inspection Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/50—Substrate holders
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
- C23C14/564—Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
- C23C14/566—Means for minimising impurities in the coating chamber such as dust, moisture, residual gases using a load-lock chamber
-
- H01L21/203—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Mechanical Engineering (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
一種半導體腔室，半導體腔室包括腔體和設置在腔體中的第一遮擋件和可升降的基座組件，其中，第一遮擋件與腔體的內周壁固定連接，且沿腔體的內周壁的周向設置；基座元件包括基座本體、第二遮擋件和定位結構，基座本體與腔體同軸設置，用於承載晶圓；第二遮擋件沿基座本體的周向設置在基座本體上，基座本體位於上升至製程位時，第二遮擋件與第一遮擋件部分重疊設置，且第二遮擋件的與第一遮擋件相互重疊的部分位於第一遮擋件背離基座本體的一側；定位結構設置在基座本體與第二遮擋件之間，用於對基座本體與第二遮擋件的相對位置進行定位。
Description
本發明涉及半導體設備技術領域，具體地，涉及一種半導體腔室。
在例如物理氣相沉積（Physical Vapor Deposition，簡稱PVD）製程中，晶圓放置在製程腔室內的基座上，製程腔室內形成有等離子體，等離子體轟擊基座上方的靶材，使靶材原子逸出，並沉積在晶圓表面上，從而在晶圓表面形成所需的薄膜，在進行例如物理氣相沉積製程時，晶圓需要處於製程腔室內的一個封閉的製程環境內，以避免靶材原子擴散沉積在製程腔室內壁或者其它零部件上。
現有的一種製程腔室中，在腔室本體的頂部設置有靶材，且在靶材下方設置有用於承載晶圓的可升降的基座，以及環繞設置在腔室本體內側的遮罩件，並且在基座上設置有環繞在晶圓周圍的下遮罩環，和在製程時疊置於下遮罩環上的遮蓋環。該遮蓋環在基座從製程位下降時，搭接在遮罩件上。
但是，由於在安裝遮蓋環時，是將其人為搭接在遮罩件上，只靠肉眼觀察，很難保證遮蓋環與遮罩件的同心，當基座上升至製程位，下遮罩環從遮罩件上托起遮蓋環時，遮蓋環與基座也很難保證同心，遮蓋環可能會遮擋晶圓的邊緣，導致晶圓的邊緣沉積的薄膜很薄甚至未沉積有薄膜，從而影響晶片性能。
本發明旨在至少解決現有技術中存在的技術問題之一，提出了一種半導體腔室，其能夠避免遮擋晶圓，提高晶圓沉積薄膜的均勻性，從而改善晶片性能。
為實現本發明的目的而提供一種半導體腔室，該半導體腔室包括腔體和設置在該腔體中的第一遮擋件和可升降的基座組件，其中，該第一遮擋件與該腔體的內周壁固定連接，且沿該腔體的內周壁的周向環繞設置；該基座元件包括基座本體、第二遮擋件和定位結構，該基座本體用於承載晶圓；該第二遮擋件沿該基座本體的周向環繞設置在該基座本體上，該基座本體上升至製程位時，該第二遮擋件與該第一遮擋件部分重疊設置，且該第二遮擋件的與該第一遮擋件相互重疊的部分位於該第一遮擋件背離該基座本體的一側；該定位結構設置在該基座本體與該第二遮擋件之間，用於對該基座本體與該第二遮擋件的相對位置進行定位。
可選的，該定位結構包括多個第一定位槽、多個第二定位槽和多個定位件，多個該第一定位槽開設在該基座本體朝向該第二遮擋件的表面上，多個該第二定位槽開設在該第二遮擋件朝向該基座本體的表面上，該定位件、該第一定位槽和該第二定位槽的數量相同並一一對應設置，各該定位件分別插入至對應的該第一定位槽和該第二定位槽中。
可選的，該第二遮擋件包括第一遮擋部和第二遮擋部，該第一遮擋部呈環狀，且沿該基座本體的周向環繞設置在該基座本體上，該定位結構設置在該基座本體與該第一遮擋部之間；該第二遮擋部呈環狀，且位於該第一遮擋部的下方，該第二遮擋部與該第一遮擋件相互重疊，且該第二遮擋部的與該第一遮擋件相互重疊的部分位於該第一遮擋件背離該基座本體的一側。
可選的，該基座本體上設置有第一連接部，且該第一連接部沿該基座本體的周向環繞在該基座本體的周側；該第二遮擋件還包括連接於該第一遮擋部和該第二遮擋部之間的連接段，該連接段環繞在該第一連接部的周側，且與該第一連接部相對設置，該基座元件還包括可拆卸的連接件，該連接件用於可拆卸的連接該第一連接部和該連接段。
可選的，該第二遮擋部包括相互連接的呈環狀的水平遮擋段和呈筒狀的豎直遮擋段，該水平遮擋段環繞該連接段設置，且該豎直遮擋段與該第一遮擋件具有間隙的環繞在該第一遮擋件的周圍。
可選的，該第一連接部上設置有螺紋通孔，該連接段上設置有與該螺紋通孔對應的螺紋沉孔，該連接件包括螺釘，該螺釘用於與該螺紋沉孔和該螺紋通孔螺紋配合。
可選的，該第一遮擋部上設置有朝向該基座本體中心的環形凸沿，該環形凸沿的上表面高於承載於該基座本體上的該晶圓的上表面，且該環形凸沿的內徑大於承載於該基座本體上的該晶圓的直徑。
可選的，該第一遮擋部上還設置有環形凹槽，且該環形凹槽設置於該第一遮擋部的靠近該基座本體的表面上，並位於該環形凸沿的下方，該環形凹槽的遠離該基座本體中心的環形立面與承載於該基座本體上的該晶圓的外周面的距離，大於該環形凸沿朝向該基座本體中心的環形立面與承載於該基座本體上的該晶圓的外周面的距離。
可選的，該第一遮擋件和該第二遮擋件的朝向該腔體頂部的表面均進行粗化處理。
可選的，該半導體腔室還包括靶材元件，該靶材組件設置在該腔體的頂部，該基座組件設置在該腔體內，用於與該靶材組件形成封閉的製程環境。
本發明具有以下有益效果：
本發明提供的半導體腔室，通過在基座本體上沿基座本體的周向環繞設置第二遮擋件，並使第二遮擋件在基座本體上升至製程位時，與第一遮擋件部分重疊設置，且使第二遮擋件的與第一遮擋件相互重疊的部分位於第一遮擋件背離基座本體的一側，可以使得第二遮擋件能夠兼具現有技術中遮蓋環和下遮罩環兩個部件的功能，以在進行半導體製程時，借助基座本體、第一遮擋件、第二遮擋件和設置在腔體頂部的靶材就可以在半導體腔室中形成封閉的製程環境，而通過在基座本體與第二遮擋件之間設置定位結構，可以借助定位結構對基座本體與第二遮擋件的相對位置進行定位，使第二遮擋件與基座本體同心同軸，從而避免第二遮擋件遮擋承載於基座本體上的晶圓，並且，由於第二遮擋件是設置在基座本體上的，使得第二遮擋件在半導體製程過程中始終不會與基座本體分離，始終會隨基座本體的升降而升降，而不會像現有技術中遮蓋環會搭接在遮罩件上與基座分離，從而避免第二遮擋件與基座本體的相對位置發生改變，避免遮擋第二遮擋件在半導體製程過程中遮擋承載於基座本體上的晶圓，繼而提高晶圓沉積薄膜的均勻性，進而改善晶片性能。
以下揭露提供用於實施本揭露之不同構件之許多不同實施例或實例。下文描述組件及配置之特定實例以簡化本揭露。當然，此等僅為實例且非意欲限制。舉例而言，在以下描述中之一第一構件形成於一第二構件上方或上可包含其中該第一構件及該第二構件經形成為直接接觸之實施例，且亦可包含其中額外構件可形成在該第一構件與該第二構件之間，使得該第一構件及該第二構件可不直接接觸之實施例。另外，本揭露可在各個實例中重複參考數字及/或字母。此重複出於簡化及清楚之目的且本身不指示所論述之各個實施例及/或組態之間的關係。
此外，為便於描述，諸如「下面」、「下方」、「下」、「上方」、「上」及類似者之空間相對術語可在本文中用於描述一個元件或構件與另一(些)元件或構件之關係，如圖中圖解說明。空間相對術語意欲涵蓋除在圖中描繪之定向以外之使用或操作中之裝置之不同定向。設備可以其他方式定向(旋轉90度或按其他定向)且因此可同樣解釋本文中使用之空間相對描述詞。
儘管陳述本揭露之寬泛範疇之數值範圍及參數係近似值，然儘可能精確地報告特定實例中陳述之數值。然而，任何數值固有地含有必然由於見於各自測試量測中之標準偏差所致之某些誤差。再者，如本文中使用，術語「大約」通常意謂在一給定值或範圍之10%、5%、1%或0.5%內。替代地，術語「大約」意謂在由此項技術之一般技術者考量時處於平均值之一可接受標準誤差內。除在操作/工作實例中以外，或除非以其他方式明確指定，否則諸如針對本文中揭露之材料之數量、時間之持續時間、溫度、操作條件、數量之比率及其類似者之全部數值範圍、數量、值及百分比應被理解為在全部例項中由術語「大約」修飾。相應地，除非相反地指示，否則本揭露及隨附發明申請專利範圍中陳述之數值參數係可根據需要變化之近似值。至少，應至少鑑於所報告有效數位之數目且藉由應用普通捨入技術解釋各數值參數。範圍可在本文中表達為從一個端點至另一端點或在兩個端點之間。本文中揭露之全部範圍包含端點，除非另有指定。
如圖1所示，現有的一種製程腔室包括腔室本體11、轉接件12、靶材13和基座元件14，基座元件14包括遮罩件141、遮蓋環142、下遮罩環143、冷卻水盤144和頂盤145，其中，轉接件12設置在腔室本體11上，靶材13設置在轉接件12上，遮罩件141設置在轉接件12上，並沿腔室本體11的周向設置在腔室本體11內，頂盤145設置在冷卻水盤144上，冷卻水盤144用於冷卻頂盤145，下遮罩環143沿頂盤145的周向設置在頂盤145上，在未進行半導體製程時，冷卻水盤144、頂盤145和下遮罩環143下降至低位，遮蓋環142搭接在遮罩件141上。在進行半導體製程時，頂盤145支撐晶圓8，冷卻水盤144、頂盤145和下遮罩環143上升至高位（即，製程位），下遮罩環143從遮罩件141上托起遮蓋環142，使遮蓋環142與遮罩件141分離，遮蓋環142與遮罩件141之間形成有迷宮結構，從而通過靶材13、遮罩件141、遮蓋環142、下遮罩和頂盤145共同形成封閉的製程環境。
發明人經研究發現：由於遮蓋環142是人為搭接在遮罩件141上，只靠肉眼觀察，很難保證遮蓋環142與遮罩件141的同心，當冷卻水盤144、頂盤145和下遮罩環143上升至高位，下遮罩環143從遮罩件141上托起遮蓋環142時，遮蓋環142與頂盤145也很難保證同心，遮蓋環142可能會遮擋晶圓8的邊緣，導致晶圓8的邊緣沉積的薄膜很薄甚至未沉積有薄膜，從而影響晶片性能。
為了解決上述技術問題，如圖2所示，本發明實施例提供一種半導體腔室，半導體腔室包括腔體71和設置在腔體71中的第一遮擋件3和可升降的基座組件，其中，第一遮擋件3與腔體71的內周壁固定連接，且沿腔體71的內周壁的周向環繞設置，基座元件包括基座本體2、第二遮擋件4和定位結構，基座本體2用於承載晶圓8，可選的，基座本體2與腔體71同軸設置；第二遮擋件4沿基座本體2的周向環繞設置在基座本體2上，基座本體2位於上升至製程位時，第二遮擋件4與第一遮擋件3部分重疊設置，且第二遮擋件4的與第一遮擋件3相互重疊的部分位於第一遮擋件3背離基座本體2的一側；定位結構設置在基座本體2與第二遮擋件4之間，用於對基座本體2與第二遮擋件4的相對位置進行定位。
本發明實施例提供的半導體腔室，通過在基座本體2上沿基座本體2的周向設置第二遮擋件4，並使第二遮擋件4在基座本體2位於上升至製程位時，與第一遮擋件3部分重疊設置，且使第二遮擋件4的與第一遮擋件3相互重疊的部分位於第一遮擋件3背離基座本體2的一側，可以使得第二遮擋件4能夠兼具現有技術中基座組件的遮蓋環142和下遮罩環143兩個部件的功能，以在進行半導體製程時，借助基座本體2、第一遮擋件3、第二遮擋件4和設置在腔體71頂部的靶材元件72就可以在半導體腔室中形成封閉的製程環境，而通過在基座本體2與第二遮擋件4之間設置定位結構，可以借助定位結構對基座本體2與第二遮擋件4的相對位置進行定位，使第二遮擋件4與基座本體2同心同軸，從而避免第二遮擋件4遮擋承載於基座本體2上的晶圓8，並且，由於第二遮擋件4是設置在基座本體2上的，使得第二遮擋件4在半導體製程過程中始終不會與基座本體2分離，始終會隨基座本體2的升降而升降，而不會像現有技術中基座組件的遮蓋環會搭接在遮罩件上與頂盤分離，從而避免第二遮擋件4與基座本體2的相對位置發生改變，避免遮擋第二遮擋件4在半導體製程過程中遮擋承載於基座本體2上的晶圓8，繼而提高晶圓8沉積薄膜的均勻性，進而改善晶片性能。
通過在基座本體2與述第二遮擋件4之間設置定位結構，可以在安裝第二遮擋件4與基座本體2時，借助定位結構對基座本體2與第二遮擋件4的相對位置進行定位，使第二遮擋件4與基座本體2同心同軸，以能夠在第二遮擋件4與基座本體2安裝完成後，即，第二遮擋件4沿基座本體2的周向設置在基座本體2上後，使第二遮擋件4在基座本體2上的位置處於，與基座本體2同心同軸的位置，從而避免第二遮擋件4在半導體製程過程中遮擋承載於承載主體上的晶圓8。
在未進行半導體製程時，基座本體2下降至低位，第二遮擋件4隨基座本體2下降至低位，此時，第二遮擋件4與第一遮擋件3分離不具有重疊的部分，基座本體2、第一遮擋件3、第二遮擋件4和設置在腔體71頂部的靶材元件72未形成封閉的製程環境，機械手可以將待加工的晶圓8傳輸至基座本體2上，或者將加工後的晶圓8從基座本體2上移走。在進行半導體製程時，基座本體2承載晶圓8上升至製程位，第二遮擋件4隨基座本體2上升至製程位，此時，第二遮擋件4與第一遮擋件3部分重疊，且第二遮擋件4的與第一遮擋件3相互重疊的部分位於第一遮擋件3背離基座本體2的一側，設置在腔體71頂部的靶材元件72可以從腔體71的頂部阻擋半導體製程中等離子體轟擊出的靶材原子，第二遮擋件4的與第一遮擋件3相互重疊的部分位於第一遮擋件3背離基座本體2的一側，使得沿腔體71的內周壁的周向設置的第一遮擋件3可以從周側阻擋靶材原子，基座本體2和第二遮擋件4可以從底部阻擋靶材原子，從而通過基座本體2、第一遮擋件3、第二遮擋件4和設置在腔體71頂部的靶材組件72形成封閉的製程環境。
如圖2所示，在本發明一優選實施例中，定位結構可以包括多個第一定位槽、多個第二定位槽和多個定位件6，多個第一定位槽開設在基座本體2朝向第二遮擋件4的表面（例如圖2中基座本體2的上表面）上，多個第二定位槽開設在第二遮擋件4朝向基座本體2的表面（例如圖2中第二遮擋件4的下表面）上，定位件6、第一定位槽和第二定位槽的數量相同並一一對應設置，各定位件6分別插入至對應的第一定位槽和第二定位槽中。
在安裝第二遮擋件4與基座本體2時，可以先將多個定位件6一一對應的插入至多個第一定位槽中，此時，各定位件6的一部分位於對應的第一定位槽中，另一部分位於對應的第一定位槽外，通過將第二遮擋件4放置在基座本體2上，並使多個定位件6位於對應的第一定位槽外的另一部分一一對應的插入至多個第二定位槽中，以借助一一對應設置的定位件6、第一定位槽和第二定位槽完成對第二遮擋件4與基座本體2相對位置的定位，此時，各定位件6分別插入至對應的第一定位槽和第二定位槽中。
如圖2所示，在本發明一優選實施例中，第二遮擋件4可以包括第一遮擋部41和第二遮擋部42，第一遮擋部41呈環狀，且沿基座本體2的周向環繞設置在基座本體2上，定位結構設置在基座本體2與第一遮擋部41之間，第一遮擋部41通過該定位結構定位設置於基座本體2上，第二遮擋部42呈環狀，且位於第一遮擋部41的下方，第二遮擋部42與第一遮擋件3相互重疊，且第二遮擋部42的與第一遮擋件3相互重疊的部分位於第一遮擋件3背離基座本體2的一側。
通過設置環狀的第一遮擋部41以及與第一遮擋部41重疊設置的第二遮擋部42，且第一遮擋部41沿基座本體2的周向環繞設置，則由二者構成的第二遮擋件4可以沿基座本體2的周向環繞設置在基座本體2上。此外，第二遮擋部42位於第一遮擋部41的下方，並與第一遮擋件3相互重疊，且第二遮擋部42與第一遮擋件3相互重疊的部分位於第一遮擋件3背離基座本體2的一側，可以實現第二遮擋件4與第一遮擋件3部分重疊設置，且第二遮擋件4的與第一遮擋件3相互重疊的部分位於第一遮擋件3背離基座本體2的一側，實現在該半導體腔室進行沉積製程時，第一遮擋件3和第二遮擋件4對腔體71內壁進行保護，避免在腔體71的內壁沉積薄膜。通過將定位結構設置在基座本體2與第一遮擋部41之間，可以實現定位結構設置在基座本體2與第二遮擋件4之間，通過將第一遮擋部41通過定位結構定位設置於基座本體2上，可以借助定位結構通過對基座本體2與第一遮擋部41進行定位，實現對基座本體2與第二遮擋件4進行定位。
如圖2所示，可選的，多個第一定位槽可以開設在基座本體2朝向第二遮擋件4的一側面上，多個第二定位槽可以開設在第二遮擋件4朝向基座本體2的一側面上。
可選的，第一遮擋部41和第二遮擋部42為一體結構，以使包括第一遮擋部41和第二遮擋部42的第二遮擋件4為一體結構，也就是說本發明實施例提供的半導體腔室的基座元件，第二遮擋件4為一體結構，且借助一體結構的第二遮擋件4實現了現有的一種基座元件的遮蓋環142和下遮罩環143的功能。
如圖2所示，在本發明一優選實施例中，基座本體2上可以設置有第一連接部21，且第一連接部21沿基座本體2的周向環繞在基座本體2的周側；第二遮擋件4可以還包括連接於第一遮擋部41和第二遮擋部42之間的連接段43，連接段43環繞在第一連接部21的周側，且與第一連接部21相對設置，基座元件可以還包括可拆卸的連接件5，連接件5用於可拆卸的連接第一連接部21和連接段43。
由於第二遮擋件4可以從底部阻擋靶材原子，因此，第二遮擋件4上會沉積有靶材原子，當第二遮擋件4上沉積的靶材原子過多時，為了避免第二遮擋件4上沉積的靶材原子從第二遮擋件4上脫落對承載於基座本體2上的晶圓8造成污染，則需要對第二遮擋件4進行清潔或者更換，此時，就需要將沉積有靶材原子的第二遮擋件4從基座本體2上拆卸下來，以對沉積有靶材原子的第二遮擋件4進行清潔，或者將更換的新的第二遮擋件4與基座本體2連接。借助連接件5可拆卸的連接第一連接部21和連接段43，可以實現第二遮擋件4與基座本體2可拆卸的連接。
如圖1所示，現有的一種基座元件的下遮罩環143與頂盤145的連接方式，是由頂盤145的底部向上穿入真空螺釘15，真空螺釘15由下至上依次穿入頂盤145和下遮罩環143，來連接下遮罩環143與頂盤145，而頂盤145與冷卻水盤144的連接方式，是由頂盤145的頂部向下穿入真空螺釘15，真空螺釘15由上至下依次穿入頂盤145和冷卻水盤144，來連接頂盤145與冷卻水盤144，這樣當下遮罩環143沉積的靶材原子過多，需要進行清潔或者更換時，就需要先拆卸連接頂盤145與冷卻水盤144的真空螺釘15，使頂盤145與冷卻水盤144分離，將頂盤145與下遮罩環143共同取下，之後才可以拆卸下遮罩環143與頂盤145，導致拆卸下遮罩環143進行清潔或者更換非常繁瑣，並且，冷卻水盤144中設置有用於檢測頂盤145溫度的熱電偶17，且熱電偶17與大氣連通，而頂盤145與冷卻水盤144之間是通過密封圈來實現真空與大氣的隔離，因此，當頂盤145與冷卻水盤144分離時，頂盤145與冷卻水盤144之間的真空狀態就受到了破壞，即使將頂盤145再次安裝至冷卻水盤144上，頂盤145與冷卻水盤144之間的真空度也無法恢複至初始狀態，導致製程結果受到影響，並導致熱電偶17測溫受到影響，而熱電偶17測溫受到影響也會對製程結果造成影響。
而如圖2所示，本發明實施例提供的半導體腔室的基座元件，由於連接件5可拆卸連接的第一連接部21和連接段43中，第一連接部21是沿基座本體2的周向環繞設置在基座本體2的周側，連接段43是設置於第一遮擋部41和第二遮擋部42之間，並與第一連接部21相對設置，例如，連接段43與第一連接部21相對的環繞在第一連接部21的周圍，因此，可以從第二遮擋件4和基座本體2的周側實現第二遮擋件4與基座本體2的可拆卸連接，這樣即使基座本體2的底部連接有冷卻部件73，也無需將基座本體2與冷卻部件73拆卸，就可以拆卸第二遮擋件4與基座本體2，從而便於拆卸第二遮擋件4進行清潔或者更換，並且不會破壞基座本體2與冷卻部件73之間的真空狀態，從而改善製程結果。
如圖2所示，在本發明一優選實施例中，第二遮擋部42可以包括相互連接的呈環狀的水平遮擋段421和呈筒狀的豎直遮擋段422，水平遮擋段421環繞連接段43設置，且豎直遮擋段422與第一遮擋件3具有間隙的環繞在第一遮擋件3的周圍。具體地，如圖2所示，豎直遮擋段422環繞設置在第一遮擋件3外周，且二者之間具有橫向間隙。
通過設置水平遮擋段421和呈筒狀的豎直遮擋段422，且水平遮擋段421環繞連接段43設置，可以借助水平遮擋段421從底部阻擋靶材原子，通過使豎直遮擋段422與第一遮擋件3具有間隙的環繞在第一遮擋件3的周圍，可以借助豎直遮擋段422從周側阻擋靶材原子，從而通過基座本體2、第一遮擋件3、第二遮擋件4和設置在腔體71頂部的靶材組件72形成相對封閉的製程環境。
如圖2所示，在本發明一優選實施例中，第一連接部21上可以設置有螺紋通孔，連接段43上可以設置有與螺紋通孔對應的螺紋沉孔411，連接件5可以包括螺釘，螺釘用於與螺紋沉孔411和螺紋通孔螺紋配合。可選的，上述螺紋通孔可以為多個，且沿第一連接部21的周向對稱分佈；螺紋沉孔411和螺釘的數量與上述螺紋通孔的數量相同，且一一對應地設置。
通過將螺釘依次穿入螺紋沉孔411和螺紋通孔，並將螺釘與螺紋沉孔411和螺紋通孔旋緊，使螺釘與螺紋沉孔411緊密貼合，以借助螺釘將第一連接部21和連接段43連接，從而使第一遮擋部41與基座本體2連接，進而使第二遮擋件4與基座本體2連接，通過旋松螺釘，將螺釘依次從螺紋通孔和螺紋沉孔411中拔出，可以將第一連接部21和連接段43拆卸，從而可以將第一遮擋部41與基座本體2拆卸，進而可以將第二遮擋件4與基座本體2拆卸。
如圖1所示，現有的一種基座元件的下遮罩環143與頂盤145之所以需要通過真空螺釘15來進行連接，是由於下遮罩環143上供真空螺釘15穿入的螺紋孔為盲孔，若採用普通螺釘連接下遮罩環143與頂盤145，當普通螺釘穿入盲孔後，會有空氣留存在普通螺釘與盲孔之間，而當進行半導體製程，製程腔室需要進行抽真空時，留存在普通螺釘與盲孔之間的空氣無法及時被抽出，這樣在半導體製程過程中，普通螺釘與盲孔之間的空氣會逐漸釋放至製程腔室內，對製程腔室內的真空度造成影響，使得製程腔室內的真空度無法滿足製程要求，導致半導體製程結果較差，因此，需要採用真空螺釘15來連接下遮罩環143與頂盤145，以在製程腔室需要進行抽真空時，保證盲孔中的空氣能夠被進行抽出。而如圖2所示，本發明實施例提供的基座元件，通過將供螺釘穿入的螺紋孔設置為螺紋通孔，這樣當螺釘穿入螺紋通孔後，螺紋通孔中的空氣就可以被螺釘擠出，螺紋通孔中就不會留存有空氣，因此，本發明實施例提供的基座元件，可以採用普通的螺釘來連接第二遮擋件4與基座本體2，而普通的螺釘相對於真空螺釘15的成本較低，因此，採用普通的螺釘來連接第二遮擋件4與基座本體2可以降低基座組件的成本。
如圖2所示，在本發明一優選實施例中，第一遮擋部41上可以設置有朝向基座本體2中心延伸的環形凸沿412，環形凸沿412的上表面高於承載於基座本體2上的晶圓8的上表面，且環形凸沿412的內徑大於承載於基座本體2上的晶圓8的直徑。
通過在第一遮擋部41上設置朝向基座本體2中心的環形凸沿412，環形凸沿412的至少上表面高於承載於基座本體2上的晶圓8的上表面，且環形凸沿412的內徑大於承載於基座本體2上的晶圓8的直徑，可以借助環形凸沿412阻擋從承載於基座本體2上的晶圓8的外側斜向下移動的靶材原子移動至晶圓8處，從而避免從承載於基座本體2上的晶圓8的外側斜向下移動的靶材原子沉積至晶圓8朝向基座本體2的一側面上，避免晶圓8背鍍情況的產生，改善半導體製程結果。
如圖2所示，在本發明一優選實施例中，第一遮擋部41上可以還設置有環形凹槽413，且環形凹槽413設置於第一遮擋部41的靠近基座本體2的表面上，並位於環形凸沿412的下方，環形凹槽413的遠離基座本體2中心的環形立面與承載於基座本體2上的晶圓8的外周面的距離，大於環形凸沿412朝向基座本體中心的環形立面與承載於基座本體2上的晶圓8的外周面的距離。
這樣的設計是由於在半導體製程過程中，靶材原子也會沉積在第一遮擋部41的靠近基座本體2的表面上形成薄膜，當靶材原子沉積在第一遮擋部41的靠近基座本體2的表面上的薄膜越來越厚，晶粒越長越大時，容易產生尖形毛刺，產生尖形毛刺後，尖形毛刺容易與晶圓8之間發生打火現象，導致半導體製程結果較差，通過在第一遮擋部41的靠近基座本體2的表面上設置環形凹槽413，並使環形凹槽413位於環形凸沿412的下方，且使環形凹槽413的遠離基座本體2中心的環形立面與承載於基座本體2上的晶圓8的外周面的距離，大於環形凸沿412朝向基座本體中心的環形立面與承載於基座本體2上的晶圓8的外周面的距離，可以增大第一遮擋部41的靠近基座本體2的表面與承載於基座本體2上的晶圓8的外周面之間的距離，從而避免打火現象的發生，改善半導體製程結果。
如圖2所示，可選的，環形凸沿412的下表面可以高於承載於基座本體2上的晶圓8的上表面。
這樣的設計是由於在半導體製程過程中，靶材原子也會沉積在環形凸沿412朝向基座本體2中心的環形立面上，通過使環形凸沿412的下表面可以高於承載於基座本體2上的晶圓8的上表面，可以使得環形凸沿412朝向基座本體2中心的環形立面高於承載於基座本體2上的晶圓8的上表面，從而避免由於環形凸沿412朝向基座本體2中心的環形立面上沉積的薄膜越來越厚，晶粒越長越大，產生尖形毛刺後與晶圓8之間發生打火現象，導致半導體製程結果較差，進而改善半導體製程結果。
在本發明一優選實施例中，第一遮擋件3和第二遮擋件4的朝向腔體71頂部的表面均可以進行粗化處理。
通過對第一遮擋件3和第二遮擋件4的朝向腔體71頂部的表面均進行粗化處理，可以增加第一遮擋件3和第二遮擋件4的朝向腔體71頂部的表面的粗糙度和黏附力，避免沉積在第一遮擋件3和第二遮擋件4的朝向腔體71頂部的表面上的靶材原子脫落，從而避免從第一遮擋件3和第二遮擋件4的朝向腔體71頂部的表面上脫落的靶材原子掉落至晶圓8上，對半導體製程結果造成影響，繼而能夠提高第一遮擋件3和第二遮擋件4清潔維護的週期，並改善半導體製程結果。
可選的，粗化處理的方式可以包括噴砂或鋁熔射處理。
可選的，第一遮擋件3和第二遮擋件4的朝向腔體71頂部的表面可以包括環形凹槽413的表面。
如圖2所示，在本發明一優選實施例中，半導體腔室可以還包括冷卻部件73，冷卻部件73可以設置在基座本體2的底部，對基座本體2進行冷卻。
如圖2所示，在本發明一優選實施例中，冷卻部件73中可以設置有水冷通道74，水冷通道74用於供冷卻水流動，以通過冷卻水來對基座本體2進行冷卻。
如圖2所示，在本發明一優選實施例中，冷卻部件73中可以設置有用於檢測基座本體2溫度的熱電偶75。
如圖2所示，在本發明一優選實施例中，冷卻部件73的底部可以設置有波紋管76。
如圖2所示，在本發明一優選實施例中，半導體腔室可以還包括靶材元件72，靶材元件72設置在腔體71的頂部，基座組件設置在腔體71內，用於與靶材組件72形成封閉的製程環境。
如圖2所示，在本發明一優選實施例中，製程腔室可以還包括轉接部件77，轉接部件77呈環狀，設置在腔體71的頂部，靶材元件72設置在轉接部件77的頂部，第一遮擋件3設置在轉接部件77上。即，靶材元件72通過轉接部件77設置在腔體71的頂部，第一遮擋件3通過轉接部件77設置在腔體71內。
綜上所述，本發明實施例提供的半導體腔室能夠避免遮擋晶圓8，提高晶圓8沉積薄膜的均勻性，從而改善晶片性能。
前述內容概括數項實施例之特徵，使得熟習此項技術者可更佳地理解本揭露之態樣。熟習此項技術者應瞭解，其等可容易地使用本揭露作為用於設計或修改用於實行本文仲介紹之實施例之相同目的及/或達成相同優點之其他製程及結構之一基礎。熟習此項技術者亦應瞭解，此等等效構造不背離本揭露之精神及範疇，且其等可在不背離本揭露之精神及範疇之情況下在本文中作出各種改變、置換及更改。
2:基座本體
3:第一遮擋件
4:第二遮擋件
5:連接件
6:定位件
8:晶圓
11:腔室本體
12:轉接件
13:靶材
14:基座組件
15:真空螺釘
16:密封圈
17:熱電偶
21:第一連接部
41:第一遮擋部
42:第二遮擋部
43:連接段
71:腔體
72:靶材組件
73:冷卻部件
74:水冷通道
75:熱電偶
76:波紋管
77:轉接部件
141:遮罩件
142:遮蓋環
143:下遮罩環
144:冷卻水盤
145:頂盤
411:螺紋沉孔
412:環形凸沿
413:環形凹槽
421:水平遮擋段
422:豎直遮擋段
當結合附圖閱讀時，從以下詳細描述最佳理解本揭露之態樣。應注意，根據產業中之標準實踐，各種構件未按比例繪製。事實上，為了論述的清楚起見可任意增大或減小各種構件之尺寸。
圖1為現有的一種半導體腔室的結構示意圖；
圖2為本發明實施例提供的半導體腔室的結構示意圖。
2:基座本體
3:第一遮擋件
4:第二遮擋件
5:連接件
6:定位件
8:晶圓
21:第一連接部
41:第一遮擋部
42:第二遮擋部
43:連接段
71:腔體
72:靶材組件
73:冷卻部件
74:水冷通道
75:熱電偶
76:波紋管
77:轉接部件
411:螺紋沉孔
412:環形凸沿
413:環形凹槽
421:水平遮擋段
422:豎直遮擋段
Claims (10)
- 一種半導體腔室，該半導體腔室包括一腔體和設置在該腔體中的一第一遮擋件和可升降的一基座組件，其中， 該第一遮擋件與該腔體的內周壁固定連接，且沿該腔體的內周壁的周向環繞設置； 該基座元件包括一基座本體、一第二遮擋件和一定位結構，該基座本體用於承載晶圓；該第二遮擋件沿該基座本體的周向環繞設置在該基座本體上，該基座本體上升至製程位時，該第二遮擋件與該第一遮擋件部分重疊設置，且該第二遮擋件的與該第一遮擋件相互重疊的部分位於該第一遮擋件背離該基座本體的一側； 該定位結構設置在該基座本體與該第二遮擋件之間，用於對該基座本體與該第二遮擋件的相對位置進行定位。
- 如請求項1所述的半導體腔室，其中，該定位結構包括多個第一定位槽、多個第二定位槽和多個定位件，多個該第一定位槽開設在該基座本體朝向該第二遮擋件的表面上，多個該第二定位槽開設在該第二遮擋件朝向該基座本體的表面上，該定位件、該第一定位槽和該第二定位槽的數量相同並一一對應設置，各該定位件分別插入至對應的該第一定位槽和該第二定位槽中。
- 如請求項1所述的半導體腔室，其中，該第二遮擋件包括一第一遮擋部和一第二遮擋部，該第一遮擋部呈環狀，且沿該基座本體的周向環繞設置在該基座本體上，該定位結構設置在該基座本體與該第一遮擋部之間；該第二遮擋部呈環狀，且位於該第一遮擋部的下方，該第二遮擋部與該第一遮擋件相互重疊，且該第二遮擋部的與該第一遮擋件相互重疊的部分位於該第一遮擋件背離該基座本體的一側。
- 如請求項3所述的半導體腔室，其中，該基座本體上設置有一第一連接部，且該第一連接部沿該基座本體的周向環繞在該基座本體的周側；該第二遮擋件還包括連接於該第一遮擋部和該第二遮擋部之間的一連接段，該連接段環繞在該第一連接部的周側，且與該第一連接部相對設置，該基座元件還包括可拆卸的一連接件，該連接件用於可拆卸的連接該第一連接部和該連接段。
- 如請求項4所述的半導體腔室，其中，該第二遮擋部包括相互連接的呈環狀的一水平遮擋段和呈筒狀的一豎直遮擋段，該水平遮擋段環繞該連接段設置，且該豎直遮擋段與該第一遮擋件具有間隙的環繞在該第一遮擋件的周圍。
- 如請求項4所述的半導體腔室，其中，該第一連接部上設置有一螺紋通孔，該連接段上設置有與該螺紋通孔對應的螺紋沉孔，該連接件包括螺釘，該螺釘用於與該螺紋沉孔和該螺紋通孔螺紋配合。
- 如請求項3所述的半導體腔室，其中，該第一遮擋部上設置有朝向該基座本體中心的一環形凸沿，該環形凸沿的上表面高於承載於該基座本體上的該晶圓的上表面，且該環形凸沿的內徑大於承載於該基座本體上的該晶圓的直徑。
- 如請求項7所述的半導體腔室，其中，該第一遮擋部上還設置有一環形凹槽，且該環形凹槽設置於該第一遮擋部的靠近該基座本體的表面上，並位於該環形凸沿的下方，該環形凹槽的遠離該基座本體中心的環形立面與承載於該基座本體上的該晶圓的外周面的距離，大於該環形凸沿朝向該基座本體中心的環形立面與承載於該基座本體上的該晶圓的外周面的距離。
- 如請求項1所述的半導體腔室，其中，該第一遮擋件和該第二遮擋件的朝向該腔體頂部的表面均進行粗化處理。
- 如請求項1-9任一所述的半導體腔室，該半導體腔室還包括靶材元件，該靶材組件設置在該腔體的頂部，該基座組件設置在該腔體內，用於與該靶材組件形成封閉的製程環境。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111402282.4 | 2021-11-19 | ||
| CN202111402282.4A CN114107931B (zh) | 2021-11-19 | 2021-11-19 | 半导体腔室 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202322262A true TW202322262A (zh) | 2023-06-01 |
| TWI839941B TWI839941B (zh) | 2024-04-21 |
Family
ID=80371686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111142586A TWI839941B (zh) | 2021-11-19 | 2022-11-08 | 半導體腔室 |
Country Status (4)
| Country | Link |
|---|---|
| KR (1) | KR20240093616A (zh) |
| CN (1) | CN114107931B (zh) |
| TW (1) | TWI839941B (zh) |
| WO (1) | WO2023088130A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114107931B (zh) * | 2021-11-19 | 2023-10-13 | 北京北方华创微电子装备有限公司 | 半导体腔室 |
| CN117059531B (zh) * | 2023-10-11 | 2024-01-26 | 研微(江苏)半导体科技有限公司 | 半导体反应腔室及应用于其的基座隔离状态检测方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5690795A (en) * | 1995-06-05 | 1997-11-25 | Applied Materials, Inc. | Screwless shield assembly for vacuum processing chambers |
| US6171453B1 (en) * | 1998-12-02 | 2001-01-09 | Taiwan Semiconductor Manufacturing Co., Ltd | Alignment mark shielding ring and method of using |
| US6743340B2 (en) * | 2002-02-05 | 2004-06-01 | Applied Materials, Inc. | Sputtering of aligned magnetic materials and magnetic dipole ring used therefor |
| US7396432B2 (en) * | 2002-06-07 | 2008-07-08 | Taiwan Semiconductor Mfg. Co., Ltd | Composite shadow ring assembled with dowel pins and method of using |
| CN104746019B (zh) * | 2013-12-26 | 2018-01-19 | 北京北方华创微电子装备有限公司 | 反应腔室及等离子体加工设备 |
| CN107305853A (zh) * | 2016-04-18 | 2017-10-31 | 北京北方华创微电子装备有限公司 | 反应腔室 |
| CN108456860B (zh) * | 2017-02-22 | 2020-12-08 | 北京北方华创微电子装备有限公司 | 一种沉积腔室和膜层沉积装置 |
| CN111501000B (zh) * | 2020-04-26 | 2022-11-25 | 北京北方华创微电子装备有限公司 | 承载装置及工艺腔室 |
| CN113322440B (zh) * | 2021-05-26 | 2022-08-16 | 北京北方华创微电子装备有限公司 | 半导体工艺设备及其工艺腔室 |
| CN114107931B (zh) * | 2021-11-19 | 2023-10-13 | 北京北方华创微电子装备有限公司 | 半导体腔室 |
-
2021
- 2021-11-19 CN CN202111402282.4A patent/CN114107931B/zh active Active
-
2022
- 2022-11-08 TW TW111142586A patent/TWI839941B/zh active
- 2022-11-08 KR KR1020247016145A patent/KR20240093616A/ko active Search and Examination
- 2022-11-08 WO PCT/CN2022/130546 patent/WO2023088130A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| CN114107931B (zh) | 2023-10-13 |
| CN114107931A (zh) | 2022-03-01 |
| TWI839941B (zh) | 2024-04-21 |
| WO2023088130A1 (zh) | 2023-05-25 |
| KR20240093616A (ko) | 2024-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW202322262A (zh) | 半導體腔室 | |
| US9476122B2 (en) | Wafer processing deposition shielding components | |
| KR100521230B1 (ko) | 웨이퍼전면증착장치 | |
| KR100945608B1 (ko) | 기판 프로세싱 챔버용 프로세스 키트 | |
| TWI756309B (zh) | 用於腔室內加熱器及晶圓旋轉機構的處理套件設計 | |
| CN107731648B (zh) | 高纯度铝涂层硬阳极化 | |
| US20140262026A1 (en) | Process kit for deposition and etching | |
| TWI695183B (zh) | 成膜裝置 | |
| JPH08288266A (ja) | プラズマプロセス反応装置用ガス注入スリットノズル | |
| US9062379B2 (en) | Wafer processing deposition shielding components | |
| TWI796558B (zh) | 冷卻腔室、物理氣相沉積設備和冷卻方法 | |
| US11043364B2 (en) | Process kit for multi-cathode processing chamber | |
| US20210351016A1 (en) | Shield cooling assembly, reaction chamber and semiconductor processing apparatus | |
| TW201933442A (zh) | 遮擋盤組件、半導體加工裝置和方法 | |
| TW202038374A (zh) | 具有改良的熱耦合以用於熱敏感處理的靜電吸盤 | |
| TW202123304A (zh) | 用於處理腔室的高導通下部護罩 | |
| TWM566213U (zh) | 用於物理氣相沉積鍍膜之晶圓遮蔽件 | |
| JP2016167625A (ja) | 電子デバイス製造処理部品を現場外シーズニングするための方法及び装置 | |
| TWI764211B (zh) | 包括隔離組件的半導體處理腔室、隔離組件及用於清潔該處理腔室的方法 | |
| TWI802003B (zh) | 半導體反應腔室 | |
| JP2016148062A (ja) | 成膜装置 | |
| US11581167B2 (en) | Process kit having tall deposition ring and smaller diameter electrostatic chuck (ESC) for PVD chamber | |
| TW201918120A (zh) | 聚焦環、應用其之電漿設備及調整電壓之方法 | |
| TW202343653A (zh) | 基板處理裝置及基板處理方法 | |
| TWM611419U (zh) | 電漿清潔設備 |