CN114078915A - 显示装置和拼接式显示装置 - Google Patents

显示装置和拼接式显示装置 Download PDF

Info

Publication number
CN114078915A
CN114078915A CN202110891123.9A CN202110891123A CN114078915A CN 114078915 A CN114078915 A CN 114078915A CN 202110891123 A CN202110891123 A CN 202110891123A CN 114078915 A CN114078915 A CN 114078915A
Authority
CN
China
Prior art keywords
substrate
connection line
layer
contact hole
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110891123.9A
Other languages
English (en)
Inventor
金智贤
姜泰旭
裵哲敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114078915A publication Critical patent/CN114078915A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Theoretical Computer Science (AREA)

Abstract

提供了一种显示装置和拼接式显示装置。所述显示装置包括：第一基底，其中，第一接触孔限定在所述第一基底中；阻挡层，在所述第一基底上，其中，第二接触孔限定在所述阻挡层中，并与所述第一接触孔连接；第一连接线，在所述阻挡层上并插入所述第二接触孔内；第二基底，覆盖所述第一连接线和所述阻挡层；以及薄膜晶体管层，在所述第二基底上并包括至少一个薄膜晶体管。所述薄膜晶体管层还包括连接在所述第一连接线和所述至少一个薄膜晶体管之间的第二连接线。

Description

显示装置和拼接式显示装置
相关申请的交叉引用
本申请要求于2020年8月12日在韩国知识产权局提交的第10-2020-0101155号韩国专利申请的权益，该韩国专利申请的公开内容通过引用全部合并于此。
技术领域
本公开涉及一种显示装置和包括该显示装置的拼接式显示装置。更具体地，本公开涉及一种拼接式显示装置，通过防止设置在显示装置之间的边界部分或非显示区域被识别来改善在图像中的沉浸度。
背景技术
随着信息社会的发展，对用于显示各种类型的图像的显示装置的需求以各种形式增加。例如，显示装置被应用于各种电子装置，诸如智能电话、数码相机、笔记本计算机、导航装置和智能电视。显示装置可以是平板显示装置，诸如液晶显示装置、场发射显示装置和有机发光显示装置。在平板显示装置中，发光显示装置包括使显示面板的每个像素自身发射光的发光元件。因此，发光显示装置可以在没有将光提供给显示面板的背光单元的情况下显示图像。
当显示装置被制造为具有大尺寸时，由于像素数量的增加，发光元件的缺陷率可能增加，并且生产率或可靠性可能降低。为了解决这些问题，可以通过连接多个相对小的显示装置来实现拼接式显示装置以提供大屏幕。由于彼此相邻的显示装置中的每一个的非显示区域或边框区域，拼接式显示装置可以包括在显示装置之间的称为接缝的边界部分。当一个图像显示在整个屏幕上时，显示装置之间的边界部分给整个屏幕带来分离感，从而降低了在图像中的沉浸度。
发明内容
本公开的各方面提供了一种拼接式显示装置，可以通过防止设置在显示装置之间的边界部分或非显示区域被识别来消除多个显示装置之间的分离感并改善在图像中的沉浸度。
然而，本公开的各方面不限于本文阐述的一个。通过参照下面给出的本公开的详细描述，本公开的以上和其他方面对于本公开所属领域的普通技术人员将变得更加显而易见。
根据本公开的实施例，一种显示装置包括：第一基底，包括第一接触孔；阻挡层，在所述第一基底上并且包括连接到所述第一接触孔的第二接触孔；第一连接线，在所述阻挡层上并插入所述第二接触孔内；第二基底，覆盖所述第一连接线和所述阻挡层；以及薄膜晶体管层，在所述第二基底上并包括至少一个薄膜晶体管。所述薄膜晶体管层还包括连接在所述第一连接线和所述至少一个薄膜晶体管之间的第二连接线。
所述薄膜晶体管层还可以包括：栅极绝缘层，在所述第二基底上；和层间绝缘膜，在所述栅极绝缘层上。所述第二连接线可以设置在所述层间绝缘膜上并可以通过穿过所述层间绝缘膜、所述栅极绝缘层和所述第二基底的第三接触孔连接到所述第一连接线。
所述第一基底和所述第二基底可以包括聚酰亚胺，并且所述阻挡层可以包括无机材料。
所述显示装置还可以包括：焊盘部件，在所述第一基底的下表面上，并通过所述第一接触孔连接到所述第一连接线；柔性膜，在所述第一基底的所述下表面上并连接到所述焊盘部件；以及源极驱动器，在所述柔性膜上并将源极电压供应给所述第一连接线。
所述第一基底和所述第二基底中的每一个可以包括多个发光区域和围绕所述发光区域的多个阻光区域。所述显示装置还可以包括：发光元件层，在所述薄膜晶体管层上，并且包括与所述至少一个薄膜晶体管连接的发光元件；波长转换层，设置在所述发光元件层上，并且包括与所述多个发光区域中的一些发光区域相对应的波长转换部件和与所述多个发光区域中的另一些发光区域相对应的透光部件；以及滤色器层，在所述波长转换层上，并且包括分别与所述多个发光区域相对应的多个滤色器。
根据本公开的实施例，一种显示装置包括：阻挡层，包括第一接触孔并且由无机材料制成；第一连接线，设置在所述阻挡层上并所述插入第一接触孔内；基底，覆盖所述第一连接线和所述阻挡层；以及薄膜晶体管层，设置在所述基底上，并包括至少一个薄膜晶体管。所述薄膜晶体管层还包括连接在所述第一连接线和所述至少一个薄膜晶体管之间的第二连接线。
所述薄膜晶体管层还可以包括：栅极绝缘层，在所述基底上；和层间绝缘膜，在所述栅极绝缘层上。所述第二连接线可以设置在所述层间绝缘膜上并可以通过穿过所述层间绝缘膜、所述栅极绝缘层和所述基底的第二接触孔连接到所述第一连接线。
根据本公开的实施例，一种显示装置包括：第一基底，包括提供在所述第一基底的一个表面的第一接触孔；阻挡层，设置在所述第一基底的所述一个表面上并且所述第一接触孔穿过所述阻挡层；第一连接线，设置在所述阻挡层的表面上并连接到与所述第一基底的所述一个表面相对的另一表面上的焊盘部件；第二基底，覆盖所述第一连接线和所述阻挡层；以及薄膜晶体管层，在所述第二基底的表面上并包括至少一个薄膜晶体管。所述薄膜晶体管层还可以包括连接在所述第一连接线和所述至少一个薄膜晶体管之间的第二连接线。
所述薄膜晶体管层还可以包括：栅极绝缘层，在所述第二基底的所述表面上；和层间绝缘膜，在所述栅极绝缘层的表面上。所述第二连接线可以设置在所述层间绝缘膜的表面上，并且可以通过穿过所述层间绝缘膜、所述栅极绝缘层和所述第二基底的第二接触孔连接到所述第一连接线。
所述第一基底还可以包括第三接触孔，提供在所述第一基底的所述另一表面中并且连接到所述第一接触孔，并且所述焊盘部件可以通过所述第三接触孔连接到所述第一连接线。
所述第一连接线可以通过所述第一接触孔暴露在所述第一基底的所述另一表面上并且可以连接到所述焊盘部件。
根据本公开的实施例，一种显示装置包括：第一基底，包括第一接触孔；第一阻挡层，在所述第一基底上并且包括连接到所述第一接触孔的第二接触孔；第一连接线，在所述第一阻挡层上并插入所述第二接触孔内；第二阻挡层，覆盖所述第一连接线和所述第一阻挡层；以及薄膜晶体管层，在所述第二阻挡层上并包括至少一个薄膜晶体管。所述薄膜晶体管层还可以包括连接在所述第一连接线和所述至少一个薄膜晶体管之间的第二连接线。
所述薄膜晶体管层还可以包括：栅极绝缘层，在所述第二阻挡层上；和层间绝缘膜，在所述栅极绝缘层上。所述第二连接线可以设置在所述层间绝缘膜上并且可以通过穿过所述层间绝缘膜、所述栅极绝缘层和所述第二阻挡层的第三接触孔连接到所述第一连接线。
所述第一基底可以包括聚酰亚胺，并且所述第一阻挡层和所述第二阻挡层可以包括无机材料。
所述显示装置还可以包括：焊盘部件，在所述第一基底的下表面上，并通过所述第一接触孔连接到所述第一连接线，柔性膜，在所述第一基底的所述下表面上并连接到所述焊盘部件；以及源极驱动器，在所述柔性膜上并将源极电压供应给所述第一连接线。
根据本公开的实施例，一种显示装置包括：第一阻挡层，包括第一接触孔并且由无机材料制成；第一连接线，在所述第一阻挡层上并插入所述第一接触孔内；第二阻挡层，覆盖所述第一连接线和所述第一阻挡层；以及薄膜晶体管层，在所述第二阻挡层上并包括至少一个薄膜晶体管。所述薄膜晶体管层还可以包括连接在所述第一连接线和所述至少一个薄膜晶体管之间的第二连接线。
所述薄膜晶体管层还可以包括：栅极绝缘层，在所述第二阻挡层上；和层间绝缘膜，在所述栅极绝缘层上。所述第二连接线可以设置在所述层间绝缘膜上并且可以通过穿过所述层间绝缘膜、所述栅极绝缘层和所述第二阻挡层的第二接触孔连接到所述第一连接线。
根据本公开的实施例，一种显示装置包括：第一基底，包括第一接触孔；第一连接线，在所述第一基底上；阻挡层，覆盖所述第一连接线和所述第一基底；第二基底，在所述阻挡层上并平坦化所述阻挡层的顶部；以及薄膜晶体管层，在所述第二基底上并包括至少一个薄膜晶体管。所述薄膜晶体管层还可以包括连接在所述第一连接线和所述至少一个薄膜晶体管之间的第二连接线。
所述薄膜晶体管层还可以包括：栅极绝缘层，在所述第二基底上；和层间绝缘膜，在所述栅极绝缘层上。所述第二连接线可以设置在所述层间绝缘膜上并且可以通过穿过所述层间绝缘膜、所述栅极绝缘层、所述第二基底和所述阻挡层的第二接触孔连接到所述第一连接线。
所述显示装置还可以包括：焊盘部件，在所述第一基底的下表面上，并通过所述第一接触孔连接到所述第一连接线；柔性膜，在所述第一基底的所述下表面上并连接到所述焊盘部件；以及源极驱动器，在所述柔性膜上并将源极电压供应给所述第一连接线。
根据本公开的实施例，一种显示装置包括：第一基底，包括第一接触孔；第一阻挡层，在所述第一基底上并且包括连接到所述第一接触孔的第二接触孔；第一连接线，在所述第一阻挡层上并插入所述第二接触孔内；第二阻挡层，覆盖所述第一连接线和所述第一阻挡层；第二基底，在所述第二阻挡层上并平坦化所述第二阻挡层的顶部；以及薄膜晶体管层，在所述第二基底上，并包括至少一个薄膜晶体管。所述薄膜晶体管层还可以包括连接在所述第一连接线和所述至少一个薄膜晶体管之间的第二连接线。
所述薄膜晶体管层还可以包括：栅极绝缘层，在所述第二基底上；和层间绝缘膜，在所述栅极绝缘层上。所述第二连接线可以设置在所述层间绝缘膜上并且可以通过穿过所述层间绝缘膜、所述栅极绝缘层、所述第二基底和所述第二阻挡层的第三接触孔连接到所述第一连接线。
所述显示装置还可以包括：焊盘部件，在所述第一基底的下表面上，并通过所述第一接触孔连接到所述第一连接线；柔性膜，在所述第一基底的所述下表面上并连接到所述焊盘部件；以及源极驱动器，在所述柔性膜上并将源极电压供应给所述第一连接线。
根据本公开的实施例，一种拼接式显示装置包括：多个显示装置，每个显示装置包括具有多个像素的显示区域和围绕所述显示区域的非显示区域；和耦接部件，将所述显示装置耦接在一起。所述显示装置中的每一个包括：第一基底，包括第一接触孔；阻挡层，在所述第一基底上并且包括连接到所述第一接触孔的第二接触孔；第一连接线，在所述阻挡层上并插入所述第二接触孔内；第二基底，覆盖所述第一连接线和所述阻挡层；以及薄膜晶体管层，在所述第二基底上并包括至少一个薄膜晶体管。所述薄膜晶体管层还可以包括连接在所述第一连接线和所述至少一个薄膜晶体管之间的第二连接线。
附图说明
通过以下结合附图对实施例的描述，这些和/或其他方面将变得显而易见，并且更容易理解，在附图中：
图1是根据实施例的拼接式显示装置的平面图；
图2是根据实施例的显示装置的平面图；
图3是沿着图2的线I-I’截取的截面图；
图4是图3的区域A1的放大图；
图5是示出根据实施例的拼接式显示装置的耦接结构的平面图；
图6是沿着图5的线II-II’截取的示例的截面图；
图7、图8、图9、图10和图11是示出制造图6的显示装置的工艺的截面图；
图12是图6的显示装置的后表面的示例的平面图；
图13是图6的显示装置的后表面的示例的平面图；
图14是沿着图5的线II-II’截取的示例的截面图；
图15和图16是示出制造图14的显示装置的工艺的截面图；
图17是沿着图5的线II-II’截取的示例的截面图；
图18、图19、图20、图21和图22是示出制造图17的显示装置的工艺的截面图；
图23是沿着图5的线II-II’截取的示例的截面图；
图24和图25是示出制造图23的显示装置的工艺的截面图；
图26是沿着图5的线II-II’截取的示例的截面图；
图27、图28、图29、图30和图31是示出制造图26的显示装置的工艺的截面图；
图32是沿着图5的线II-II’截取的示例的截面图；
图33和图34是示出制造图32的显示装置的工艺的截面图；
图35是沿着图5的线II-II’截取的示例的截面图；
图36、图37、图38、图39和图40是示出制造图35的显示装置的工艺的截面图；
图41是沿着图5的线II-II’截取的示例的截面图；以及
图42、图43、图44、图45和图46是示出制造图41的显示装置的工艺的截面图。
具体实施方式
在下面的描述中，为了说明的目的，阐述了许多具体细节以提供对本公开的各种实施例或实施方式的充分理解。如本文中所使用的“实施例”和“实施方式”是作为采用本文中公开的一种或多种发明构思的装置或方法的非限制性示例的可互换词语。然而，显而易见的是，可以在没有这些具体细节的情况下或者通过一个或多个等同布置来实践各种示例性实施例。在其它情况下，以框图的形式示出了公知的结构和装置，以避免使各种实施例不必要地模糊。此外，各种实施例可以是不同的，但不必须是排他性的。例如，在不脱离本发明构思的情况下，实施例的具体形状、配置和特性可以在另一实施例中使用或实施。
除非另有说明，否则示出的实施例将被理解为提供其中可以在实践中实施本发明构思所采用的一些方式的不同细节的示例性特征。因此，除非另有说明，否则在不脱离本发明构思的情况下，各种实施例的特征、组件、模块、层、膜、面板、区域和/或方面等(在下文中，单独地或者共同地称为“元件”)可以以其它方式组合、分离、互换和/或重新布置。
在附图中的交叉影线和/或阴影的使用通常被提供为使相邻元件之间的边界清楚。如此，除非说明，否则交叉影线或者阴影的存在与否都不传达或表明对元件的具体材料、材料性质、尺寸、比例、示出的元件之间的共性和/或任何其它特性、属性、性能等的任何偏好或要求。此外，在附图中，为了清楚和/或描述的目的，可能夸大了元件的尺寸和相对尺寸。当可以不同地实施实施例时，可以与描述的顺序不同地执行具体工艺顺序。例如，两个连续描述的工艺可以基本上同时执行或者以与所描述的顺序相反的顺序来执行。另外，同样的附图标记表示同样的元件。
当元件或层被称为“在”另一元件或层“上”、“连接到”或“耦接到”另一元件或层时，该元件可以直接在所述另一元件或层上、直接连接到或直接耦接到所述另一元件或层，或者可以存在中间元件或中间层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接耦接到”另一元件或层时，不存在中间元件或中间层。为此，术语“连接”可以指具有或不具有中间元件的物理连接、电气连接和/或流体连接。此外，X轴、Y轴和Z轴不限于直角坐标系的诸如x轴、y轴和z轴的三个轴，并且可以以更广泛的意义解释。例如，X轴、Y轴和Z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。为了本公开的目的，“X、Y和Z中的至少一个”和“从由X、Y和Z构成的组中选择的至少一个”可以被解释为仅X、仅Y、仅Z或者X、Y和Z中的两个或更多个的任意组合，诸如，以XYZ、XYY、YZ和ZZ为例。如本文中所使用的，术语“和/或”包括一个或多个相关所列项的任意组合和所有组合。
尽管在本文中可以使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被命名为第二元件。
出于描述的目的，本文中可以使用诸如“在……之下”、“在……下方”、“在……下面”、“下”、“在……上方”、“上”、“在……之上”、“较高的”和“侧”(例如，如在“侧壁”中)等空间相对术语，并且由此描述如附图中所示的一个元件与另一元件(多个元件)的关系。除了附图中描绘的方位之外，空间相对术语还旨在涵盖设备在使用、操作和/或制造中的不同方位。例如，如果附图中的设备被翻转，则被描述为“在”其它元件或特征“下方”或“之下”的元件将随后被定向为“在”其它元件或特征“上方”。因此，示例性术语“在……下方”可以涵盖上方和下方两种方位。此外，设备可以被另外定向(例如，旋转90度或者在其它方位处)，并且如此，相应地解释本文中使用的空间相对术语。
在本文中使用的术语是为了描述具体实施例的目的，而非意图是限制性的。如本文中所使用的，除非上下文另外明确指出，否则单数形式“一个”、“一种”和“所述(该)”也意图包括复数形式。此外，当在本说明书中使用时，术语“包括(comprises、comprising)”和/或“包含(includes、including)”说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。还注意的是，如本文中所使用的，术语“基本上”、“大约”和其它类似术语用作近似术语而非程度术语，并且如此，术语“基本上”、“大约”和其它类似术语用于解释本领域普通技术人员将认识到的测量值、计算值和/或提供值的固有偏差。
在本文中，参照作为理想化的示例性实施例和/或中间结构的示意图的截面图和/或分解示图来描述各种示例性实施例。如此，将预期到例如由于制造技术和/或公差引起的图示的形状的变化。因此，本文中公开的示例性实施例不必一定被解释为局限于具体示出的区域的形状，而是将包括例如由制造导致的形状的偏差。以这样的方式，附图中示出的区域在实质上可以是示意性的，并且这些区域的形状可以不反映装置的区域的实际形状，并且如此，不必旨在进行限制。
如本领域中的惯例，在附图中以功能块、单元和/或模块的形式描述并示出了一些示例性实施例。本领域技术人员将理解，这些块、单元和/或模块由诸如逻辑电路、分立组件、微处理器、硬连线电路、存储元件和布线连接等电子(或光学)电路物理地实现，电子(或光学)电路可以使用基于半导体的制作技术或其它制造技术形成。在块、单元和/或模块由微处理器或其它类似的硬件实现的情况下，可以使用软件(例如，微代码)对块、单元和/或模块进行编程和控制，以执行本文中所讨论的各种功能，并且可以可选地由固件和/或软件驱动。还考虑到，每个块、单元和/或模块可以由专用硬件来实现，或者实现为用于执行一些功能的专用硬件与用于执行其它功能的处理器(例如，一个或多个编程的微处理器和相关电路)的组合。而且，在不脱离本发明构思的范围的情况下，一些示例性实施例的每个块、单元和/或模块可以在物理上被分成两个或更多个交互且离散的块、单元和/或模块。此外，在不脱离本发明构思的范围的情况下，一些示例性实施例的块、单元和/或模块可以物理地组合成更复杂的块、单元和/或模块。
除非另外定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开作为其一部分的领域的普通技术人员所通常理解的含义相同的含义。除非在本文中明确地如此定义，否则诸如在通用字典中定义的术语的术语应当被解释为具有与它们在相关领域的上下文中的含义相一致的含义，而不应当以理想化的或者过于形式化的含义来解释所述术语。
图1是根据实施例的拼接式显示装置TD的平面图。
参照图1，拼接式显示装置TD可以包括多个显示装置10。显示装置10可以以格子形状布置，但是本公开不限于此。显示装置10可以在第一方向(X轴方向)和第二方向(Y轴方向)上彼此连接，并且拼接式显示装置TD可以具有特定的形状。例如，显示装置10可以具有相同的尺寸，但是本公开不限于此。对于另一示例，显示装置10可以具有不同的尺寸。
显示装置10中的每一个可以被成形为包括长边和短边的类似矩形的形状。显示装置10的长边或短边可以彼此连接。显示装置10中的一些显示装置可以设置在拼接式显示装置TD的边缘处，以形成拼接式显示装置TD的一侧。显示装置10中的另一些其他显示装置可以设置在拼接式显示装置TD的拐角处，并且可以形成拼接式显示装置TD的两个相邻侧。显示装置10中的其他显示装置可以设置在拼接式显示装置TD内部并且被其他显示装置10围绕。
显示装置10中的每一个可以包括显示区域DA和非显示区域NDA。显示区域DA可以包括多个像素以显示图像。非显示区域NDA可以设置在显示区域DA周围以围绕显示区域DA并且可以不显示图像。
拼接式显示装置TD的整体形状可以是平面形状，但是本公开不限于此。拼接式显示装置TD也可以具有三维(3D)形状以向用户提供3D效果。例如，当拼接式显示装置TD具有3D形状时，显示装置10中的至少一些显示装置可以具有弯曲形状。对于另一示例，显示装置10可以各自具有平面形状，但是可以以预定角度彼此连接，使得拼接式显示装置TD可以具有3D形状。
可以通过连接相邻显示装置10的非显示区域NDA中的每一个来形成拼接式显示装置TD。显示装置10可以通过耦接构件或粘合构件彼此连接。因此，相邻的显示区域DA可以围绕显示装置10之间的非显示区域NDA。显示装置10的各个显示区域DA之间的距离可以足够小，以使得用户无法识别显示装置10之间的非显示区域NDA或显示装置10之间的边界部分。另外，显示装置10中的每一个显示装置的显示区域DA的外部光反射率和显示装置10之间的非显示区域NDA的外部光反射率可以基本上相等。因此，通过防止显示装置10之间的非显示区域NDA或边界部分被识别，拼接式显示装置TD可以消除显示装置10之间的分离感并改善在图像中的沉浸度。
图2是根据实施例的显示装置10的平面图。
参照图2，显示装置10可以包括沿着显示区域DA中的多行和多列布置的多个像素。像素中的每一个可以包括由像素限定层或坝限定的发光区域LA，并且可以通过发光区域LA发射具有预定峰值波长的光。例如，显示装置10的显示区域DA可以包括第一发光区域LA1至第三发光区域LA3。第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的每一个可以是由显示装置10的发光元件产生的光发射到显示装置10的外部的区域。
第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的每一个可以向显示装置10的外部发射具有预定峰值波长的光。第一发光区域LA1可以发射第一颜色的光，第二发光区域LA2可以发射第二颜色的光，并且第三发光区域LA3可以发射第三颜色的光。例如，第一颜色的光可以是具有610nm至650nm的峰值波长的红光，第二颜色的光可以是具有510nm至550nm的峰值波长的绿光，并且第三颜色的光可以是具有440nm至480nm的峰值波长的蓝光。然而，本公开不限于此。
第一发光区域LA1、第二发光区域LA2和第三发光区域LA3可以沿着显示区域DA的第一方向(X轴方向)顺序并重复地布置。例如，第一发光区域LA1的面积、第二发光区域LA2的面积和第三发光区域LA3的面积可以基本上相等。又例如，第一发光区域LA1的面积可以大于第二发光区域LA2的面积，并且第二发光区域LA2的面积可以大于第三发光区域LA3的面积。
显示装置10的显示区域DA可以包括围绕发光区域LA的多个阻光区域BA。例如，显示区域DA可以包括第一阻光区域BA1、第二阻光区域BA2和第三阻光区域BA3。第一阻光区域BA1、第二阻光区域BA2和第三阻光区域BA3可以分别设置在第一发光区域LA1、第二发光区域LA2和第三发光区域LA3的每一侧，并且可以防止从第一发光区域LA1、第二发光区域LA2和第三发光区域LA3发射的光的颜色混合。在该示例中，第一阻光区域BA1、第二阻光区域BA2和第三阻光区域BA3的面积基本上相等。然而，在另一示例中，第一阻光区域BA1的面积可以大于第二阻光区域BA2的面积和第三阻光区域BA3的面积，并且第二阻光区域BA2的面积可以大于第三阻光区域BA3的面积。
图3是沿着图2的线I-I’截取的截面图。
参照图3，显示装置10的显示区域DA可以包括第一发光区域LA1、第二发光区域LA2和第三发光区域LA3。第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的每一个可以是由显示装置10的发光二极管ED产生的光发射到显示装置10的外部的区域。
显示装置10可以包括第一基底SUB1、阻挡层BR、第二基底SUB2、缓冲层BF、薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL、滤色器层CFL和封装层TFE。
第一基底SUB1可以是基体基底或基体构件，并且可以由诸如聚合物树脂的绝缘材料制成。例如，第一基底SUB1可以包括能够弯折、折叠、卷曲等的柔性基底。第一基底SUB1可以包括但不限于聚酰亚胺(PI)。
阻挡层BR可以设置在第一基底SUB1上。阻挡层BR可以包括能够防止空气或湿气渗透的无机材料。例如，阻挡层BR可以包括氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡、氧化铈和氮氧化硅中的至少一种。
第二基底SUB2可以设置在阻挡层BR上。第二基底SUB2可以是基体基底或基体构件，并且可以由诸如聚合物树脂的绝缘材料制成。例如，第二基底SUB2可以包括能够弯折、折叠、卷曲等的柔性基底。第二基底SUB2可以包括但不限于聚酰亚胺(PI)。
缓冲层BF可以设置在第二基底SUB2上。缓冲层BF可以包括能够防止空气或湿气渗透的无机材料。例如，缓冲层BF可以包括交替堆叠的多个无机层。
薄膜晶体管层TFTL可以包括多个薄膜晶体管TFT、栅极绝缘层GI、层间绝缘膜ILD、连接电极CNE、第一钝化层PAS1和第一平坦化层OC1。
薄膜晶体管TFT可以设置在缓冲层BF上，并且可以形成多个像素的各个像素电路。例如，薄膜晶体管TFT可以是像素电路的驱动晶体管或开关晶体管。薄膜晶体管TFT中的每一个可以包括半导体区域ACT、栅极电极GE、源极电极SE和漏极电极DE。
半导体区域ACT、源极电极SE和漏极电极DE可以设置在缓冲层BF上。半导体区域ACT可以在厚度方向上与栅极电极GE重叠，并且可以通过栅极绝缘层GI与栅极电极GE绝缘。可以通过使半导体区域ACT的材料导电来形成源极电极SE和漏极电极DE。
栅极电极GE可以设置在栅极绝缘层GI上。栅极电极GE可以与半导体区域ACT重叠，并且栅极绝缘层GI介于栅极电极GE和导体区域ACT之间。
栅极绝缘层GI可以提供在半导体区域ACT、源极电极SE和漏极电极DE上。例如，栅极绝缘层GI可以覆盖半导体区域ACT、源极电极SE、漏极电极DE和缓冲层BF，并且使半导体区域ACT与栅极电极GE绝缘。栅极绝缘层GI可以包括连接电极CNE穿过的接触孔。
层间绝缘膜ILD可以设置在栅极电极GE上。例如，层间绝缘膜ILD可以包括连接电极CNE穿过的接触孔。在此，层间绝缘膜ILD的接触孔可以连接到栅极绝缘层GI的接触孔。
连接电极CNE可以设置在层间绝缘膜ILD上。连接电极CNE可以将薄膜晶体管TFT的漏极电极DE连接到发光元件EL的第一电极AE。连接电极CNE可以通过提供在栅极绝缘层GI和层间绝缘膜ILD中的接触孔接触漏极电极DE。
第一钝化层PAS1可以提供在连接电极CNE上，以保护薄膜晶体管TFT。例如，第一钝化层PAS1可以包括接触孔，发光元件EL的第一电极AE穿过该接触孔。
第一平坦化层OC1可以提供在第一钝化层PAS1上，以平坦化薄膜晶体管层TFTL的顶部。例如，第一平坦化层OC1可以包括发光元件EL的第一电极AE穿过的接触孔。在此，第一平坦化层OC1的接触孔可以连接到第一钝化层PAS1的接触孔。第一平坦化层OC1可以包括有机材料。
发光元件层EML可以包括发光元件EL、第一坝BNK1、第二坝BNK2、第二钝化层PAS2和第二平坦化层OC2。
发光元件EL可以提供在薄膜晶体管TFT上。发光元件EL中的每一个可以包括第一电极AE、第二电极CE和发光二极管ED。
第一电极AE可以提供在第一平坦化层OC1上。例如，第一电极AE可以设置在设置于第一平坦化层OC1上的第一坝BNK1上以覆盖第一坝BNK1。第一电极AE可以与由第二坝BNK2限定的第一发光区域LA1至第三发光区域LA3中的一个重叠。另外，第一电极AE可以连接到每个薄膜晶体管TFT的漏极电极DE。第一电极AE可以是但不限于每个发光元件EL的阳极。
第二电极CE可以设置在第一平坦化层OC1上并且与第一电极AE间隔开。例如，第二电极CE可以设置在设置于第一平坦化层OC1上的第一坝BNK1上以覆盖第一坝BNK1。第二电极CE可以与由第二坝BNK2限定的第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的一个重叠。例如，第二电极CE可以接收供应给所有像素的公共电压。第二电极CE可以是但不限于每个发光元件EL的阴极。
第一绝缘层IL1可以覆盖彼此相邻的第一电极AE的部分和第二电极CE的部分，并且可以使第一电极AE和第二电极CE彼此绝缘。
发光二极管ED可以设置在第一电极AE和第二电极CE之间的第一平坦化层OC1上。发光二极管ED可以设置在第一绝缘层IL1上。发光二极管ED的一端可以连接到第一电极AE，并且发光二极管ED的另一端可以连接到第二电极CE。例如，多个发光二极管ED可以包括具有相同材料的有源层，以发射相同波长带的光或相同颜色的光。从第一发光区域LA1、第二发光区域LA2和第三发光区域LA3发射的光可以具有相同的颜色。例如，发光二极管ED可以发射具有峰值波长为440nm至480nm的第三颜色的光或蓝光。因此，发光元件层EML可以发射第三颜色的光或蓝光。
第二坝BNK2可以设置在第一平坦化层OC1上以限定第一发光区域LA1、第二发光区域LA2和第三发光区域LA3。例如，第二坝BNK2可以围绕第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的每一个，但是本公开不限于此。第二坝BNK2可以使发光元件EL的各个第一电极AE或第二电极CE分离并绝缘。第二坝BNK2可以设置在第一阻光区域BA1、第二阻光区域BA2和第三阻光区域BA3中。
第二钝化层PAS2可以设置在发光元件EL和第二坝BNK2上。第二钝化层PAS2可以覆盖发光元件EL并保护发光元件EL。第二钝化层PAS2可以通过防止诸如湿气或空气的杂质从外部渗透来防止对发光元件EL的损坏。
第二平坦化层OC2可以提供在第二钝化层PAS2上，以平坦化发光元件层EML的顶部。例如，第二平坦化层OC2可以包括有机材料。
波长转换层WLCL可以包括第一覆盖层CAP1、第一阻光构件BK1、第一波长转换部件WLC1、第二波长转换部件WLC2、透光部件LTU、第二覆盖层CAP2和第三平坦化层OC3。
第一覆盖层CAP1可以设置在发光元件层EML的第二平坦化层OC2上。第一覆盖层CAP1可以密封第一波长转换部件WLC1和第二波长转换部件WLC2以及透光部件LTU的下表面。例如，第一覆盖层CAP1可以包括无机材料。
第一阻光构件BK1可以设置在第一阻光区域BA1、第二阻光区域BA2和第三阻光区域BA3中的第一覆盖层CAP1上。第一阻光构件BK1可以在厚度方向上与第二坝BNK2重叠。第一阻光构件BK1可以阻挡光的透射。第一阻光构件BK1可以通过防止第一发光区域LA1、第二发光区域LA2和第三发光区域LA3之间的光的侵入来防止颜色混合，从而改善显示装置10的色域。在平面图中，第一阻光构件BK1可以以围绕第一发光区域LA1、第二发光区域LA2和第三发光区域LA3的格子形状设置。
第一阻光构件BK1可以包括有机阻光材料和疏液组分。例如，第一阻光构件BK1可以由包括疏液组分的黑色有机材料制成。第一阻光构件BK1可以通过涂布包括疏液组分的有机阻光材料并对其进行曝光来形成。
第一波长转换部件WLC1可以设置在第一发光区域LA1中的第一覆盖层CAP1上。第一阻光构件BK1可以围绕第一波长转换部件WLC1。第一波长转换部件WLC1可以包括第一基体树脂BS1、第一散射体SCT1和第一波长移位器WLS1。
第一基体树脂BS1可以包括具有相对高的透光率的材料。第一基体树脂BS1可以由透明有机材料制成。例如，第一基体树脂BS1可以包括诸如环氧树脂、丙烯酸树脂、卡多树脂和酰亚胺树脂的有机材料中的至少一种。
第一散射体SCT1可以具有与第一基体树脂BS1的折射率不同的折射率，并且可以与第一基体树脂BS1形成光学界面。例如，第一散射体SCT1可以包括散射至少部分透射光的光散射材料或光散射颗粒。例如，第一散射体SCT1可以包括诸如氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)或氧化锡(SnO2)的金属氧化物，或者可以包括诸如丙烯酸树脂或氨基甲酸酯树脂的有机颗粒。不管入射光的入射方向如何，第一散射体SCT1可以在随机方向上散射入射光，而基本上不转换入射光的峰值波长。
第一波长移位器WLS1可以将入射光的峰值波长转换或移位为第一峰值波长。例如，第一波长移位器WLS1可以将由显示装置10提供的蓝光转换为具有610至650nm的单个峰值波长的红光并发射红光。第一波长移位器WLS1可以是量子点、量子棒或磷光体。量子点可以是当电子从导带跃迁到价带时发射特定颜色的光的微粒材料。
由发光元件层EML提供的蓝光的部分可以通过第一波长转换部件WLC1透射，而不会被第一波长移位器WLS1转换成红光。在由发光元件层EML提供的蓝光中，入射在第一滤色器CF1上而未被第一波长转换部件WLC1转换的光可以被第一滤色器CF1阻挡。另外，其中由发光元件层EML提供的蓝光已经由第一波长转换部件WLC1转换的红光可以通过第一滤色器CF1发射到外部。因此，第一发光区域LA1可以发射红光。
第二波长转换部件WLC2可以设置在第二发光区域LA2中的第一覆盖层CAP1上。第一阻光构件BK1可以围绕第二波长转换部件WLC2。第二波长转换部件WLC2可以包括第二基体树脂BS2、第二散射体SCT2和第二波长移位器WLS2。
第二基体树脂BS2可以包括具有相对高的透光率的材料。第二基体树脂BS2可以由透明有机材料制成。例如，第二基体树脂BS2可以由与第一基体树脂BS1相同的材料制成，或者可以使用在第一基体树脂BS1的描述中例示的材料形成。
第二散射体SCT2可以具有与第二基体树脂BS2的折射率不同的折射率，并且可以与第二基体树脂BS2形成光学界面。例如，第二散射体SCT2可以包括散射至少部分透射光的光散射材料或光散射颗粒。例如，第二散射体SCT2可以由与第一散射体SCT1相同的材料制成，或者可以使用在第一散射体SCT1的描述中例示的材料形成。不管入射光的入射方向如何，第二散射体SCT2可以在随机方向上散射入射光，而基本上不转换入射光的峰值波长。
第二波长移位器WLS2可以将入射光的峰值波长转换或移位为与第一波长移位器WLS1的第一峰值波长不同的第二峰值波长。例如，第二波长移位器WLS2可以将由显示装置10提供的蓝光转换为具有510至550nm的单个峰值波长的绿光并且发射绿光。第二波长移位器WLS2可以是量子点、量子棒或磷光体。第二波长移位器WLS2可以包括具有与在第一波长移位器WLS1的描述中例示的材料相同的目的的材料。第二波长移位器WLS2可以由量子点、量子棒或磷光体制成，使得第二波长移位器WLS2的波长转换范围不同于第一波长移位器WLS1的波长转换范围。
透光部件LTU可以设置在第三发光区域LA3中的第一覆盖层CAP1上。第一阻光构件BK1可以围绕透光部件LTU。透光部件LTU可以在保持入射光的峰值波长的同时透射入射光。透光部件LTU可以包括第三基体树脂BS3和第三散射体SCT3。
第三基体树脂BS3可以包括具有相对高的透光率的材料。第三基体树脂BS3可以由透明有机材料制成。例如，第三基体树脂BS3可以由与第一基体树脂BS1或第二基体树脂BS2相同的材料制成，或者可以使用在第一基体树脂BS1或第二基体树脂BS2的描述中例示的材料形成。
第三散射体SCT3可以具有与第三基体树脂BS3的折射率不同的折射率，并且可以与第三基体树脂BS3形成光学界面。例如，第三散射体SCT3可以包括散射至少部分透射光的光散射材料或光散射颗粒。例如，第三散射体SCT3可以由与第一散射体SCT1或第二散射体SCT2相同的材料制成，或者可以使用在第一散射体SCT1或第二散射体SCT2的描述中例示的材料形成。不管入射光的入射方向如何，第三散射体SCT3可以在随机方向上散射入射光，而基本上不转换入射光的峰值波长。
由于波长转换层WLCL直接设置在发光元件层EML的第二平坦化层OC2上，因此显示装置10可能不需要用于第一波长转换部件WLC1和第二波长转换部件WLC2以及透光部件LTU的单独的基底。因此，可以容易地将第一波长转换部件WLC1和第二波长转换部件WLC2以及透光部件LTU分别对准在第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中，并且可以相对减小显示装置10的厚度。
第二覆盖层CAP2可以覆盖第一波长转换部件WLC1和第二波长转换部件WLC2、透光部件LTU和第一阻光构件BK1。例如，第二覆盖层CAP2可以通过密封第一波长转换部件WLC1和第二波长转换部件WLC2以及透光部件LTU来防止对第一波长转换部件WLC1和第二波长转换部件WLC2以及透光部件LTU的损坏或污染。例如，第二覆盖层CAP2可以包括无机材料。
第三平坦化层OC3可以设置在第二覆盖层CAP2上，以平坦化第一波长转换部件WLC1和第二波长转换部件WLC2以及透光部件LTU的顶部。例如，第三平坦化层OC3可以包括有机材料。
滤色器层CFL可以包括第二阻光构件BK2、第一滤色器CF1、第二滤色器CF2和第三滤色器CF3以及第三钝化层PAS3。
第二阻光构件BK2可以设置在第一阻光区域BA1、第二阻光区域BA2和第三阻光区域BA3中的波长转换层WLCL的第三平坦化层OC3上。第二阻光构件BK2可以在厚度方向上与第一阻光构件BK1或第二坝BNK2重叠。第二阻光构件BK2可以阻挡光的透射。第二阻光构件BK2可以通过防止第一发光区域LA1、第二发光区域LA2和第三发光区域LA3之间的光的侵入来防止颜色混合，从而改善显示装置10的色域。在平面图中，第二阻光构件BK2可以以围绕第一发光区域LA1、第二发光区域LA2和第三发光区域LA3的格子形状设置。
第一滤色器CF1可以设置在第一发光区域LA1中的第三平坦化层OC3上。第二阻光构件BK2可以围绕第一滤色器CF1。第一滤色器CF1可以在厚度方向上与第一波长转换部件WLC1重叠。第一滤色器CF1可以选择性地透射第一颜色的光(例如，红光)并且阻挡或吸收第二颜色的光(例如，绿光)和第三颜色的光(例如，蓝光)。例如，第一滤色器CF1可以是红色滤色器并且可以包括红色着色剂。
第二滤色器CF2可以设置在第二发光区域LA2中的第三平坦化层OC3上。第二阻光构件BK2可以围绕第二滤色器CF2。第二滤色器CF2可以在厚度方向上与第二波长转换部件WLC2重叠。第二滤色器CF2可以选择性地透射第二颜色的光(例如，绿光)并且阻挡或吸收第一颜色的光(例如，红光)和第三颜色的光(例如，蓝光)。例如，第二滤色器CF2可以是绿色滤色器并且可以包括绿色着色剂。
第三滤色器CF3可以设置在第三发光区域LA3中的第三平坦化层OC3上。第二阻光构件BK2可以围绕第三滤色器CF3。第三滤色器CF3可以在厚度方向上与透光部件LTU重叠。第三滤色器CF3可以选择性地透射第三颜色的光(例如，蓝光)并且阻挡或吸收第一颜色的光(例如，红光)和第二颜色的光(例如，绿光)。例如，第三滤色器CF3可以是蓝色滤色器并且可以包括蓝色着色剂。
第一滤色器CF1、第二滤色器CF2至第三滤色器CF3可以吸收来自显示装置10的外部的光的部分，从而减少由于外部光引起的反射光。因此，第一滤色器CF1、第二滤色器CF2至第三滤色器CF3可以防止由于外部光的反射而导致的颜色失真。
由于第一滤色器CF1、第二滤色器CF2至第三滤色器CF3直接设置在波长转换层WLCL的第三平坦化层OC3上，因此显示装置10可能不需要用于第一滤色器CF1、第二滤色器CF2至第三滤色器CF3的单独的基底。因此，可以相对减小显示装置10的厚度。
第三钝化层PAS3可以覆盖第一滤色器CF1、第二滤色器CF2至第三滤色器CF3。第三钝化层PAS3可以保护第一滤色器CF1、第二滤色器CF2至第三滤色器CF3。
封装层TFE可以设置在滤色器层CFL的第三钝化层PAS3上。封装层TFE可以覆盖显示层的上表面和侧表面。例如，封装层TFE可以包括至少一个无机层以防止氧气或湿气渗透。另外，封装层TFE可以包括至少一个有机层，以保护显示装置10免受诸如灰尘的异物的影响。
图4是图3的区域A1的放大图。
参照图4，显示装置10的发光元件层EML可以设置在薄膜晶体管层TFTL上，并且可以包括第一绝缘层IL1至第三绝缘层IL3。
多个第一坝BNK1可以设置在第一发光区域LA1、第二发光区域LA2和第三发光区域LA3的每一个中。第一坝BNK1中的每一个可以与第一电极AE或第二电极CE相对应。第一坝BNK1可以设置在第一平坦化层OC1上，并且第一坝BNK1中的每一个的侧表面可以相对于第一平坦化层OC1倾斜。第一电极AE和第二电极CE可以分别设置在对应的第一坝BNK1上。第一坝BNK1可以包括但不限于聚酰亚胺(PI)。
第一电极AE和第二电极CE可以包括透明导电材料。例如，第一电极AE和第二电极CE中的每一个可以包括但不限于氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)中的至少一种。
第一电极AE和第二电极CE可以包括具有高反射率的导电材料。例如，第一电极AE和第二电极CE可以包括具有高反射率的诸如银(Ag)、铜(Cu)或铝(Al)的金属。第一电极AE和第二电极CE可以将从发光二极管ED入射的光反射到显示装置10上方。
第一绝缘层IL1可以设置在第一平坦化层OC1、第一电极AE和第二电极CE上。第一绝缘层IL1可以覆盖第一电极AE和第二电极CE中的每一个的部分。例如，第一绝缘层IL1可以暴露第一电极AE和第二电极CE的与第一坝BNK1的上表面相对应的部分，并且可以覆盖第一电极AE和第二电极CE的不与该上表面相对应的部分。因此，第一绝缘层IL1可以包括暴露第一电极AE和第二电极CE的与第一坝BNK1的上表面相对应的部分的开口。
例如，第一绝缘层IL1可以包括无机绝缘材料并且包括在第一电极AE和第二电极CE之间的凹陷台阶。第二绝缘层IL2可以填充第一绝缘层IL1的凹陷台阶。因此，第二绝缘层IL2可以使第一绝缘层IL1的上表面平坦化，并且发光二极管ED可以设置在第一绝缘层IL1和第二绝缘层IL2上。
第一绝缘层IL1可以保护第一电极AE和第二电极CE并使第一电极AE和第二电极CE彼此绝缘。第一绝缘层IL1可以防止发光二极管ED直接接触其他构件并且因此被损坏。
发光二极管ED可以设置在第一电极AE和第二电极CE之间的第一绝缘层IL1和第二绝缘层IL2上。发光二极管ED的一端可以连接到第一电极AE，并且发光二极管ED的另一端可以连接到第二电极CE。例如，发光二极管ED可以通过第一接触电极CTE1连接到第一电极AE，并且可以通过第二接触电极CTE2连接到第二电极CE。
发光二极管ED可以是具有微米或纳米尺寸并且包括无机材料的无机发光二极管。无机发光二极管可以根据在两个电极之间的特定方向上形成的电场在彼此面对的两个电极之间对准。
发光二极管ED可以包括第一半导体层111、第二半导体层113、有源层115、电极层117和绝缘膜118。
第一半导体层111可以是n型半导体。例如，当发光二极管ED发射蓝光时，第一半导体层111可以包括具有化学式为AlxGayIn1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)的半导体材料。第一半导体层111可以包括选自n型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN的至少一种半导体材料。第一半导体层111可以掺杂有诸如Si、Ge或Sn的n型掺杂剂。第一半导体层111可以是掺杂有n型Si的n-GaN。
第二半导体层113可以设置在有源层115上。例如，当发光二极管ED发射蓝光或绿光时，第二半导体层113可以包括具有化学式为AlxGayIn1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)的半导体材料。例如，第二半导体层113可以包括选自p型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料。第二半导体层113可以掺杂有诸如Mg、Zn、Ca、Se或Ba的p型掺杂剂。第二半导体层113可以是掺杂有p型Mg的p-GaN。
有源层115可以沿着第一方向(X轴方向)设置在第一半导体层111和第二半导体层113之间。有源层115可以包括具有单量子阱结构或多量子阱结构的材料。当有源层115包括具有多量子阱结构的材料时，有源层115可以具有其中多个量子层和多个阱层交替堆叠的结构。有源层115可以根据通过第一半导体层111和第二半导体层113接收的电信号，通过电子-空穴对的结合来发光。例如，当有源层115发射蓝光时，有源层115可以包括诸如AlGaN或AlGaInN的材料。当有源层115具有其中量子层和阱层交替堆叠的多量子阱结构时，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN或AlInN的材料。有源层115可以包括AlGaInN作为量子层和AlInN作为阱层以发射蓝光。
电极层117可以是欧姆接触电极。可替代地，电极层117可以是肖特基接触电极。发光二极管ED可以包括至少一个电极层117。当发光二极管ED电连接到电极或接触电极CTE时，电极层117可以减小发光二极管ED与电极或接触电极CTE之间的电阻。电极层117可以包括导电金属。
绝缘膜118可以围绕多个半导体层和多个电极层的外表面。绝缘膜118可以围绕有源层115的外表面并且在发光二极管ED延伸的方向上延伸。绝缘膜118可以保护发光二极管ED。例如，绝缘膜118可以围绕发光二极管ED的侧表面并且在纵向方向上暴露发光二极管ED的两端。另外，绝缘膜118可以保护包括有源层115的发光二极管ED的外表面，从而防止发光效率的降低。
第三绝缘层IL3可以沿着第一方向(X轴方向)设置在设置于第一电极AE和第二电极CE之间的发光二极管ED的部分上。第三绝缘层IL3可以部分地覆盖发光二极管ED的外表面。第三绝缘层IL3可以保护发光二极管ED。
接触电极CTE可以包括第一接触电极CTE1和第二接触电极CTE2。第一接触电极CTE1可以覆盖第一电极AE和发光二极管ED的部分，并且可以电连接第一电极AE和发光二极管ED。第二接触电极CTE2可以覆盖第二电极CE和发光二极管ED的另一部分，并且可以电连接第二电极CE和发光二极管ED。
接触电极CTE可以包括导电材料。例如，接触电极CTE可以包括但不限于ITO、IZO、ITZO或铝(Al)。
图5是示出根据实施例的拼接式显示装置TD的耦接结构的平面图。图6是沿着图5的线II-II’截取的示例的截面图。将简要地给出或省略与上述元件相同的元件的描述。由于后文中参照图6至图46描述的拼接式显示装置TD对应于图1和图5中示出的包括多个显示装置10的拼接式显示装置TD，所以图中省略了附图标记10和TD。
参照图5和图6，拼接式显示装置TD可以包括多个显示装置10、耦接构件20和覆盖构件30。例如，拼接式显示装置TD可以包括第一显示装置10-1、第二显示装置10-2、第三显示装置10-3和第四显示装置10-4(以下简称为上述的显示装置10)。然而，显示装置10的数量不限于图5的实施例。显示装置10的数量可以由每个显示装置10的尺寸和拼接式显示装置TD的尺寸来确定。
显示装置10中的每一个可以包括第一基底SUB1、阻挡层BR、第一连接线CWL1、第二基底SUB2、显示层DPL、封装层TFE、第一焊盘部件PD1、第二焊盘部件PD2、柔性膜FPCB和源极驱动器SIC。
第一基底SUB1可以是基体基底或基体构件，并且可以由诸如聚合物树脂的绝缘材料制成。例如，第一基底SUB1可以包括能够弯折、折叠、卷曲等的柔性基底。第一基底SUB1可以包括但不限于聚酰亚胺(PI)。
第一基底SUB1可以包括从第一基底SUB1的下表面穿过第一基底SUB1的第三接触孔CNT3。例如，第三接触孔CNT3可以从第一基底SUB1的下表面穿过第一基底SUB1到第一基底SUB1的上表面。第三接触孔CNT3可以与显示区域DA重叠。插入第三接触孔CNT3内的第一焊盘部件PD1可以设置在显示区域DA中。因此，每个显示装置10可以不包括设置在最外侧位置处的单独的焊盘部件，并且每个显示装置10的边框区域或死空间可以最小化。由于第一焊盘部件PD1设置在每个显示装置10的下表面上，所以与当焊盘部件设置在基底上的最外侧位置处或当柔性膜设置在基底的侧表面上时相比，可以进一步减小显示装置10之间的间隙。
阻挡层BR可以设置在第一基底SUB1上。阻挡层BR可以支撑第一连接线CWL1。阻挡层BR可以设置在第一基底SUB1和第一连接线CWL1之间，以防止在第一基底SUB1的蚀刻工艺期间对布线的损坏并且防止布线之间的不必要的短路。阻挡层BR可以包括能够防止空气或湿气渗透的无机材料。例如，阻挡层BR可以包括氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡、氧化铈和氮氧化硅中的至少一种。
阻挡层BR可以包括从阻挡层BR的上表面穿过阻挡层BR的第一接触孔CNT1。例如，第一接触孔CNT1可以从阻挡层BR的上表面穿过阻挡层BR到阻挡层BR的下表面。第一接触孔CNT1可以连接到第一基底SUB1的第三接触孔CNT3，并且可以与显示区域DA重叠。插入第一接触孔CNT1内的第一连接线CWL1可以设置在显示区域DA中。
第一连接线CWL1可以设置在阻挡层BR上并且通过第一接触孔CNT1连接到提供在第一基底SUB1的下表面上的第一焊盘部件PD1。第一连接线CWL1可以插入第一接触孔CNT1内，并且连接到插入第三接触孔CNT3内的第一焊盘部件PD1。第一连接线CWL1可以将从第一焊盘部件PD1接收的电信号通过第二连接线CWL2供应给薄膜晶体管层TFTL(见图3)。例如，第一连接线CWL1可以具有但不限于蜘蛛形状(spider shape)。
第二基底SUB2可以覆盖第一连接线CWL1和阻挡层BR。第二基底SUB2可以平坦化阻挡层BR的顶部。第二基底SUB2可以是基体基底或基体构件，并且可以由诸如聚合物树脂的绝缘材料制成。例如，第二基底SUB2可以包括能够弯折、折叠、卷曲等的柔性基底。第二基底SUB2可以包括但不限于聚酰亚胺(PI)。
显示层DPL可以设置在第二基底SUB2上。显示层DPL可以包括图3中示出的缓冲层BF、薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL。以下将简要地给出或不描述以上在图3中描述的元件。
缓冲层BF可以设置在第二基底SUB2上。缓冲层BF可以包括能够防止空气或湿气渗透的无机材料。例如，缓冲层BF可以包括交替堆叠的多个无机层。
栅极绝缘层GI可以设置在缓冲层BF和薄膜晶体管TFT(见图3)的半导体区域ACT、源极电极SE和漏极电极DE上。
层间绝缘膜ILD可以设置在薄膜晶体管TFT(见图3)的栅极绝缘层GI和栅极电极GE上。
层间绝缘膜ILD、栅极绝缘层GI、缓冲层BF和第二基底SUB2可以包括第二连接线CWL2穿过的第二接触孔CNT2。在平面图中，第二接触孔CNT2可以与第一接触孔CNT1或第三接触孔CNT3间隔开。
薄膜晶体管层TFTL还可以包括设置在层间绝缘膜ILD上的第二连接线CWL2。第二连接线CWL2可以通过第二接触孔CNT2连接到设置在阻挡层BR上的第一连接线CWL1。第二连接线CWL2可以连接到多条数据线以供应数据电压，并且可以连接到多条扫描线以供应扫描信号。例如，第二连接线CWL2可以与薄膜晶体管TFT(见图3)的连接电极CNE形成在相同的层上并且由相同的材料形成，但是本公开不限于此。对于另一示例，第二连接线CWL2可以与薄膜晶体管TFT(见图3)的栅极电极GE形成在相同的层上并且由相同的材料形成。
包括提供在第一基底SUB1中的第三接触孔CNT3、提供在阻挡层BR中的第一接触孔CNT1以及提供在第二基底SUB2、缓冲层BF、栅极绝缘层GI和层间绝缘膜ILD中的第二接触孔CNT2的每个显示装置10可以使用第一连接线CWL1和第二连接线CWL2将第一焊盘部件PD1的信号供应给薄膜晶体管层TFTL。在平面图中，第二接触孔CNT2可以与第一接触孔CNT1或第三接触孔CNT3间隔开。由于每个显示装置10包括多个接触孔，因此与当一个接触孔形成为从层间绝缘膜ILD穿透到第一基底SUB1的情况相比，第一接触孔CNT1、第二接触孔CNT2至第三接触孔CNT3中的每一个的深度可以减小。因此，在每个显示装置10中，可以减小分别插入第一接触孔CNT1、第二接触孔CNT2至第三接触孔CNT3内的第一连接线CWL1和第二连接线CWL2以及第一焊盘部件PD1的厚度。另外，由于每个显示装置10包括在平面图中彼此间隔开的第一接触孔CNT1和第二接触孔CNT2，因此可以防止第一连接线CWL1和第二连接线CWL2之间的干扰，并且可以提高处理稳定性。
第一焊盘部件PD1可以设置在第一基底SUB1的下表面上，并且可以连接到通过第三接触孔CNT3暴露的第一连接线CWL1。第一连接线CWL1穿过的第一接触孔CNT1和第一焊盘部件PD1穿过的第三接触孔CNT3可以彼此连接。
第二焊盘部件PD2可以设置在第一基底SUB1的下表面上并且与第一焊盘部件PD1间隔开。第二焊盘部件PD2可以通过引线LDL连接到第一焊盘部件PD1。第二焊盘部件PD2可以从柔性膜FPCB接收各种电压或信号，并且将电压或信号供应给第一焊盘部件PD1、第一连接线CWL1和第二连接线CWL2。
连接膜ACF可以将柔性膜FPCB附接到第二焊盘部件PD2。连接膜ACF的表面可以附接到第二焊盘部件PD2，并且连接膜ACF的另一表面可以附接到柔性膜FPCB。例如，连接膜ACF可以覆盖整个第二焊盘部件PD2，但是本公开不限于此。
连接膜ACF可以包括各向异性导电膜。当连接膜ACF包括各向异性导电膜时，连接膜ACF可以在第二焊盘部件PD2和柔性膜FPCB的接触焊盘彼此接触的区域中具有导电性，并且可以将柔性膜FPCB电连接到第二焊盘部件PD2。
柔性膜FPCB可以设置在第一基底SUB1的下表面上。柔性膜FPCB的一侧可以连接到第二焊盘部件PD2，并且柔性膜FPCB的另一侧可以连接到第一基底SUB1的下表面上的电源电路板(未示出)。柔性膜FPCB可以将源极驱动器SIC的信号传输到显示装置10。例如，源极驱动器SIC可以是集成电路。源极驱动器SIC可以基于时序控制器的源极控制信号将数字视频数据转换为模拟数据电压，并且通过柔性膜FPCB将模拟数据电压供应给显示区域DA的数据线。
可以通过使用设置在显示装置10之间的耦接构件20将相邻的显示装置10的侧表面彼此耦接来形成拼接式显示装置TD。耦接构件20可以连接以格子形状布置的第一显示装置10-1、第二显示装置10-2、第三显示装置10-3至第四显示装置10-4的侧表面，从而实现了拼接式显示装置TD。耦接构件20可以耦接相邻的显示装置10的各个第一基底SUB1和第二基底SUB2以及封装层TFE的侧表面。
例如，耦接构件20可以由具有相对小的厚度的粘合剂或双面胶带制成，以最小化显示装置10之间的间隙。对于另一示例，耦接构件20可以由具有厚度的耦接框架制成，以最小化显示装置10之间的间隙。因此，拼接式显示装置TD可以防止显示装置10之间的非显示区域NDA或边界部分被用户识别。
覆盖构件30可以设置在显示装置10和耦接构件20的上表面上，以覆盖显示装置10和耦接构件20。例如，覆盖构件30可以设置在显示装置10中的每一个的封装层TFE的上表面上。覆盖构件30可以保护拼接式显示装置TD的上表面。
图7、图8、图9、图10和图11是示出制造图6的显示装置10的工艺的截面图。
在图7中，第一基底SUB1可以提供在第一载体基底CG1上。第一基底SUB1可以包括但不限于聚酰亚胺(PI)。例如，第一载体基底CG1可以是但不限于载体玻璃。在第一基底SUB1上形成显示层DPL和封装层TFE的工艺中，第一载体基底CG1可以支撑第一基底SUB1。
阻挡层BR可以设置在第一基底SUB1上。阻挡层BR可以包括能够防止空气或湿气渗透的无机材料。阻挡层BR可以包括从阻挡层BR的上表面穿过阻挡层BR的第一接触孔CNT1。例如，第一接触孔CNT1可以从阻挡层BR的上表面穿过阻挡层BR到阻挡层BR的下表面。
第一连接线CWL1可以设置在阻挡层BR上并插入第一接触孔CNT1内。例如，第一连接线CWL1可以通过喷墨工艺、切割工艺或镀覆工艺形成以填充第一接触孔CNT1。
在图8中，第二基底SUB2可以覆盖第一连接线CWL1和阻挡层BR。第二基底SUB2可以平坦化阻挡层BR的顶部。第二基底SUB2可以包括但不限于聚酰亚胺(PI)。
缓冲层BF可以设置在平坦化的第二基底SUB2上。栅极绝缘层GI和层间绝缘膜ILD可以顺序地堆叠在缓冲层BF上。
第二接触孔CNT2可以形成为穿过层间绝缘膜ILD、栅极绝缘层GI、缓冲层BF和第二基底SUB2。第二接触孔CNT2可以与第一接触孔CNT1间隔开。
第二连接线CWL2可以设置在层间绝缘膜ILD上，并且可以通过第二接触孔CNT2连接到设置在阻挡层BR上的第一连接线CWL1。例如，第二连接线CWL2可以与薄膜晶体管TFT(见图3)的连接电极CNE形成在相同的层上并且由相同的材料形成，但是本公开不限于此。
对于另一示例，第二连接线CWL2可以与薄膜晶体管TFT(见图3)的栅极电极GE形成在相同的层上并且由相同的材料形成。当第二连接线CWL2与栅极电极GE设置在相同的层上时，第二连接线CWL2可以设置在栅极绝缘层GI上。
在图9中，第一钝化层PAS1可以覆盖第二连接线CWL2和层间绝缘膜ILD，并且第一平坦化层OC1可以覆盖第一钝化层PAS1。
发光元件层EML、波长转换层WLCL、滤色器层CFL和封装层TFE可以顺序地堆叠在薄膜晶体管层TFTL上。
第二载体基底CG2可以设置在封装层TFE上。例如，第二载体基底CG2可以是但不限于载体玻璃。在第一基底SUB1的下表面上形成第一焊盘部件PD1的工艺中，第二载体基底CG2可以支撑显示装置10。在设置第二载体基底CG2之后，可以翻转正在制造的显示装置10。因此，第二载体基底CG2可以支撑显示装置10，并且可以暴露第一载体基底CG1。在显示层DPL和封装层TFE的堆叠完成之后，可以去除第一载体基底CG1。
在图10中，第三接触孔CNT3可以形成为从第一基底SUB1的下表面穿过第一基底SUB1。第三接触孔CNT3可以连接到第一接触孔CNT1。插入第一接触孔CNT1内的第一连接线CWL1可以通过第三接触孔CNT3暴露。
例如，可以通过经由激光蚀刻工艺去除第一基底SUB1的下部来形成第三接触孔CNT3，但是本公开不限于此。在显示装置10中，可以使用激光蚀刻工艺精确地形成分别与多个第一焊盘部件PD1相对应的多个第三接触孔CNT3。
对于另一示例，第三接触孔CNT3可以通过经由干蚀刻工艺去除第一基底SUB1的下部而形成。在显示装置10中，可以使用干蚀刻工艺形成与多个第一焊盘部件PD1中的至少一些相对应的第三接触孔CNT3。可以使用满足第一基底SUB1的蚀刻特性的工艺气体和高频功率来蚀刻第三接触孔CNT3。可以通过在工艺气体的等离子体状态下产生的电子或离子与第一基底SUB1的物理或化学反应来蚀刻第三接触孔CNT3。
在图11中，第一焊盘部件PD1可以设置在第一基底SUB1的下表面上，并且可以连接到通过第三接触孔CNT3暴露的第一连接线CWL1。
第二焊盘部件PD2可以设置在第一基底SUB1的下表面上并且与第一焊盘部件PD1间隔开。第二焊盘部件PD2可以通过引线LDL连接到第一焊盘部件PD1。第二焊盘部件PD2可以从柔性膜FPCB接收各种电压或信号，并且将电压或信号供应给第一焊盘部件PD1、第一连接线CWL1和第二连接线CWL2。
柔性膜FPCB可以设置在第一基底SUB1的下表面上。柔性膜FPCB的一侧可以连接到第二焊盘部件PD2，并且柔性膜FPCB的另一侧可以连接到第一基底SUB1的下表面上的电源电路板(未示出)。柔性膜FPCB可以将源极驱动器SIC的信号传输到显示装置10。
图12是图6的显示装置10的后表面的示例的平面图。
参照图12，第一焊盘部件PD1可以设置在第一基底SUB1的下表面上，并且可以连接到通过第三接触孔CNT3暴露的第一连接线CWL1。
例如，可以通过经由激光蚀刻工艺去除第一基底SUB1的下部来形成第三接触孔CNT3，但是本公开不限于此。第一焊盘部件PD1可以分别与第三接触孔CNT3相对应。在显示装置10中，可以使用激光蚀刻工艺精确地形成分别与第一焊盘部件PD1相对应的第三接触孔CNT3。因此，第一连接线CWL1中的每一条可以通过相应的第三接触孔CNT3暴露，并且一个第一焊盘部件PD1可以通过相应的第三接触孔CNT3连接到第一连接线CWL1。
第二焊盘部件PD2可以设置在第一基底SUB1的下表面上并且与第一焊盘部件PD1间隔开。第二焊盘部件PD2可以通过引线LDL连接到第一焊盘部件PD1。第二焊盘部件PD2可以从柔性膜FPCB接收各种电压或信号，并且将电压或信号供应给第一焊盘部件PD1、第一连接线CWL1和第二连接线CWL2。
连接膜ACF可以将柔性膜FPCB附接到第二焊盘部件PD2。连接膜ACF的一个表面可以附接到第二焊盘部件PD2，并且连接膜ACF的另一表面可以附接到柔性膜FPCB。例如，连接膜ACF可以覆盖整个第二焊盘部件PD2，但是本公开不限于此。
连接膜ACF可以包括各向异性导电膜。当连接膜ACF包括各向异性导电膜时，连接膜ACF可以在第二焊盘部件PD2和柔性膜FPCB的接触焊盘彼此接触的区域中具有导电性，并且可以将柔性膜FPCB电连接到第二焊盘部件PD2。
柔性膜FPCB可以设置在第一基底SUB1的下表面上。柔性膜FPCB的一侧可以连接到第二焊盘部件PD2，并且柔性膜FPCB的另一侧可以连接到第一基底SUB1的下表面上的电源电路板(未示出)。柔性膜FPCB可以将源极驱动器SIC的信号传输到显示装置10。例如，源极驱动器SIC可以是集成电路。源极驱动器SIC可以基于时序控制器的源极控制信号将数字视频数据转换为模拟数据电压，并且通过柔性膜FPCB将模拟数据电压供应给显示区域DA的数据线。
图13是图6的显示装置10的后表面的示例的平面图。图13的显示装置与图12的显示装置的不同之处在于第三接触孔CNT3的配置。因此，将简要地给出或省略与上述元件相同的元件的描述。
参照图13，第一焊盘部件PD1可以设置在第一基底SUB1的下表面上，并且可以连接到通过第三接触孔CNT3暴露的第一连接线CWL1。
例如，第三接触孔CNT3可以通过经由干蚀刻工艺去除第一基底SUB1的下部而形成。第一焊盘部件PD1中的至少一些可以与一个第三接触孔CNT3相对应。通过干蚀刻工艺形成的一个第三接触孔CNT3可以暴露多条第一连接线CWL1中的至少一些。可以使用满足第一基底SUB1的蚀刻特性的工艺气体和高频功率来蚀刻第三接触孔CNT3。可以通过在工艺气体的等离子体状态下产生的电子或离子与第一基底SUB1的物理或化学反应来蚀刻第三接触孔CNT3。第一连接线CWL1的至少一些可以通过一个第三接触孔CNT3暴露，并且第一焊盘部件PD1的至少一些可以连接到相应的第一连接线CWL1。
图14是沿着图5的线II-II’截取的示例的截面图。图14的拼接式显示装置TD与图6的拼接式显示装置TD的不同之处在于第一基底SUB1。因此，将简要地给出或省略与上述元件相同的元件的描述。
参照图14，拼接式显示装置TD可以包括多个显示装置10-1和10-2(以下简称为显示装置10)、耦接构件20和覆盖构件30。
显示装置10中的每一个可以包括阻挡层BR、第一连接线CWL1、第二基底SUB2、显示层DPL、封装层TFE、第一焊盘部件PD1、第二焊盘部件PD2、柔性膜FPCB以及源极驱动器SIC。
阻挡层BR可以支撑第一连接线CWL1。阻挡层BR可以设置在第一焊盘部件PD1和第一连接线CWL1之间，以防止在蚀刻工艺期间对布线的损坏并且防止布线之间的不必要的短路。阻挡层BR可以包括能够防止空气或湿气渗透的无机材料。例如，阻挡层BR可以包括氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡、氧化铈和氮氧化硅中的至少一种。
阻挡层BR可以包括从阻挡层BR的上表面穿过阻挡层BR的第一接触孔CNT1。例如，第一接触孔CNT1可以从阻挡层BR的上表面穿过阻挡层BR到阻挡层BR的下表面。第一接触孔CNT1可以与显示区域DA重叠。插入第一接触孔CNT1内的第一连接线CWL1可以设置在显示区域DA中。
第一连接线CWL1可以设置在阻挡层BR上并且通过第一接触孔CNT1连接到提供在阻挡层BR的下表面上的第一焊盘部件PD1。第一连接线CWL1可以通过第二连接线CWL2将从第一焊盘部件PD1接收的电信号供应给薄膜晶体管层TFTL(见图3)。
第二基底SUB2可以覆盖第一连接线CWL1和阻挡层BR。第二基底SUB2可以平坦化阻挡层BR的顶部。第二基底SUB2可以是基体基底或基体构件，并且可以由诸如聚合物树脂的绝缘材料制成。例如，第二基底SUB2可以包括但不限于聚酰亚胺(PI)。
显示层DPL可以设置在第二基底SUB2上。显示层DPL可以包括图3中示出的缓冲层BF、薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL。
薄膜晶体管层TFTL还可以包括设置在层间绝缘膜ILD上的第二连接线CWL2。第二连接线CWL2可以通过第二接触孔CNT2连接到设置在阻挡层BR上的第一连接线CWL1。第二连接线CWL2可以连接到多条数据线以供应数据电压，并且可以连接到多条扫描线以供应扫描信号。例如，第二连接线CWL2可以与薄膜晶体管TFT(见图3)的连接电极CNE形成在相同的层上并且由相同的材料形成，但是本公开不限于此。对于另一示例，第二连接线CWL2可以与薄膜晶体管TFT(见图3)的栅极电极GE形成在相同的层上并且由相同的材料形成。
第一焊盘部件PD1可以设置在阻挡层BR的下表面上，并且可以连接到暴露在阻挡层BR的下表面上的第一连接线CWL1。第一焊盘部件PD1可以设置在显示区域DA中。因此，每个显示装置10可以不包括设置在最外侧位置处的单独的焊盘部件，并且每个显示装置10的边框区域或死空间可以最小化。由于第一焊盘部件PD1设置在每个显示装置10的下表面上，所以与当焊盘部件设置在基底上的最外侧位置处或当柔性膜设置在基底的侧表面上时相比，可以进一步减小显示装置10之间的间隙。
第二焊盘部件PD2可以设置在阻挡层BR的下表面上并且与第一焊盘部件PD1间隔开。第二焊盘部件PD2可以通过引线LDL连接到第一焊盘部件PD1。第二焊盘部件PD2可以从柔性膜FPCB接收各种电压或信号，并且将电压或信号供应给第一焊盘部件PD1、第一连接线CWL1和第二连接线CWL2。
图15和图16是示出制造图14的显示装置10的工艺的截面图。图15的显示装置制造工艺可以是在图9的显示装置制造工艺之后的工艺。
在图15中，可以完全去除如图9所示的设置在阻挡层BR的下表面上的第一基底SUB1，并且第一连接线CWL1可以暴露在阻挡层BR的下表面上。第一基底SUB1的整个下表面可以被蚀刻为具有平坦表面，并且第一连接线CWL1可以在没有额外的接触孔的情况下暴露在阻挡层BR的下表面上。
例如，可以通过干蚀刻工艺来蚀刻第一基底SUB1，但是本公开不限于此。阻挡层BR可以设置在第一基底SUB1和第一连接线CWL1之间，以防止在第一基底SUB1的蚀刻工艺期间对布线的损坏并且防止布线之间的不必要的短路。阻挡层BR可以包括能够防止空气或湿气渗透的无机材料。
在图16中，第一焊盘部件PD1可以设置在阻挡层BR的下表面上，并且可以连接到暴露在阻挡层BR的下表面上的第一连接线CWL1。
第二焊盘部件PD2可以设置在阻挡层BR的下表面上并且与第一焊盘部件PD1间隔开。第二焊盘部件PD2可以通过引线LDL连接到第一焊盘部件PD1。第二焊盘部件PD2可以从柔性膜FPCB接收各种电压或信号，并且将电压或信号供应给第一焊盘部件PD1、第一连接线CWL1和第二连接线CWL2。
图17是沿着图5的线II-II’截取的示例的截面图。
图17的拼接式显示装置TD与图6的拼接式显示装置TD的不同之处在于第一接触孔CNT1和第一连接线CWL1的配置。因此，将简要地给出或省略与上述元件相同的元件的描述。
参照图17，拼接式显示装置TD可以包括多个显示装置10-1和10-2(以下简称为显示装置10)、耦接构件20和覆盖构件30。
显示装置10中的每一个可以包括第一基底SUB1、阻挡层BR、第一连接线CWL1、第二基底SUB2、显示层DPL、封装层TFE、第一焊盘部件PD1、第二焊盘部件PD2、柔性膜FPCB和源极驱动器SIC。
第一基底SUB1可以是基体基底或基体构件，并且可以由诸如聚合物树脂的绝缘材料制成。例如，第一基底SUB1可以包括但不限于聚酰亚胺(PI)。
第一基底SUB1可以包括在第一基底SUB1的表面中提供的第一接触孔CNT1和在与上述表面相对的另一表面中提供的第三接触孔CNT3。例如，第一接触孔CNT1可以从第一基底SUB1的上表面穿过第一基底SUB1的部分，并且第三接触孔CNT3可以从第一基底SUB1的下表面穿过第一基底SUB1的另一部分。第一接触孔CNT1和第三接触孔CNT3可以彼此连接。因此，第一基底SUB1可以被第一接触孔CNT1和第三接触孔CNT3穿透。
第一接触孔CNT1和第三接触孔CNT3可以与显示区域DA重叠。插入第一接触孔CNT1内的第一连接线CWL1和插入第三接触孔CNT3内的第一焊盘部件PD1可以设置在显示区域DA中。因此，每个显示装置10可以不包括设置在最外侧位置处的单独的焊盘部件，并且每个显示装置10的边框区域或死空间可以最小化。由于第一焊盘部件PD1设置在每个显示装置10的下表面上，所以与当焊盘部件设置在基底上的最外侧位置处或当柔性膜设置在基底的侧表面上时相比，可以进一步减小显示装置10之间的间隙。
阻挡层BR可以设置在第一基底SUB1上。阻挡层BR可以支撑第一连接线CWL1。阻挡层BR可以设置在第一基底SUB1和第一连接线CWL1之间，以防止在第一基底SUB1的蚀刻工艺期间对布线的损坏并且防止布线之间的不必要的短路。阻挡层BR可以包括能够防止空气或湿气渗透的无机材料。
阻挡层BR可以包括从阻挡层BR的上表面穿过阻挡层BR的第一接触孔CNT1。例如，第一接触孔CNT1可以从阻挡层BR的上表面穿透到第一基底SUB1的部分。第一接触孔CNT1可以连接到第一基底SUB1的第三接触孔CNT3，并且可以与显示区域DA重叠。插入第一接触孔CNT1内的第一连接线CWL1可以设置在显示区域DA中。
第一连接线CWL1可以设置在阻挡层BR上，并通过第一接触孔CNT1连接到提供在第一基底SUB1的下表面上的第一焊盘部件PD1。第一连接线CWL1可以插入第一接触孔CNT1内，并且连接到插入第三接触孔CNT3内的第一焊盘部件PD1。第一连接线CWL1可以通过第二连接线CWL2将从第一焊盘部件PD1接收的电信号供应给薄膜晶体管层TFTL(见图3)。
第二基底SUB2可以覆盖第一连接线CWL1和阻挡层BR。第二基底SUB2可以平坦化阻挡层BR的顶部。第二基底SUB2可以是基体基底或基体构件，并且可以由诸如聚合物树脂的绝缘材料制成。例如，第二基底SUB2可以包括但不限于聚酰亚胺(PI)。
显示层DPL可以设置在第二基底SUB2上。显示层DPL可以包括图3中示出的缓冲层BF、薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL。
薄膜晶体管层TFTL还可以包括设置在层间绝缘膜ILD上的第二连接线CWL2。第二连接线CWL2可以通过第二接触孔CNT2连接到设置在阻挡层BR上的第一连接线CWL1。第二连接线CWL2可以连接到多条数据线以供应数据电压，并且可以连接到多条扫描线以供应扫描信号。例如，第二连接线CWL2可以与薄膜晶体管TFT(见图3)的连接电极CNE形成在相同的层上并且由相同的材料形成，但是本公开不限于此。对于另一示例，第二连接线CWL2可以与薄膜晶体管TFT(见图3)的栅极电极GE形成在相同的层上并且由相同的材料形成。
包括提供在第一基底SUB1的表面和阻挡层BR中的第一接触孔CNT1、提供在第二基底SUB2、缓冲层BF、栅极绝缘层GI和层间绝缘膜ILD中的第二接触孔CNT2、以及提供在第一基底SUB1的另一表面中的第三接触孔CNT3的每个显示装置10可以使用第一连接线CWL1和第二连接线CWL2将第一焊盘部件PD1的信号供应给薄膜晶体管层TFTL。由于每个显示装置10包括多个接触孔，因此与当一个接触孔形成为从层间绝缘膜ILD穿透到第一基底SUB1的情况相比，第一接触孔CNT1、第二接触孔CNT2至第三接触孔CNT3中的每一个的深度可以减小。因此，在每个显示装置10中，分别插入第一接触孔CNT1、第二接触孔CNT2至第三接触孔CNT3内的第一连接线CWL1和第二连接线CWL2以及第一焊盘部件PD1的厚度可以减小。另外，由于每个显示装置10包括在平面图中彼此间隔开的第一接触孔CNT1和第二接触孔CNT2，因此可以防止第一连接线CWL1和第二连接线CWL2之间的干扰，并且可以提高处理稳定性。
第一焊盘部件PD1可以设置在第一基底SUB1的下表面上，并且可以连接到通过第三接触孔CNT3暴露的第一连接线CWL1。第一连接线CWL1穿过的第一接触孔CNT1和第一焊盘部件PD1穿过的第三接触孔CNT3可以彼此连接。
第二焊盘部件PD2可以设置在第一基底SUB1的下表面上并且与第一焊盘部件PD1间隔开。第二焊盘部件PD2可以通过引线LDL连接到第一焊盘部件PD1。第二焊盘部件PD2可以从柔性膜FPCB接收各种电压或信号，并且将电压或信号供应给第一焊盘部件PD1、第一连接线CWL1和第二连接线CWL2。
图18、图19、图20、图21和图22是示出制造图17的显示装置10的工艺的截面图。
在图18中，可以在第一载体基底CG1上提供第一基底SUB1。第一基底SUB1可以包括但不限于聚酰亚胺(PI)。例如，第一载体基底CG1可以是但不限于载体玻璃。在第一基底SUB1上形成显示层DPL和封装层TFE的工艺中，第一载体基底CG1可以支撑第一基底SUB1。
阻挡层BR可以设置在第一基底SUB1上。阻挡层BR可以包括能够防止空气或湿气渗透的无机材料。
第一接触孔CNT1可以从阻挡层BR的上表面穿透到第一基底SUB1的部分。第一基底SUB1的未被第一接触孔CNT1穿透的另一部分可以将插入第一接触孔CNT1内的第一连接线CWL1与第一载体基底CG1分开。
第一连接线CWL1可以设置在阻挡层BR上并插入第一接触孔CNT1内。例如，第一连接线CWL1可以通过喷墨工艺、切割工艺或镀覆工艺形成以填充第一接触孔CNT1。
在图19中，第二基底SUB2可以覆盖第一连接线CWL1和阻挡层BR。第二基底SUB2可以平坦化阻挡层BR的顶部。第二基底SUB2可以包括但不限于聚酰亚胺(PI)。
缓冲层BF可以设置在平坦化的第二基底SUB2上。栅极绝缘层GI和层间绝缘膜ILD可以顺序地堆叠在缓冲层BF上。
第二接触孔CNT2可以形成为穿过层间绝缘膜ILD、栅极绝缘层GI、缓冲层BF和第二基底SUB2。第二接触孔CNT2可以与第一接触孔CNT1间隔开。
第二连接线CWL2可以设置在层间绝缘膜ILD上，并且可以通过第二接触孔CNT2连接到设置在阻挡层BR上的第一连接线CWL1。例如，第二连接线CWL2可以与薄膜晶体管TFT(见图3)的连接电极CNE形成在相同的层上并且由相同的材料形成，但是本公开不限于此。
对于另一示例，第二连接线CWL2可以与薄膜晶体管TFT(见图3)的栅极电极GE形成在相同的层上并且由相同的材料形成。当第二连接线CWL2与栅极电极GE设置在相同的层上时，第二连接线CWL2可以设置在栅极绝缘层GI上。
在图20中，第一钝化层PAS1可以覆盖第二连接线CWL2和层间绝缘膜ILD，并且第一平坦化层OC1可以覆盖第一钝化层PAS1。
发光元件层EML、波长转换层WLCL、滤色器层CFL和封装层TFE可以顺序地堆叠在薄膜晶体管层TFTL上。
第二载体基底CG2可以设置在封装层TFE上。例如，第二载体基底CG2可以是但不限于载体玻璃。在第一基底SUB1的下表面上形成第一焊盘部件PD1的工艺中，第二载体基底CG2可以支撑显示装置10。在设置第二载体基底CG2之后，可以翻转正在制造的显示装置10。因此，第二载体基底CG2可以支撑显示装置10，并且可以暴露第一载体基底CG1。在显示层DPL和封装层TFE的堆叠完成之后，可以去除第一载体基底CG1。在此，第一基底SUB1的未被第一接触孔CNT1穿透的另一部分可以将插入第一接触孔CNT1内的第一连接线CWL1与第一载体基底CG1分开。因此，由于第一接触孔CNT1没有完全穿过第一基底SUB1，并且第一连接线CWL1与第一载体基底CG1间隔开，所以可以容易地去除第一载体基底CG1。这样，在显示装置10的制造工艺中，可以容易地拆卸第一载体基底CG1。
在图21中，第三接触孔CNT3可以形成为从第一基底SUB1的下表面穿过第一基底SUB1的另一部分。第三接触孔CNT3可以连接到第一接触孔CNT1。插入第一接触孔CNT1内的第一连接线CWL1可以通过第三接触孔CNT3暴露。
在图22中，第一焊盘部件PD1可以设置在第一基底SUB1的下表面上，并且可以插入第三接触孔CNT3内，并且因此连接到第一连接线CWL1。
第二焊盘部件PD2可以设置在第一基底SUB1的下表面上并且与第一焊盘部件PD1间隔开。第二焊盘部件PD2可以通过引线LDL连接到第一焊盘部件PD1。第二焊盘部件PD2可以从柔性膜FPCB接收各种电压或信号，并且将电压或信号供应给第一焊盘部件PD1、第一连接线CWL1和第二连接线CWL2。
图23是沿着图5的线II-II’截取的示例的截面图。图23的拼接式显示装置TD与图17的拼接式显示装置TD的不同之处在于第一基底SUB1的配置。因此，将简要地给出或省略与上述元件相同的元件的描述。
参照图23，拼接式显示装置TD可以包括多个显示装置10-1和10-2(以下简称为显示装置10)、耦接构件20和覆盖构件30。
显示装置10中的每一个可以包括第一基底SUB1、阻挡层BR、第一连接线CWL1、第二基底SUB2、显示层DPL、封装层TFE、第一焊盘部件PD1、第二焊盘部件PD2、柔性膜FPCB和源极驱动器SIC。
第一基底SUB1可以是基体基底或基体构件，并且可以由诸如聚合物树脂的绝缘材料制成。例如，第一基底SUB1可以包括但不限于聚酰亚胺(PI)。
第一基底SUB1可以包括提供在第一基底SUB1的表面中的第一接触孔CNT1。例如，第一接触孔CNT1可以从第一基底SUB1的上表面穿过第一基底SUB1到第一基底SUB1的下表面。第一接触孔CNT1可以与显示区域DA重叠。插入第一接触孔CNT1内的第一连接线CWL1可以设置在显示区域DA中。因此，每个显示装置10可以不包括设置在最外侧位置处的单独的焊盘部件，并且每个显示装置10的边框区域或死空间可以最小化。由于第一焊盘部件PD1设置在每个显示装置10的下表面上，所以与当焊盘部件设置在基底上的最外侧位置处或当柔性膜设置在基底的侧表面上时相比，可以进一步减小显示装置10之间的间隙。
阻挡层BR可以设置在第一基底SUB1上。阻挡层BR可以支撑第一连接线CWL1。阻挡层BR可以设置在第一基底SUB1和第一连接线CWL1之间，以防止在第一基底SUB1的蚀刻工艺期间对布线的损坏并且防止布线之间的不必要的短路。阻挡层BR可以包括能够防止空气或湿气渗透的无机材料。
阻挡层BR可以包括从阻挡层BR的上表面穿过阻挡层BR的第一接触孔CNT1。例如，第一接触孔CNT1可以从阻挡层BR的上表面穿透到第一基底SUB1的部分。
第一连接线CWL1可以设置在阻挡层BR上并且通过第一接触孔CNT1连接到提供在第一基底SUB1的下表面上的第一焊盘部件PD1。第一连接线CWL1可以通过第二连接线CWL2将从第一焊盘部件PD1接收的电信号供应给薄膜晶体管层TFTL(见图3)。
第二基底SUB2可以覆盖第一连接线CWL1和阻挡层BR。第二基底SUB2可以平坦化阻挡层BR的顶部。第二基底SUB2可以是基体基底或基体构件，并且可以由诸如聚合物树脂的绝缘材料制成。例如，第二基底SUB2可以包括但不限于聚酰亚胺(PI)。
显示层DPL可以设置在第二基底SUB2上。显示层DPL可以包括图3中示出的缓冲层BF、薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL。
薄膜晶体管层TFTL还可以包括设置在层间绝缘膜ILD上的第二连接线CWL2。第二连接线CWL2可以通过第二接触孔CNT2连接到设置在阻挡层BR上的第一连接线CWL1。第二连接线CWL2可以连接到多条数据线以供应数据电压，并且可以连接到多条扫描线以供应扫描信号。例如，第二连接线CWL2可以与薄膜晶体管TFT(见图3)的连接电极CNE形成在相同的层上并且由相同的材料形成，但是本公开不限于此。对于另一示例，第二连接线CWL2可以与薄膜晶体管TFT(见图3)的栅极电极GE形成在相同的层上并且由相同的材料形成。
包括提供在第一基底SUB1的表面和阻挡层BR中的第一接触孔CNT1以及提供在第二基底SUB2、缓冲层BF、栅极绝缘层GI和层间绝缘膜ILD中的第二接触孔CNT2的每个显示装置10可以使用第一连接线CWL1和第二连接线CWL2将第一焊盘部件PD1的信号供应给薄膜晶体管层TFTL。由于每个显示装置10包括多个接触孔，因此与当一个接触孔形成为从层间绝缘膜ILD穿透到第一基底SUB1的情况相比，第一接触孔CNT1和第二接触孔CNT2中的每一个的深度可以减小。因此，在每个显示装置10中，分别插入第一接触孔CNT1和第二接触孔CNT2内的第一连接线CWL1和第二连接线CWL2的厚度可以减小。
第一焊盘部件PD1可以设置在第一基底SUB1的下表面上，并且可以连接到暴露在第一基底SUB1的下表面上的第一连接线CWL1。
第二焊盘部件PD2可以设置在第一基底SUB1的下表面上并且与第一焊盘部件PD1间隔开。第二焊盘部件PD2可以通过引线LDL连接到第一焊盘部件PD1。第二焊盘部件PD2可以从柔性膜FPCB接收各种电压或信号，并且将电压或信号供应给第一焊盘部件PD1、第一连接线CWL1和第二连接线CWL2。
图24和图25是示出制造图23的显示装置10的工艺的截面图。图24的显示装置制造工艺可以是在图20的显示装置制造工艺之后的工艺。
在图24中，可以去除第一基底SUB1的下表面，直到暴露第一连接线CWL1。第一基底SUB1的整个下表面可以被蚀刻为具有平坦表面，并且第一连接线CWL1可以暴露在第一基底SUB1的下表面上而没有额外的接触孔。
例如，可以通过干蚀刻工艺来蚀刻第一基底SUB1，但是本公开不限于此。阻挡层BR可以设置在第一基底SUB1和第一连接线CWL1之间，以防止在第一基底SUB1的蚀刻工艺期间对布线的损坏并且防止布线之间的不必要的短路。阻挡层BR可以包括能够防止空气或湿气渗透的无机材料。
在图25中，第一焊盘部件PD1可以设置在第一基底SUB1的下表面上，并且可以连接到暴露在第一基底SUB1的下表面上的第一连接线CWL1。
第二焊盘部件PD2可以设置在第一基底SUB1的下表面上并且与第一焊盘部件PD1间隔开。第二焊盘部件PD2可以通过引线LDL连接到第一焊盘部件PD1。第二焊盘部件PD2可以从柔性膜FPCB接收各种电压或信号，并且将电压或信号供应给第一焊盘部件PD1、第一连接线CWL1和第二连接线CWL2。
图26是沿着图5的线II-II’截取的示例的截面图。图26的拼接式显示装置TD与图6的拼接式显示装置TD的不同之处在于第二阻挡层BR2。因此，将简要地给出或省略与上述元件相同的元件的描述。
参照图26，拼接式显示装置TD可以包括多个显示装置10-1和10-2(以下简称为显示装置10)、耦接构件20和覆盖构件30。
显示装置10中的每一个可以包括第一基底SUB1、第一阻挡层BR1、第一连接线CWL1、第二阻挡层BR2、显示层DPL、封装层TFE、第一焊盘部件PD1、第二焊盘部件PD2、柔性膜FPCB和源极驱动器SIC。
第一基底SUB1可以是基体基底或基体构件，并且可以由诸如聚合物树脂的绝缘材料制成。例如，第一基底SUB1可以包括但不限于聚酰亚胺(PI)。
第一基底SUB1可以包括从第一基底SUB1的下表面穿过第一基底SUB1的第三接触孔CNT3。例如，第三接触孔CNT3可以从第一基底SUB1的下表面穿过第一基底SUB1到第一基底SUB1的上表面。第三接触孔CNT3可以与显示区域DA重叠。插入第三接触孔CNT3内的第一焊盘部件PD1可以设置在显示区域DA中。因此，每个显示装置10可以不包括设置在最外侧位置处的单独的焊盘部件，并且每个显示装置10的边框区域或死空间可以最小化。由于第一焊盘部件PD1设置在每个显示装置10的下表面上，所以与当焊盘部件设置在基底上的最外侧位置处或当柔性膜设置在基底的侧表面上时相比，可以进一步减小显示装置10之间的间隙。
第一阻挡层BR1可以设置在第一基底SUB1上。第一阻挡层BR1可以支撑第一连接线CWL1。第一阻挡层BR1可以设置在第一基底SUB1和第一连接线CWL1之间，以防止在第一基底SUB1的蚀刻工艺期间对布线的损坏并且防止布线之间的不必要的短路。第一阻挡层BR1可以包括能够防止空气或湿气渗透的无机材料。
第一阻挡层BR1可以包括从第一阻挡层BR1的上表面穿过第一阻挡层BR1的第一接触孔CNT1。例如，第一接触孔CNT1可以从第一阻挡层BR1的上表面穿过第一阻挡层BR1到第一阻挡层BR1的下表面。第一接触孔CNT1可以连接到第一基底SUB1的第三接触孔CNT3，并且可以与显示区域DA重叠。插入第一接触孔CNT1内的第一连接线CWL1可以设置在显示区域DA中。
第一连接线CWL1可以设置在第一阻挡层BR1上，并通过第一接触孔CNT1连接到提供在第一基底SUB1的下表面上的第一焊盘部件PD1。第一连接线CWL1可以插入第一接触孔CNT1内，并且连接到插入第三接触孔CNT3内的第一焊盘部件PD1。第一连接线CWL1可以通过第二连接线CWL2将从第一焊盘部件PD1接收的电信号供应给薄膜晶体管层TFTL(见图3)。
第二阻挡层BR2可以覆盖第一连接线CWL1和第一阻挡层BR1。第二阻挡层BR2可以使第一阻挡层BR1的顶部平坦化。第二阻挡层BR2的顶部可以通过化学机械抛光(CMP)工艺被平坦化，但是本公开不限于此。第二阻挡层BR2可以包括能够防止空气或湿气渗透的无机材料。例如，第二阻挡层BR2可以包括氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡、氧化铈和氮氧化硅中的至少一种。
显示层DPL可以设置在第二阻挡层BR2上。显示层DPL可以包括图3中示出的缓冲层BF、薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL。
薄膜晶体管层TFTL还可以包括设置在层间绝缘膜ILD上的第二连接线CWL2。第二连接线CWL2可以通过第二接触孔CNT2连接到设置在第一阻挡层BR1上的第一连接线CWL1。第二连接线CWL2可以连接到多条数据线以供应数据电压，并且可以连接到多条扫描线以供应扫描信号。例如，第二连接线CWL2可以与薄膜晶体管TFT(见图3)的连接电极CNE形成在相同的层上并且由相同的材料形成，但是本公开不限于此。对于另一示例，第二连接线CWL2可以与薄膜晶体管TFT(见图3)的栅极电极GE形成在相同的层上并且由相同的材料形成。
包括提供在第一基底SUB1中的第三接触孔CNT3、提供在第一阻挡层BR1中的第一接触孔CNT1以及提供在第二阻挡层BR2、缓冲层BF、栅极绝缘层GI和层间绝缘膜ILD中的第二接触孔CNT2的每个显示装置10可以使用第一连接线CWL1和第二连接线CWL2将第一焊盘部件PD1的信号供应给薄膜晶体管层TFTL。第二接触孔CNT2可以与第一接触孔CNT1或第三接触孔CNT3间隔开。由于每个显示装置10包括多个接触孔，因此与当一个接触孔形成为从层间绝缘膜ILD穿透到第一基底SUB1的情况相比，第一接触孔CNT1、第二接触孔CNT2至第三接触孔CNT3中的每一个的深度可以减小。因此，在每个显示装置10中，可以减小分别插入第一接触孔CNT1、第二接触孔CNT2和第三接触孔CNT3内的第一连接线CWL1和第二连接线CWL2以及第一焊盘部件PD1的厚度。
第一焊盘部件PD1可以设置在第一基底SUB1的下表面上，并且可以连接到通过第三接触孔CNT3暴露的第一连接线CWL1。第一连接线CWL1穿过的第一接触孔CNT1和第一焊盘部件PD1穿过的第三接触孔CNT3可以彼此连接。
第二焊盘部件PD2可以设置在第一基底SUB1的下表面上并且与第一焊盘部件PD1间隔开。第二焊盘部件PD2可以通过引线LDL连接到第一焊盘部件PD1。第二焊盘部件PD2可以从柔性膜FPCB接收各种电压或信号，并且将电压或信号供应给第一焊盘部件PD1、第一连接线CWL1和第二连接线CWL2。
图27、图28、图29、图30和图31是示出制造图26的显示装置10的工艺的截面图。
在图27中，可以在第一载体基底CG1上提供第一基底SUB1。第一基底SUB1可以包括但不限于聚酰亚胺(PI)。例如，第一载体基底CG1可以是但不限于载体玻璃。在第一基底SUB1上形成显示层DPL和封装层TFE的工艺中，第一载体基底CG1可以支撑第一基底SUB1。
第一阻挡层BR1可以设置在第一基底SUB1上。第一阻挡层BR1可以包括能够防止空气或湿气渗透的无机材料。第一阻挡层BR1可以包括从第一阻挡层BR1的上表面穿过第一阻挡层BR1的第一接触孔CNT1。例如，第一接触孔CNT1可以从第一阻挡层BR1的上表面穿过第一阻挡层BR1到第一阻挡层BR1的下表面。
第一连接线CWL1可以设置在第一阻挡层BR1上并插入第一接触孔CNT1内。例如，第一连接线CWL1可以通过喷墨工艺、切割工艺或镀覆工艺形成以填充第一接触孔CNT1。
在图28中，第二阻挡层BR2可以覆盖第一连接线CWL1和第一阻挡层BR1。第二阻挡层BR2可以使第一阻挡层BR1的顶部平坦化。第二阻挡层BR2的顶部可以通过CMP工艺平坦化，但是本公开不限于此。第二阻挡层BR2可以包括能够防止空气或湿气渗透的无机材料。
缓冲层BF可以设置在平坦化的第二阻挡层BR2上。栅极绝缘层GI和层间绝缘膜ILD可以顺序地堆叠在缓冲层BF上。
第二接触孔CNT2可以形成为穿过层间绝缘膜ILD、栅极绝缘层GI、缓冲层BF和第二阻挡层BR2。第二接触孔CNT2可以与第一接触孔CNT1间隔开。
第二连接线CWL2可以设置在层间绝缘膜ILD上，并且可以通过第二接触孔CNT2连接到设置在第一阻挡层BR1上的第一连接线CWL1。例如，第二连接线CWL2可以与薄膜晶体管TFT(见图3)的连接电极CNE形成在相同的层上并且由相同的材料形成，但是本公开不限于此。
对于另一示例，第二连接线CWL2可以与薄膜晶体管TFT(见图3)的栅极电极GE形成在相同的层上并且由相同的材料形成。当第二连接线CWL2与栅极电极GE设置在相同的层上时，第二连接线CWL2可以设置在栅极绝缘层GI上。
在图29中，第一钝化层PAS1可以覆盖第二连接线CWL2和层间绝缘膜ILD，并且第一平坦化层OC1可以覆盖第一钝化层PAS1。
发光元件层EML、波长转换层WLCL、滤色器层CFL和封装层TFE可以顺序地堆叠在薄膜晶体管层TFTL上。
第二载体基底CG2可以设置在封装层TFE上。例如，第二载体基底CG2可以是但不限于载体玻璃。在第一基底SUB1的下表面上形成第一焊盘部件PD1的工艺中，第二载体基底CG2可以支撑显示装置10。在设置第二载体基底CG2之后，可以翻转正在制造的显示装置10。因此，第二载体基底CG2可以支撑显示装置10，并且可以暴露第一载体基底CG1。在显示层DPL和封装层TFE的堆叠完成之后，可以去除第一载体基底CG1。
在图30中，第三接触孔CNT3可以形成为从第一基底SUB1的下表面穿过第一基底SUB1。第三接触孔CNT3可以连接到第一接触孔CNT1。插入第一接触孔CNT1内的第一连接线CWL1可以通过第三接触孔CNT3暴露。
例如，第三接触孔CNT3可以通过经由激光蚀刻工艺去除第一基底SUB1的下部而形成，但是本公开不限于此。在显示装置10中，可以使用激光蚀刻工艺精确地形成分别与多个第一焊盘部件PD1相对应的多个第三接触孔CNT3。
对于另一示例，可以通过经由干蚀刻工艺去除第一基底SUB1的下部来形成第三接触孔CNT3。在显示装置10中，可以使用干蚀刻工艺形成与多个第一焊盘部件PD1中的至少一些相对应的第三接触孔CNT3。可以使用满足第一基底SUB1的蚀刻特性的工艺气体和高频功率来蚀刻第三接触孔CNT3。可以通过在工艺气体的等离子体状态下产生的电子或离子与第一基底SUB1的物理或化学反应来蚀刻第三接触孔CNT3。
在图31中，第一焊盘部件PD1可以设置在第一基底SUB1的下表面上，并且可以连接到通过第三接触孔CNT3暴露的第一连接线CWL1。
第二焊盘部件PD2可以设置在第一基底SUB1的下表面上并且与第一焊盘部件PD1间隔开。第二焊盘部件PD2可以通过引线LDL连接到第一焊盘部件PD1。第二焊盘部件PD2可以从柔性膜FPCB接收各种电压或信号，并且将电压或信号供应给第一焊盘部件PD1、第一连接线CWL1和第二连接线CWL2。
柔性膜FPCB可以设置在第一基底SUB1的下表面上。柔性膜FPCB的一侧可以连接到第二焊盘部件PD2，并且柔性膜FPCB的另一侧可以连接到第一基底SUB1的下表面上的电源电路板(未示出)。柔性膜FPCB可以将源极驱动器SIC的信号发送到显示装置10。
图32是沿着图5的线II-II’截取的示例的截面图。图32的拼接式显示装置TD与图26的拼接式显示装置TD的不同之处在于在第一基底SUB1。因此，将简要地给出或省略与上述元件相同的元件的描述。
参照图32，拼接式显示装置TD可以包括多个显示装置10-1和10-2(以下简称为显示装置10)、耦接构件20和覆盖构件30。
显示装置10中的每一个可以包括第一阻挡层BR1、第一连接线CWL1、第二阻挡层BR2、显示层DPL、封装层TFE、第一焊盘部件PD1、第二焊盘部件PD2、柔性膜FPCB和源极驱动器SIC。
第一阻挡层BR1可以支撑第一连接线CWL1。第一阻挡层BR1可以设置在第一焊盘部件PD1和第一连接线CWL1之间，以防止在蚀刻工艺期间对布线的损坏并且防止布线之间的不必要的短路。第一阻挡层BR1可以包括能够防止空气或湿气渗透的无机材料。
第一阻挡层BR1可以包括从第一阻挡层BR1的上表面穿过第一阻挡层BR1的第一接触孔CNT1。例如，第一接触孔CNT1可以从第一阻挡层BR1的上表面穿过第一阻挡层BR1到第一阻挡层BR1的下表面。第一接触孔CNT1可以与显示区域DA重叠。插入第一接触孔CNT1内的第一连接线CWL1可以设置在显示区域DA中。
第一连接线CWL1可以设置在第一阻挡层BR1上，并通过第一接触孔CNT1连接到提供在第一阻挡层BR1的下表面上的第一焊盘部件PD1。第一连接线CWL1可以通过第二连接线CWL2将从第一焊盘部件PD1接收的电信号供应给薄膜晶体管层TFTL(见图3)。
第二阻挡层BR2可以覆盖第一连接线CWL1和第一阻挡层BR1。第二阻挡层BR2可以使第一阻挡层BR1的顶部平坦化。第二阻挡层BR2可以包括能够防止空气或湿气渗透的无机材料。例如，第二阻挡层BR2可以包括氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡、氧化铈和氮氧化硅中的至少一种。
显示层DPL可以设置在第二阻挡层BR2上。显示层DPL可以包括图3中示出的缓冲层BF、薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL。
薄膜晶体管层TFTL还可以包括设置在层间绝缘膜ILD上的第二连接线CWL2。第二连接线CWL2可以通过第二接触孔CNT2连接到设置在第一阻挡层BR1上的第一连接线CWL1。第二连接线CWL2可以连接到多条数据线以供应数据电压，并且可以连接到多条扫描线以供应扫描信号。例如，第二连接线CWL2可以与薄膜晶体管TFT(见图3)的连接电极CNE形成在相同的层上并且由相同的材料形成，但是本公开不限于此。对于另一示例，第二连接线CWL2可以与薄膜晶体管TFT(见图3)的栅极电极GE形成在相同的层上并且由相同的材料形成。
第一焊盘部件PD1可以设置在第一阻挡层BR1的下表面上，并且可以连接到暴露在第一阻挡层BR1的下表面上的第一连接线CWL1。第一焊盘部件PD1可以设置在显示区域DA中。因此，每个显示装置10可以不包括设置在最外侧位置处的单独的焊盘部件，并且每个显示装置10的边框区域或死空间可以最小化。由于第一焊盘部件PD1设置在每个显示装置10的下表面上，所以与当焊盘部件设置在基底上的最外侧位置处或当柔性膜设置在基底的侧表面上时相比，可以进一步减小显示装置10之间的间隙。
第二焊盘部件PD2可以设置在第一阻挡层BR1的下表面上并且与第一焊盘部件PD1间隔开。第二焊盘部件PD2可以通过引线LDL连接到第一焊盘部件PD1。第二焊盘部件PD2可以从柔性膜FPCB接收各种电压或信号，并且将电压或信号供应给第一焊盘部件PD1、第一连接线CWL1和第二连接线CWL2。
图33和图34是示出制造图32的显示装置10的工艺的截面图。图33的显示装置制造工艺可以是在图29的显示装置制造工艺之后的工艺。
在图33中，可以完全去除设置在第一阻挡层BR1的下表面上的第一基底SUB1，并且第一连接线CWL1可以暴露在阻挡层BR的下表面上。第一基底SUB1的整个下表面可以被蚀刻为具有平坦表面，并且第一连接线CWL1可以在没有额外的接触孔的情况下暴露在第一阻挡层BR1的下表面上。
例如，可以通过干蚀刻工艺来蚀刻第一基底SUB1，但是本公开不限于此。第一阻挡层BR1可以设置在第一基底SUB1和第一连接线CWL1之间，以防止在第一基底SUB1的蚀刻工艺期间对布线的损坏并且防止布线之间的不必要的短路。第一阻挡层BR1可以包括能够防止空气或湿气渗透的无机材料。
在图34中，第一焊盘部件PD1可以设置在第一阻挡层BR1的下表面上，并且可以连接到暴露在第一阻挡层BR1的下表面上的第一连接线CWL1。
第二焊盘部件PD2可以设置在第一阻挡层BR1的下表面上并且与第一焊盘部件PD1间隔开。第二焊盘部件PD2可以通过引线LDL连接到第一焊盘部件PD1。第二焊盘部件PD2可以从柔性膜FPCB接收各种电压或信号，并且将电压或信号供应给第一焊盘部件PD1、第一连接线CWL1和第二连接线CWL2。
图35是沿着图5的线II-II’截取的示例的截面图。图35的拼接式显示装置TD与图6的拼接式显示装置TD的不同之处在于第一连接线CWL1和阻挡层BR的配置。因此，将简要地给出或省略与上述元件相同的元件的描述。
参照图35，拼接式显示装置TD可以包括多个显示装置10-1和10-2(以下简称为显示装置10)、耦接构件20和覆盖构件30。
显示装置10中的每一个可以包括第一基底SUB1、第一连接线CWL1、阻挡层BR、第二基底SUB2、显示层DPL、封装层TFE、第一焊盘部件PD1、第二焊盘部件PD2、柔性膜FPCB和源极驱动器SIC。
第一基底SUB1可以是基体基底或基体构件，并且可以由诸如聚合物树脂的绝缘材料制成。例如，第一基底SUB1可以包括能够弯折、折叠、卷曲等的柔性基底。第一基底SUB1可以包括但不限于聚酰亚胺(PI)。
第一基底SUB1可以包括从第一基底SUB1的下表面穿过第一基底SUB1的第二接触孔CNT2。例如，第二接触孔CNT2可以从第一基底SUB1的下表面穿过第一基底SUB1到第一基底SUB1的上表面。第二接触孔CNT2可以与显示区域DA重叠。插入第二接触孔CNT2内的第一焊盘部件PD1可以设置在显示区域DA中。因此，每个显示装置10可以不包括设置在最外侧位置处的单独的焊盘部件，并且每个显示装置10的边框区域或死空间可以最小化。由于第一焊盘部件PD1设置在每个显示装置10的下表面上，所以与当焊盘部件设置在基底上的最外侧位置处或当柔性膜设置在基底的侧表面上时相比，可以进一步减小显示装置10之间的间隙。
第一连接线CWL1可以设置在第一基底SUB1上。第一连接线CWL1可以连接到设置在第一基底SUB1的下表面上并且插入第二接触孔CNT2内的第一焊盘部件PD1。第一连接线CWL1可以通过第二连接线CWL2将从第一焊盘部件PD1接收的电信号供应给薄膜晶体管层TFTL(见图3)。
阻挡层BR可以覆盖第一连接线CWL1和第一基底SUB1。阻挡层BR可以包括能够防止空气或湿气渗透的无机材料。例如，阻挡层BR可以包括氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡、氧化铈和氮氧化硅中的至少一种。
第二基底SUB2可以设置在阻挡层BR上。第二基底SUB2可以平坦化阻挡层BR的顶部。第二基底SUB2可以是基体基底或基体构件，并且可以由诸如聚合物树脂的绝缘材料制成。例如，第二基底SUB2可以包括但不限于聚酰亚胺(PI)。
显示层DPL可以设置在第二基底SUB2上。显示层DPL可以包括图3中示出的缓冲层BF、薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL。
薄膜晶体管层TFTL还可以包括设置在层间绝缘膜ILD上的第二连接线CWL2。第二连接线CWL2可以通过第一接触孔CNT1连接到设置在第一基底SUB1上的第一连接线CWL1。第二连接线CWL2可以连接到多条数据线以供应数据电压，并且可以连接到多条扫描线以供应扫描信号。例如，第二连接线CWL2可以与薄膜晶体管TFT(见图3)的连接电极CNE形成在相同的层上并且由相同的材料形成，但是本公开不限于此。对于另一示例，第二连接线CWL2可以与薄膜晶体管TFT(见图3)的栅极电极GE形成在相同的层上并且由相同的材料形成。
包括提供在第一基底SUB1中的第二接触孔CNT2和提供在阻挡层BR、第二基底SUB2、缓冲层BF、栅极绝缘层GI和层间绝缘膜ILD中的第一接触孔CNT1的每个显示装置10可以使用第一连接线CWL1和第二连接线CWL2将第一焊盘部件PD1的信号供应给薄膜晶体管层TFTL。由于每个显示装置10包括多个接触孔，因此与当一个接触孔形成为从层间绝缘膜ILD穿透到第一基底SUB1的情况相比，第一接触孔CNT1和第二接触孔CNT2中的每一个的深度可以减小。因此，在每个显示装置10中，分别插入第一接触孔CNT1和第二接触孔CNT2内的第二连接线CWL2和第一焊盘部件PD1的厚度可以减小。
另外，在图35的拼接式显示装置TD中，第一连接线CWL1直接设置在第一基底SUB1上。因此，与图6的拼接式显示装置TD相比，减少了接触孔的数量，从而简化了制造工艺。
第一焊盘部件PD1可以设置在第一基底SUB1的下表面上，并且可以连接到通过第二接触孔CNT2暴露的第一连接线CWL1。第二连接线CWL2穿过的第一接触孔CNT1和第一焊盘部件PD1穿过的第二接触孔CNT2可以彼此连接。
第二焊盘部件PD2可以设置在第一基底SUB1的下表面上并且与第一焊盘部件PD1间隔开。第二焊盘部件PD2可以通过引线LDL连接到第一焊盘部件PD1。第二焊盘部件PD2可以从柔性膜FPCB接收各种电压或信号，并且将电压或信号供应给第一焊盘部件PD1、第一连接线CWL1和第二连接线CWL2。
图36、图37、图38、图39和图40是示出制造图35的显示装置10的工艺的截面图。
在图36中，可以在第一载体基底CG1上提供第一基底SUB1。第一基底SUB1可以包括但不限于聚酰亚胺(PI)。例如，第一载体基底CG1可以是但不限于载体玻璃。在第一基底SUB1上形成显示层DPL和封装层TFE的工艺中，第一载体基底CG1可以支撑第一基底SUB1。
第一连接线CWL1可以设置在第一基底SUB1上。例如，可以通过喷墨工艺、切割工艺或镀覆工艺来形成第一连接线CWL1。
在图37中，第一阻挡层BR1可以覆盖第一连接线CWL1和第一基底SUB1。第一阻挡层BR1可以包括能够防止空气或湿气渗透的无机材料。例如，第一阻挡层BR1可以包括氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡、氧化铈和氮氧化硅中的至少一种。
第二阻挡层BR2可以设置在第一阻挡层BR1上。第二阻挡层BR2可以使第一阻挡层BR1的顶部平坦化。第二阻挡层BR2可以包括氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡、氧化铈和氮氧化硅中的至少一种。
缓冲层BF可以设置在平坦化的第二阻挡层BR2上。栅极绝缘层GI和层间绝缘膜ILD可以顺序地堆叠在缓冲层BF上。
第一接触孔CNT1可以形成为穿过层间绝缘膜ILD、栅极绝缘层GI、缓冲层BF、第二阻挡层BR2和第一阻挡层BR1。
第二连接线CWL2可以设置在层间绝缘膜ILD上，并且可以通过第一接触孔CNT1连接到设置在第一基底SUB1上的第一连接线CWL1。例如，第二连接线CWL2可以与薄膜晶体管TFT(见图3)的连接电极CNE形成在相同的层上并且由相同的材料形成，但是本公开不限于此。
对于另一示例，第二连接线CWL2可以与薄膜晶体管TFT(见图3)的栅极电极GE形成在相同的层上并且由相同的材料形成。当第二连接线CWL2与栅极电极GE设置在相同的层上时，第二连接线CWL2可以设置在栅极绝缘层GI上。
在图38中，第一钝化层PAS1可以覆盖第二连接线CWL2和层间绝缘膜ILD，并且第一平坦化层OC1可以覆盖第一钝化层PAS1。
发光元件层EML、波长转换层WLCL、滤色器层CFL和封装层TFE可以顺序地堆叠在薄膜晶体管层TFTL上。
第二载体基底CG2可以设置在封装层TFE上。例如，第二载体基底CG2可以是但不限于载体玻璃。在第一基底SUB1的下表面上形成第一焊盘部件PD1的工艺中，第二载体基底CG2可以支撑显示装置10。在设置第二载体基底CG2之后，可以翻转正在制造的显示装置10。因此，第二载体基底CG2可以支撑显示装置10，并且可以暴露第一载体基底CG1。在显示层DPL和封装层TFE的堆叠完成之后，可以去除第一载体基底CG1。
在图39中，第二接触孔CNT2可以形成为从第一基底SUB1的下表面穿过第一基底SUB1。第一连接线CWL1可以通过第二接触孔CNT2暴露。
例如，可以通过经由激光蚀刻工艺去除第一基底SUB1的下部来形成第二接触孔CNT2，但是本公开不限于此。在显示装置10中，可以使用激光蚀刻工艺精确地形成分别与多个第一焊盘部件PD1相对应的多个第二接触孔CNT2。
对于另一示例，第二接触孔CNT2可以通过经由干蚀刻工艺去除第一基底SUB1的下部而形成。在显示装置10中，可以使用干蚀刻工艺形成与多个第一焊盘部件PD1中的至少一些相对应的第二接触孔CNT2。可以使用满足第一基底SUB1的蚀刻特性的工艺气体和高频功率来蚀刻第二接触孔CNT2。可以通过在工艺气体的等离子体状态下产生的电子或离子与第一基底SUB1的物理或化学反应来蚀刻第二接触孔CNT2。
在图40中，第一焊盘部件PD1可以设置在第一基底SUB1的下表面上，并且可以连接到通过第二接触孔CNT2暴露的第一连接线CWL1。
第二焊盘部件PD2可以设置在第一基底SUB1的下表面上并且与第一焊盘部件PD1间隔开。第二焊盘部件PD2可以通过引线LDL连接到第一焊盘部件PD1。第二焊盘部件PD2可以从柔性膜FPCB接收各种电压或信号，并且将电压或信号供应给第一焊盘部件PD1、第一连接线CWL1和第二连接线CWL2。
图41是沿着图5的线II-II’截取的示例的截面图。图41的拼接式显示装置TD与图6的拼接式显示装置TD的不同之处在于图41的拼接式显示装置TD还包括第二阻挡层BR2。因此，将简要地给出或省略与上述元件相同的元件的描述。
参照图41，拼接式显示装置TD可以包括多个显示装置10-1和10-2(以下简称为显示装置10)、耦接构件20和覆盖构件30。
显示装置10中的每一个可以包括第一基底SUB1、第一阻挡层BR1、第一连接线CWL1、第二阻挡层BR2、第二基底SUB2、显示层DPL、封装层TFE、第一焊盘部件PD1、第二焊盘部件PD2、柔性膜FPCB和源极驱动器SIC。
第一基底SUB1可以是基体基底或基体构件，并且可以由诸如聚合物树脂的绝缘材料制成。例如，第一基底SUB1可以包括但不限于聚酰亚胺(PI)。
第一基底SUB1可以包括从第一基底SUB1的下表面穿过第一基底SUB1的第三接触孔CNT3。例如，第三接触孔CNT3可以从第一基底SUB1的下表面穿过第一基底SUB1到第一基底SUB1的上表面。第三接触孔CNT3可以与显示区域DA重叠。插入第三接触孔CNT3内的第一焊盘部件PD1可以设置在显示区域DA中。因此，每个显示装置10可以不包括设置在最外侧位置处的单独的焊盘部件，并且每个显示装置10的边框区域或死空间可以最小化。由于第一焊盘部件PD1设置在每个显示装置10的下表面上，所以与当焊盘部件设置在基底上的最外侧位置处或当柔性膜设置在基底的侧表面上时相比，可以进一步减小显示装置10之间的间隙。
第一阻挡层BR1可以设置在第一基底SUB1上。第一阻挡层BR1可以支撑第一连接线CWL1。第一阻挡层BR1可以设置在第一基底SUB1和第一连接线CWL1之间，以防止在第一基底SUB1的蚀刻工艺期间对布线的损坏并且防止布线之间的不必要的短路。第一阻挡层BR1可以包括能够防止空气或湿气渗透的无机材料。
第一阻挡层BR1可以包括从第一阻挡层BR1的上表面穿过第一阻挡层BR1的第一接触孔CNT1。例如，第一接触孔CNT1可以从第一阻挡层BR1的上表面穿过第一阻挡层BR1到第一阻挡层BR1的下表面。第一接触孔CNT1可以连接到第一基底SUB1的第三接触孔CNT3，并且可以与显示区域DA重叠。插入第一接触孔CNT1内的第一连接线CWL1可以设置在显示区域DA中。
第一连接线CWL1可以设置在第一阻挡层BR1上，并通过第一接触孔CNT1连接到提供在第一基底SUB1的下表面上的第一焊盘部件PD1。第一连接线CWL1可以插入第一接触孔CNT1内，并且连接到插入第三接触孔CNT3内的第一焊盘部件PD1。第一连接线CWL1可以通过第二连接线CWL2将从第一焊盘部件PD1接收的电信号供应给薄膜晶体管层TFTL(见图3)。
例如，第一连接线CWL1的底部的面积可以大于第一焊盘部件PD1的顶部的面积。在这种情况下，在形成第三接触孔CNT3的工艺中，第一连接线CWL1可以用作蚀刻停止物，因此防止第一基底SUB1或第一阻挡层BR1被过度蚀刻。
第二阻挡层BR2可以覆盖第一连接线CWL1和第一阻挡层BR1。第二阻挡层BR2可以包括能够防止空气或湿气渗透的无机材料。例如，第二阻挡层BR2可以包括氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡、氧化铈和氮氧化硅中的至少一种。
第二基底SUB2可以设置在第二阻挡层BR2上。第二基底SUB2可以平坦化第二阻挡层BR2的顶部。第二基底SUB2可以是基体基底或基体构件，并且可以由诸如聚合物树脂的绝缘材料制成。例如，第二基底SUB2可以包括但不限于聚酰亚胺(PI)。
显示层DPL可以设置在第二基底SUB2上。显示层DPL可以包括图3中示出的缓冲层BF、薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL。
薄膜晶体管层TFTL还可以包括设置在层间绝缘膜ILD上的第二连接线CWL2。第二连接线CWL2可以通过第二接触孔CNT2连接到设置在第一阻挡层BR1上的第一连接线CWL1。第二连接线CWL2可以连接到多条数据线以供应数据电压，并且可以连接到多条扫描线以供应扫描信号。例如，第二连接线CWL2可以与薄膜晶体管TFT(见图3)的连接电极CNE形成在相同的层上并且由相同的材料形成，但是本公开不限于此。对于另一示例，第二连接线CWL2可以与薄膜晶体管TFT(见图3)的栅极电极GE形成在相同的层上并且由相同的材料形成。
包括提供在第一基底SUB1中的第三接触孔CNT3、提供在第一阻挡层BR1中的第一接触孔CNT1、以及设置在第二阻挡层BR2、第二基底SUB2、缓冲层BF、栅极绝缘层GI和层间绝缘膜ILD中的第二接触孔CNT2的每个显示装置10可以使用第一连接线CWL1和第二连接线CWL2将第一焊盘部件PD1的信号供应给薄膜晶体管层TFTL。第二接触孔CNT2可以与第一接触孔CNT1或第三接触孔CNT3间隔开。由于每个显示装置10包括多个接触孔，所以与当一个接触孔形成为从层间绝缘膜ILD穿透到第一基底SUB1的情况相比，第一接触孔CNT1至第三接触孔CNT3中的每一个的深度可以减小。因此，在每个显示装置10中，分别插入第一接触孔CNT1至第三接触孔CNT3内的第一连接线CWL1和第二连接线CWL2以及第一焊盘部件PD1的厚度可以减小。
此外，由于图41的拼接式显示装置TD包括支撑第一连接线CWL1的第一阻挡层BR1和覆盖第一连接线CWL1的第二阻挡层BR2，因此可以改善第一连接线CWL1的工艺稳定性，并且可以防止布线之间的不必要的短路。
第一焊盘部件PD1可以设置在第一基底SUB1的下表面上，并且可以连接到通过第三接触孔CNT3暴露的第一连接线CWL1。第一连接线CWL1穿过的第一接触孔CNT1和第一焊盘部件PD1穿过的第三接触孔CNT3可以彼此连接。
第二焊盘部件PD2可以设置在第一基底SUB1的下表面上并且与第一焊盘部件PD1间隔开。第二焊盘部件PD2可以通过引线LDL连接到第一焊盘部件PD1。第二焊盘部件PD2可以从柔性膜FPCB接收各种电压或信号，并且将电压或信号供应给第一焊盘部件PD1、第一连接线CWL1和第二连接线CWL2。
图42、图43、图44、图45和图46是示出制造图41的显示装置10的工艺的截面图。
在图42中，第一基底SUB1可以提供在第一载体基底CG1上。第一基底SUB1可以包括但不限于聚酰亚胺(PI)。例如，第一载体基底CG1可以是但不限于载体玻璃。在第一基底SUB1上形成显示层DPL和封装层TFE的工艺中，第一载体基底CG1可以支撑第一基底SUB1。
第一阻挡层BR1可以设置在第一基底SUB1上。第一阻挡层BR1可以包括能够防止空气或湿气渗透的无机材料。第一阻挡层BR1可以包括从第一阻挡层BR1的上表面穿过第一阻挡层BR1的第一接触孔CNT1。例如，第一接触孔CNT1可以从第一阻挡层BR1的上表面穿过第一阻挡层BR1到第一阻挡层BR1的下表面。
第一连接线CWL1可以设置在第一阻挡层BR1上并且插入第一接触孔CNT1内。例如，第一连接线CWL1可以通过喷墨工艺、切割工艺或镀覆工艺形成以填充第一接触孔CNT1。
在图43中，第二阻挡层BR2可以覆盖第一连接线CWL1和第一阻挡层BR1。第二阻挡层BR2可以包括能够防止空气或湿气渗透的无机材料。例如，第二阻挡层BR2可以包括氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡、氧化铈和氮氧化硅中的至少一种。
第二基底SUB2可以设置在第二阻挡层BR2上。第二基底SUB2可以平坦化第二阻挡层BR2的顶部。第二基底SUB2可以包括但不限于聚酰亚胺(PI)。
缓冲层BF可以设置在平坦化的第二基底SUB2上。栅极绝缘层GI和层间绝缘膜ILD可以顺序地堆叠在缓冲层BF上。
第二接触孔CNT2可以形成为穿过层间绝缘膜ILD、栅极绝缘层GI、缓冲层BF、第二基底SUB2和第二阻挡层BR2。
第二连接线CWL2可以设置在层间绝缘膜ILD上，并且可以通过第二接触孔CNT2连接到设置在第一阻挡层BR1上的第一连接线CWL1。例如，第二连接线CWL2可以与薄膜晶体管TFT(见图3)的连接电极CNE形成在相同的层上并且由相同的材料形成，但是本公开不限于此。
对于另一示例，第二连接线CWL2可以与薄膜晶体管TFT(见图3)的栅极电极GE形成在相同的层上并且由相同的材料形成。当第二连接线CWL2与栅极电极GE设置在相同的层上时，第二连接线CWL2可以设置在栅极绝缘层GI上。
在图44中，第一钝化层PAS1可以覆盖第二连接线CWL2和层间绝缘膜ILD，并且第一平坦化层OC1可以覆盖第一钝化层PAS1。
发光元件层EML、波长转换层WLCL、滤色器层CFL和封装层TFE可以顺序地堆叠在薄膜晶体管层TFTL上。
第二载体基底CG2可以设置在封装层TFE上。例如，第二载体基底CG2可以是但不限于载体玻璃。在第一基底SUB1的下表面上形成第一焊盘部件PD1的工艺中，第二载体基底CG2可以支撑显示装置10。在设置第二载体基底CG2之后，可以翻转正在制造的显示装置10。因此，第二载体基底CG2可以支撑显示装置10，并且可以暴露第一载体基底CG1。在显示层DPL和封装层TFE的堆叠完成之后，可以去除第一载体基底CG1。
在图45中，第三接触孔CNT3可以形成为从第一基底SUB1的下表面穿过第一基底SUB1。第一连接线CWL1可以通过第三接触孔CNT3暴露。
例如，可以通过经由激光蚀刻工艺去除第一基底SUB1的下部来形成第三接触孔CNT3，但是本公开不限于此。在显示装置10中，可以使用激光蚀刻工艺精确地形成分别与多个第一焊盘部件PD1相对应的多个第三接触孔CNT3。
对于另一示例，第三接触孔CNT3可以通过经由干蚀刻工艺去除第一基底SUB1的下部而形成。在显示装置10中，可以使用干蚀刻工艺形成与多个第一焊盘部件PD1中的至少一些相对应的第三接触孔CNT3。可以使用满足第一基底SUB1的蚀刻特性的工艺气体和高频功率来蚀刻第三接触孔CNT3。可以通过在工艺气体的等离子体状态下产生的电子或离子与第一基底SUB1的物理或化学反应来蚀刻第三接触孔CNT3。
例如，第一连接线CWL1的底部的面积可以大于第一焊盘部件PD1的顶部的面积。在这种情况下，在形成第三接触孔CNT3的工艺中，第一连接线CWL1可以用作蚀刻停止物，因此防止第一基底SUB1或第一阻挡层BR1被过度蚀刻。
在图46中，第一焊盘部件PD1可以设置在第一基底SUB1的下表面上，并且可以连接到通过第三接触孔CNT3暴露的第一连接线CWL1。
第二焊盘部件PD2可以设置在第一基底SUB1的下表面上并且与第一焊盘部件PD1间隔开。第二焊盘部件PD2可以通过引线LDL连接到第一焊盘部件PD1。第二焊盘部件PD2可以从柔性膜FPCB接收各种电压或信号，并且将电压或信号供应给第一焊盘部件PD1、第一连接线CWL1和第二连接线CWL2。
根据实施例的显示装置和包括该显示装置的拼接式显示装置包括基底、设置在基底上的阻挡层以及设置在阻挡层上并穿过接触孔的连接线。因此，阻挡层可以在蚀刻基底的工艺中用作绝缘层。即使提供在基底中的接触孔比阻挡层的接触孔宽，阻挡层也可以防止对布线的损坏并且防止布线之间的不必要的短路。因此，在显示装置和包括该显示装置的拼接式显示装置中，可以容易地将提供在基底的下表面上的焊盘部件连接到连接线。
在根据实施例的显示装置和包括该显示装置的拼接式显示装置中，连接线和焊盘部件通过穿过基底的接触孔在基底的下表面上彼此连接，从而使显示装置的非显示区域的面积的最小化。因此，拼接式显示装置可以通过使显示装置之间的间隙最小化来防止用户识别多个显示装置之间的非显示区域或边界部分。
然而，实施例的效果不限于本文阐述的效果。通过参照权利范围，实施例的以上和其他效果对于实施例所属领域的日常技术人员将变得更加显而易见。

Claims (24)

1.一种显示装置，其中，所述显示装置包括：
第一基底，其中，第一接触孔限定在所述第一基底中；
阻挡层，设置在所述第一基底上，其中，第二接触孔限定在所述阻挡层中，并与所述第一接触孔连接；
第一连接线，设置在所述阻挡层上并插入所述第二接触孔内；
第二基底，覆盖所述第一连接线和所述阻挡层；以及
薄膜晶体管层，设置在所述第二基底上并包括至少一个薄膜晶体管，
其中，所述薄膜晶体管层还具有连接在所述第一连接线和所述至少一个薄膜晶体管之间的第二连接线。
2.根据权利要求1所述的显示装置，其中，所述薄膜晶体管层还包括：
栅极绝缘层，设置在所述第二基底上；和
层间绝缘膜，设置在所述栅极绝缘层上，
其中，所述第二连接线设置在所述层间绝缘膜上并通过穿过所述层间绝缘膜、所述栅极绝缘层和所述第二基底的第三接触孔连接到所述第一连接线。
3.根据权利要求1所述的显示装置，其中，所述第一基底和所述第二基底包括聚酰亚胺，并且所述阻挡层包括无机材料。
4.根据权利要求1所述的显示装置，其中，所述显示装置还包括：
焊盘部件，设置在所述第一基底的下表面上，并通过所述第一接触孔连接到所述第一连接线；
柔性膜，设置在所述第一基底的所述下表面上并连接到所述焊盘部件；以及
源极驱动器，设置在所述柔性膜上并将源极电压供应给所述第一连接线。
5.根据权利要求1所述的显示装置，其中，所述第一基底和所述第二基底中的每一个包括多个发光区域和围绕所述发光区域的多个阻光区域，
并且所述显示装置还包括：
发光元件层，设置在所述薄膜晶体管层上，并且包括与所述至少一个薄膜晶体管连接的发光元件；
波长转换层，设置在所述发光元件层上，并且包括与所述多个发光区域中的一些发光区域相对应的波长转换部件和与所述多个发光区域中的另一些发光区域相对应的透光部件；以及
滤色器层，在所述波长转换层上，并且包括分别与所述多个发光区域相对应的多个滤色器。
6.一种显示装置，其中，所述显示装置包括：
阻挡层，由无机材料制成，其中，第一接触孔限定在所述阻挡层中；
第一连接线，设置在所述阻挡层上并插入所述第一接触孔内；
基底，覆盖所述第一连接线和所述阻挡层；以及
薄膜晶体管层，设置在所述基底上，并包括至少一个薄膜晶体管，
其中，所述薄膜晶体管层还包括连接在所述第一连接线和所述至少一个薄膜晶体管之间的第二连接线。
7.根据权利要求6所述的显示装置，其中，所述薄膜晶体管层还包括：
栅极绝缘层，设置在所述基底上；和
层间绝缘膜，设置在所述栅极绝缘层上，
其中，所述第二连接线设置在所述层间绝缘膜上并通过限定在所述层间绝缘膜、所述栅极绝缘层和所述基底的第二接触孔连接到所述第一连接线。
8.一种显示装置，其中，所述显示装置包括：
第一基底，其中，第一接触孔限定在所述第一基底中；
阻挡层，设置在所述第一基底的一个表面上并且所述第一接触孔穿过所述阻挡层；
第一连接线，设置在所述阻挡层的表面上并连接到与所述第一基底的所述一个表面相对的另一表面上的焊盘部件；
第二基底，覆盖所述第一连接线和所述阻挡层；以及
薄膜晶体管层，设置在所述第二基底的表面上并包括至少一个薄膜晶体管，
其中，所述薄膜晶体管层还包括连接在所述第一连接线和所述至少一个薄膜晶体管之间的第二连接线。
9.根据权利要求8所述的显示装置，其中，所述薄膜晶体管层还包括：
栅极绝缘层，设置在所述第二基底的所述表面上；和
层间绝缘膜，设置在所述栅极绝缘层的表面上，
其中，所述第二连接线设置在所述层间绝缘膜的表面上，并且通过限定在所述层间绝缘膜、所述栅极绝缘层和所述第二基底的第二接触孔连接到所述第一连接线。
10.根据权利要求8所述的显示装置，其中，第三接触孔限定在所述第一基底中并连接到所述第一接触孔，并且
所述焊盘部件通过所述第三接触孔连接到所述第一连接线。
11.根据权利要求8所述的显示装置，其中，所述第一连接线通过所述第一接触孔暴露在所述第一基底的另一个表面上并且连接到所述焊盘部件。
12.一种显示装置，其中，所述显示装置包括：
第一基底，其中，第一接触孔限定在所述第一基底中；
第一阻挡层，设置在所述第一基底上，其中第二接触孔限定在所述第一阻挡层中并连接到所述第一接触孔；
第一连接线，设置在所述第一阻挡层上并插入所述第二接触孔内；
第二阻挡层，覆盖所述第一连接线和所述第一阻挡层；以及
薄膜晶体管层，设置在所述第二阻挡层上并包括至少一个薄膜晶体管，
其中，所述薄膜晶体管层还包括连接在所述第一连接线和所述至少一个薄膜晶体管之间的第二连接线。
13.根据权利要求12所述的显示装置，其中，所述薄膜晶体管层还包括：
栅极绝缘层，在所述第二阻挡层上；和
层间绝缘膜，在所述栅极绝缘层上，
其中，所述第二连接线设置在所述层间绝缘膜上并通过限定在所述层间绝缘膜、所述栅极绝缘层和所述第二阻挡层的第三接触孔连接到所述第一连接线。
14.根据权利要求12所述的显示装置，其中，所述第一基底包括聚酰亚胺，并且所述第一阻挡层和所述第二阻挡层包括无机材料。
15.根据权利要求12所述的显示装置，其中，所述显示装置还包括：
焊盘部件，设置在所述第一基底的下表面上，并通过所述第一接触孔连接到所述第一连接线；
柔性膜，设置在所述第一基底的所述下表面上并连接到所述焊盘部件；以及
源极驱动器，设置在所述柔性膜上并将源极电压供应给所述第一连接线。
16.一种显示装置，其中，所述显示装置包括：
第一阻挡层，由无机材料制成，其中，第一接触孔限定在所述第一阻挡层中；
第一连接线，设置在所述第一阻挡层上并插入所述第一接触孔内；
第二阻挡层，覆盖所述第一连接线和所述第一阻挡层；以及
薄膜晶体管层，设置在所述第二阻挡层上并包括至少一个薄膜晶体管，
其中，所述薄膜晶体管层还包括连接在所述第一连接线和所述至少一个薄膜晶体管之间的第二连接线。
17.根据权利要求16所述的显示装置，其中，所述薄膜晶体管层还包括：
栅极绝缘层，设置在所述第二阻挡层上；和
层间绝缘膜，设置在所述栅极绝缘层上，
其中，所述第二连接线设置在所述层间绝缘膜上并通过限定在所述层间绝缘膜、所述栅极绝缘层和所述第二阻挡层的第二接触孔连接到所述第一连接线。
18.一种显示装置，其中，所述显示装置包括：
第一基底，其中，第一接触孔限定在所述第一基底中；
第一连接线，设置在所述第一基底上；
阻挡层，覆盖所述第一连接线和所述第一基底；
第二基底，设置在所述阻挡层上并平坦化所述阻挡层的顶部；以及
薄膜晶体管层，设置在所述第二基底上，并包括至少一个薄膜晶体管，
其中，所述薄膜晶体管层还包括连接在所述第一连接线和所述至少一个薄膜晶体管之间的第二连接线。
19.根据权利要求18所述的显示装置，其中，所述薄膜晶体管层还包括：
栅极绝缘层，设置在所述第二基底上；和
层间绝缘膜，设置在所述栅极绝缘层上，
其中，所述第二连接线设置在所述层间绝缘膜上并通过限定在所述层间绝缘膜、所述栅极绝缘层、所述第二基底和所述阻挡层的第二接触孔连接到所述第一连接线。
20.根据权利要求18所述的显示装置，其中，所述显示装置还包括：
焊盘部件，设置在所述第一基底的下表面上，并通过所述第一接触孔连接到所述第一连接线；
柔性膜，设置在所述第一基底的所述下表面上并连接到所述焊盘部件；以及
源极驱动器，设置在所述柔性膜上并将源极电压供应给所述第一连接线。
21.一种显示装置，其中，所述显示装置包括：
第一基底，其中，第一接触孔限定在所述第一基底中；
第一阻挡层，设置在所述第一基底上并包括连接到所述第一接触孔的第二接触孔；
第一连接线，设置在所述第一阻挡层上并插入所述第二接触孔内；
第二阻挡层，覆盖所述第一连接线和所述第一阻挡层；
第二基底，设置在所述第二阻挡层上并平坦化所述第二阻挡层的顶部；以及
薄膜晶体管层，设置在所述第二基底上，并包括至少一个薄膜晶体管，
其中，所述薄膜晶体管层还包括连接在所述第一连接线和所述至少一个薄膜晶体管之间的第二连接线。
22.根据权利要求21所述的显示装置，其中，所述薄膜晶体管层还包括：
栅极绝缘层，设置在所述第二基底上；和
层间绝缘膜，设置在所述栅极绝缘层上，
其中，所述第二连接线设置在所述层间绝缘膜上并通过限定在所述层间绝缘膜、所述栅极绝缘层、所述第二基底和所述第二阻挡层的第三接触孔连接到所述第一连接线。
23.根据权利要求21所述的显示装置，其中，所述显示装置还包括：
焊盘部件，设置在所述第一基底的下表面上，并通过所述第一接触孔连接到所述第一连接线；
柔性膜，设置在所述第一基底的所述下表面上并连接到所述焊盘部件；以及
源极驱动器，设置在所述柔性膜上并将源极电压供应给所述第一连接线。
24.一种拼接式显示装置，包括：
多个显示装置，每个显示装置包括具有多个像素的显示区域和围绕所述显示区域的非显示区域；和
耦接部件，将所述显示装置耦接在一起，
其中，所述显示装置中的每一个包括：
第一基底，其中，第一接触孔限定在所述第一基底中；
阻挡层，设置在所述第一基底上，其中，第二接触孔限定在所述阻挡层中并且连接到所述第一接触孔；
第一连接线，设置在所述阻挡层上并插入所述第二接触孔内；
第二基底，覆盖所述第一连接线和所述阻挡层；以及
薄膜晶体管层，设置在所述第二基底上并包括至少一个薄膜晶体管，
其中，所述薄膜晶体管层还包括连接在所述第一连接线和所述至少一个薄膜晶体管之间的第二连接线。
CN202110891123.9A 2020-08-12 2021-08-04 显示装置和拼接式显示装置 Pending CN114078915A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0101155 2020-08-12
KR1020200101155A KR20220021062A (ko) 2020-08-12 2020-08-12 표시 장치 및 이를 포함하는 타일형 표시 장치

Publications (1)

Publication Number Publication Date
CN114078915A true CN114078915A (zh) 2022-02-22

Family

ID=77465794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110891123.9A Pending CN114078915A (zh) 2020-08-12 2021-08-04 显示装置和拼接式显示装置

Country Status (4)

Country Link
US (1) US20220052078A1 (zh)
EP (1) EP3955291A1 (zh)
KR (1) KR20220021062A (zh)
CN (1) CN114078915A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220007754A (ko) * 2020-07-09 2022-01-19 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
CN114550609B (zh) * 2022-02-28 2023-01-17 长沙惠科光电有限公司 显示面板以及显示装置
KR20240065603A (ko) * 2022-11-03 2024-05-14 삼성디스플레이 주식회사 표시 장치, 이의 제조 방법 및 타일형 표시 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6807712B2 (ja) * 2016-11-16 2021-01-06 株式会社ジャパンディスプレイ 表示装置
KR20190137458A (ko) * 2018-06-01 2019-12-11 삼성전자주식회사 Led를 이용한 디스플레이 모듈 제조방법
KR20200101155A (ko) 2019-02-19 2020-08-27 엘지디스플레이 주식회사 승화 정제장치 및 정제방법
CN110047899B (zh) * 2019-04-26 2021-10-22 京东方科技集团股份有限公司 显示面板、显示装置及制造方法
CN110998847B (zh) * 2019-05-13 2022-07-08 京东方科技集团股份有限公司 阵列基板、显示设备和制造阵列基板的方法

Also Published As

Publication number Publication date
US20220052078A1 (en) 2022-02-17
KR20220021062A (ko) 2022-02-22
EP3955291A1 (en) 2022-02-16

Similar Documents

Publication Publication Date Title
EP3955291A1 (en) Display device and tiled display device including the same
US11659750B2 (en) Tiled display
US11824051B2 (en) Display device and tiled display device including the same
US11929386B2 (en) Display device and tiled display device including the same
US20220045124A1 (en) Tiled display device
US20220181384A1 (en) Display device and tiled display device including the same
US20220028964A1 (en) Display device and tiled display device including the same
US20220077195A1 (en) Display device and tiled display device including the same
CN114203057A (zh) 拼接式显示器
CN114267694A (zh) 拼接显示装置
US11824064B2 (en) Display device, method of manufacturing the same, and tiled display device including the same
US20220173126A1 (en) Display device and tiled display device including the same
EP3937252A2 (en) Display device and tiled display device including the same
EP3955293B1 (en) Display device and tiled display device including the same
EP4060737A1 (en) Display device and tiled display device including the same
US20230133818A1 (en) Display device
CN114497133A (zh) 拼接显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination