CN114078503B - 基于存储器装置中的局部命令解码的突发时钟控制 - Google Patents

基于存储器装置中的局部命令解码的突发时钟控制 Download PDF

Info

Publication number
CN114078503B
CN114078503B CN202110508914.9A CN202110508914A CN114078503B CN 114078503 B CN114078503 B CN 114078503B CN 202110508914 A CN202110508914 A CN 202110508914A CN 114078503 B CN114078503 B CN 114078503B
Authority
CN
China
Prior art keywords
command
clock
signal
burst
wake
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110508914.9A
Other languages
English (en)
Other versions
CN114078503A (zh
Inventor
K·马组德尔
宫本尚幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114078503A publication Critical patent/CN114078503A/zh
Application granted granted Critical
Publication of CN114078503B publication Critical patent/CN114078503B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本公开涉及存储器装置中基于局部命令解码的突发时钟控制。装置和方法包含命令输入，其经配置以接收用于存储器装置的命令。第二阶段唤醒电路系统，其经配置以接收所述命令的一部分，且基于所述部分输出所述命令是否为非突发命令的指示。时钟选通电路系统经配置以接收输入时钟和唤醒信号。所述时钟选通电路系统还经配置以至少部分地基于所述接收到的唤醒信号的脉冲而输出内部时钟。所述时钟选通电路系统还经配置以基于所述指示维持所述内部时钟的所述输出持续一持续时间，其中当所述指示指示所述命令为非突发命令时，所述持续时间较短。

Description

基于存储器装置中的局部命令解码的突发时钟控制
技术领域
本公开的实施例大体上涉及存储器装置的领域。更具体地，本公开的实施例涉及使用命令的一部分来控制用于存储器装置的突发时钟。
背景技术
当在存储器装置处接收到唤醒信号(例如芯片选择(CS)信号)时，存储器装置可唤醒命令突发时钟。存储器装置可使命令突发时钟保持运行，直到从命令/控制逻辑区域反馈维持信号为止。然而，归因于各种因素，此维持信号可能花费相对较长的时间来返回。举例来说，所述命令可跨度多个循环，从而导致整个命令的传播和解码的延迟。此外，例如换低档或掉电模式等各种不同模式可使解码变得复杂。存储器装置无法区分利用突发时钟的突发命令(例如各种类型的读取(READ)和写入(WRITE)命令)与不利用突发时钟的非突发命令(例如激活(ACT)或预充电(PRE)命令)。由于存储器装置并不知道命令是否可需要突发时钟，因此存储器装置可为从接收到信号直到从命令/控制逻辑反馈维持信号为止的整个持续时间启用突发时钟。然而，由于许多命令可能不需要突发时钟，因此与对执行非突发命令有用的情况相比，使突发时钟保持运作可能消耗较多的电力，从而降低所述存储器装置的总电力效率。
本公开的实施例可针对于上文所陈述的问题中的一或多个。
发明内容
本公开的一方面是针对一种半导体装置，其包括：命令输入，其经配置以接收命令；第二阶段唤醒电路系统，其经配置以接收所述命令的一部分，且基于所述部分输出所述命令是否为非突发命令的指示；以及时钟选通电路系统，其经配置以：接收输入时钟；接收唤醒信号；至少部分地基于所述接收到的唤醒信号的脉冲来输出内部时钟；以及基于所述指示维持所述内部时钟的所述输出持续一持续时间，其中当所述指示指示所述命令为非突发命令时，所述持续时间较短。
本公开的另一方面是针对一种方法，其包括：在存储器装置处接收输入时钟；在所述存储器装置处接收唤醒信号；在所述存储器装置处接收命令；从所述命令的一部分确定所述部分是否指示所述命令是多个非突发命令中的一者；以及基于所述命令是否为所述多个非突发命令中的一者的所述确定，输出内部时钟持续一持续时间，其中当所述命令是多个非突发命令中的一者时，所述持续时间具有第一长度，且当所述命令不是所述多个非突发命令中的一者时，具有第二长度。
本公开的又一方面是针对一种存储器装置，其包括：第一输入，其经配置以在所述存储器装置处接收输入时钟；第二输入，其经配置以在所述存储器装置处接收命令；第三输入，其经配置以在所述存储器装置处接收唤醒信号；以及时钟控制电路系统，其经配置以控制所述输入时钟在所述存储器装置内作为内部时钟的传播，其中所述时钟控制电路系统包括：主要保持唤醒电路系统，其经配置以接收所述唤醒信号，且传播所述内部时钟持续默认数目的循环；第二阶段唤醒电路系统，其经配置以接收所述命令的子集，且基于所述子集输出第二阶段唤醒信号；以及次要保持唤醒电路系统，其经配置以接收所述第二阶段唤醒信号，且在所述默认数目的循环的所述传播之后，传播所述内部时钟持续延长数目的循环。
附图说明
图1是示出根据本公开的实施例的存储器装置的某些特征的简化框图；
图2是根据本公开的实施例的用以在图1的存储器装置中选通突发时钟的时钟电路系统的框图视图；
图3是根据本公开的实施例的可用于图2的突发时钟电路系统中的实例信号的时序图；
图4是根据本公开的实施例的用以使用局部命令解码在图1的存储器装置中选通突发时钟的时钟电路系统的框图视图；
图5是根据本公开的实施例的可在图4的时钟电路系统中用于非突发命令的实例信号的时序图；以及
图6是根据本公开的实施例的可在图4的时钟电路系统中用于突发命令的实例信号的时序图。
具体实施方式
下文将描述一个或多个具体实施例。为了提供这些实施例的简要描述，不会在本说明书中描述实际实施方案的所有特征。应了解在任何这样的实际实施方案的发展中，如同在任何工程或设计项目中，必须制定许多实施方案特定性的决策以实现研发者的特定目标，例如与系统相关和企业相关约束条件的一致性，这可以从一个实施方案到另一实施方案有所变化。此外，应了解，这种发展努力可能是复杂且耗时的，然而将是从本公开中获益的所属领域的技术人员从事的设计、构造和制造的例程。
如前文所述，存储器装置可使用某些信号(例如芯片选择(CS)信号)来唤醒存储器装置的某些方面，例如时钟传播。此唤醒可保持，直到接收到的命令被解码为止，传播通过命令管线的至少一部分，且传回到时钟选通电路系统为止。然而，完全基于此信号的方案无法区分使用突发时钟的突发命令与不使用突发时钟的非突发命令。因此，突发时钟可针对突发和非突发命令两者保持接通，直到整个命令在发射通过管线之后被解码为止。然而，非突发命令期间的突发时钟运行可浪费电力，因为存储器装置中可能频繁地利用非突发命令。实情为，可部署双阶段方案，其利用针对初始唤醒的信号，持续短于使整个命令传播通过管线并对其进行解码所必需的持续时间的持续时间。实情为，当基于命令的一部分(例如第一循环)进行次要保持唤醒分析时，可使用较短的唤醒。举例来说，突发命令针对命令的一部分(例如第一循环)中的一数目(例如2个)的位可具有第一共同值(例如1-0)，且非突发命令针对所述命令的所述部分中的一数目的位可具有第二共同值。可读取所述命令的此部分，而不等待完整命令或传播通过命令管线。实情为，命令接口/时钟输入可查看局部命令的一部分，且确定所述命令可能是突发命令还是非突发命令。基于传入命令是来自包含突发命令的命令的子集的确定，存储器装置可应用次要保持唤醒过程，其保持传播时钟，直到可从命令管线接收维持信号为止。然而，如果传入命令是来自仅包含非突发命令的命令的子集，那么存储器装置可在初始持续时间之后停止传播时钟，而不是等待直到可从命令管线接收到维持信号为止。归因于非突发命令中的不必要的时钟传播，突发时钟上此较低数目的默认脉冲以及过程中时钟传播的较早停用可降低存储器装置的功耗。
现在转而参看各图，图1是示出存储器装置10的某些特性的简化框图。具体来说，图1的框图是示出存储器装置10的某些功能性的功能框图。根据一个实施例，存储器装置10可为第五代双数据速率同步动态随机存取存储器(DDR5 SDRAM)装置。与先前各代DDRSDRAM相比，DDR5 SDRAM的各种特征使功耗减少、带宽更多且存储容量更多。
存储器装置10可包含数个存储器存储体12。举例来说，存储器存储体12可以是DDR5 SDRAM存储器存储体。存储器存储体12可提供在布置于双列直插式存储器模块(DIMMS)上的一或多个芯片(例如，SDRAM芯片)上。每一DIMM可包含数个SDRAM存储器芯片(例如，x8或x16存储器芯片)，如将了解。每一SDRAM存储器芯片可包含一或多个存储器存储体12。存储器装置10表示具有若干个存储器存储体12的单个存储器芯片(例如，SDRAM芯片)的一部分。对于DDR5，存储器存储体12可进一步被布置成形成存储体组。举例来说，对于8千兆字节(Gb)DDR5 SDRAM，存储器芯片可包含16个存储器存储体12，其布置成8个存储体组，每一存储体组包含2个存储器存储体。对于16Gb DDR5 SDRAM，存储器芯片可例如包含32个存储器存储体12，其布置成8个存储体组，每一存储体组包含4个存储器存储体。取决于整个系统的应用和设计，可利用存储器装置10上的存储器存储体12的各种其它配置、组织和大小。
存储器装置10可包含命令接口14和输入/输出(I/O)接口16。命令接口14经配置以提供来自外部装置(未示出)的数个信号(例如，信号15)，所述外部装置例如是处理器或控制器。处理器或控制器可将各种信号15提供到存储器装置10以促进待写入到存储器装置10或从存储器装置10读取的数据的发射和接收。
如将了解，命令接口14可包含数个电路，例如时钟输入电路18和命令地址输入电路20，例如以确保对信号15的恰当处置。命令接口14可从外部装置接收一或多个时钟信号。一般来说，双数据速率(DDR)存储器利用差分对的系统时钟信号，在本文中被称作真时钟信号(Clk_t)和反转(bar)时钟信号(Clk_b)。DDR的正时钟边沿指代上升真时钟信号Clk_t与下降反转时钟信号Clk_b交叉的点，而负时钟边沿指示下降真时钟信号Clk_t的转变和反转时钟信号Clk_b的上升。命令(例如读取命令、写入命令等)通常在时钟信号的正边沿上进入，且数据是在正和负时钟边沿两者上发射或接收。
时钟输入电路18接收真时钟信号(Clk_t)和反转时钟信号(Clk_b)，且产生内部时钟信号CLK。将内部时钟信号CLK供应给内部时钟产生器，例如延迟锁定环路(DLL)电路30。DLL电路30基于所述接收到的内部时钟信号CLK产生内部时钟信号LCLK。将内部时钟信号LCLK供应到例如I/O接口16，且内部时钟信号LCLK用作用于确定读取数据的输出时序的时序信号。时钟输入电路18还可包含选通电路系统，其经配置以选通所述接收到的时钟到内部时钟的传播，以防止移动存储器装置10中的电容器的电压且耗费电力。因此，除非将使用内部时钟，否则时钟输入电路18可利用时钟选通来阻止内部时钟的传播。
当传播时，内部时钟信号CLK也可提供到存储器装置10内的各种其它组件，且可用以产生各种额外内部时钟信号。举例来说，可将内部时钟信号CLK提供给命令解码器32。命令解码器32可从命令总线34接收命令信号，并且可对命令信号进行解码以提供各种内部命令。举例来说，命令解码器32可通过总线36向DLL电路30提供命令信号，以协调内部时钟信号LCLK的产生。内部时钟信号LCLK可用于例如通过IO接口16对数据进行计时。
此外，命令解码器32可对命令进行解码，例如读取命令、写入命令、模式寄存器设定命令、激活命令等，且经由总线路径40提供对与所述命令对应的特定存储器存储体12的存取。如将了解，存储器装置10可包含各种其它解码器，例如行解码器和列解码器，以促进对存储器存储体12的存取。在一个实施例中，每一存储器存储体12包含存储体控制块22，所述存储体控制块提供必需的解码(例如，行解码器和列解码器)以及其它特征，例如时序控制和数据控制，以促进来往于存储器存储体12的命令的执行。
存储器装置10基于从例如处理器的外部装置接收到的命令/地址信号，执行例如读取命令和写入命令的操作。在一个实施例中，命令/地址总线可以是用于容纳命令/地址信号(CA<13:0>)的14位总线。使用时钟信号(Clk_t和Clk_b)将命令/地址信号定时到命令接口14。命令接口可包含命令地址输入电路20，其经配置以通过例如命令解码器32接收和发射命令，以提供对存储器存储体12的存取。另外，命令接口14可接收芯片选择信号(CS_n)。CS_n信号使得存储器装置10能够处理传入CA<13:0>总线上的命令。对存储器装置10内的特定存储器存储体12的存取是通过命令编码在CA<13:0>总线上。
另外，命令接口14可被配置成接收数个其它命令信号。举例来说，可提供裸片终止上的命令/地址(CA_ODT)信号以促进存储器装置10内的恰当阻抗匹配。举例来说，复位命令(RESET_n)在加电期间可用于使命令接口14、状态寄存器、状态机等复位。命令接口14也可接收命令/地址反相(CAI)信号，可提供所述命令/地址反相信号以例如取决于特定存储器装置10的命令/地址路由，而使命令/地址总线上的命令/地址信号CA<13:0>的状态反相。还可提供镜像(MIR)信号以促进镜像功能。基于特定应用中的多个存储器装置的配置，MIR信号可用于多路复用信号，使得其可调换以用于实现信号到存储器装置10的某一路由。还可提供用于促进存储器装置10的测试的各种信号，例如，测试启用(TEN)信号。举例来说，TEN信号可用于将存储器装置10置于测试模式以进行连接性测试。
命令接口14还可用于针对可检测的某些错误将警告信号(ALERT_n)提供到系统处理器或控制器。举例来说，警告信号(ALERT_n)可在检测到循环冗余校验(CRC)错误的情况下从存储器装置10发射。也可产生其它警告信号。此外，用于从存储器装置10发射警告信号(ALERT_n)的总线和引脚可在某些操作期间用作输入引脚，所述操作例如如上文所描述的使用TEN信号执行的连接性测试模式。
通过IO接口16发射和接收数据信号44，可利用上文所论述的命令和计时信号，将数据发送到存储器装置10和从所述存储器装置发送数据。更具体地说，数据可经由数据路径46发送到存储器存储体12或从存储器存储体12检索，所述数据路径包含多个双向数据总线。通常被称作DQ信号的数据IO信号通常在一或多个双向数据总线中发射和接收。对于例如DDR5 SDRAM存储器装置的某些存储器装置，IO信号可划分成上部和下部字节。举例来说，对于x16存储器装置，IO信号可分成例如对应于数据信号的上部字节和下部字节的上部IO信号和下部IO信号(例如，DQ<15:8>和DQ<7:0>)。
为了允许存储器装置10内的较高数据速率，例如DDR存储器装置的某些存储器装置可利用数据选通信号，通常被称作DQS信号。通过发送数据的外部处理器或控制器(例如，用于写入命令)或通过存储器装置10(例如，用于读取命令)来驱动DQS信号。对于读取命令，DQS信号实际上是具有预定模式的额外数据输出(DQ)信号。对于写入命令，DQS信号被用作时钟信号以捕获对应的输入数据。如同时钟信号(Clk_t和Clk_b)，可提供DQS信号作为数据选通信号的差分对(DQS_t和DQS_b)，以在读取和写入期间提供差分对信令。对于例如DDR5SDRAM存储器装置的某些存储器装置，DQS信号的差分对可分成上部数据选通信号和下部数据选通信号(例如，UDQS_t和UDQS_b；LDQS_t和LDQS_b)，其对应于例如发送到存储器装置10和从存储器装置10发送的数据的上部字节和下部字节。
还可通过IO接口16将阻抗(ZQ)校准信号提供给存储器装置10。可将ZQ校准信号提供到参考引脚，并且ZQ校准信号用于通过在工艺、电压和温度(PVT)值的改变中调整存储器装置10的上拉和下拉电阻器来调谐输出驱动器和ODT值。因为PVT特性可能影响ZQ电阻器值，所以ZQ校准信号可提供到ZQ参考引脚以用于调整电阻而将输入阻抗校准到已知值。如将了解，精密电阻器一般耦合在存储器装置10上的ZQ引脚与存储器装置10外部的GND/VSS之间。此电阻器充当用于调整内部ODT以及IO引脚的驱动强度的参考。
另外，可通过IO接口16将环回信号(LOOPBACK)提供到存储器装置10。环回信号可在测试或调试阶段期间，用于将存储器装置10设置成一种模式，其中信号通过同一引脚环回通过存储器装置10。举例来说，环回信号可用于设置存储器装置10以测试存储器装置10的数据输出(DQ)。环回可包含数据引脚和选通两者或可能仅包含数据引脚。这一般既定用于监视在IO接口16处由存储器装置10捕获的数据。
如将了解，例如电力供应器电路(用于接收外部VDD和VSS信号)、模式寄存器(用于定义可编程操作和配置的各种模式)、读取/写入放大器(用于在读取/写入操作期间放大信号)、温度传感器(用于感测存储器装置10的温度)等各种其它组件也可并入到存储器装置10中。因此，应理解，仅提供图1的框图以突出显示存储器装置10的某些功能特征来辅助后续详细描述。
图2是可实施于命令接口14命令解码器32和/或命令总线34中的时钟控制电路系统50的框图。如所示出，时钟控制电路系统50在时钟选通电路系统58处接收时钟54和唤醒信号56。时钟54可为在图1中的命令接口14处接收到的Clk_t或Clk_c。唤醒信号56可包含在命令接口14处接收到的任何信号。举例来说，唤醒信号56可为从外部装置(例如主机处理器)接收到的针对正选定的存储器装置10的特定芯片的特定CS_n信号(例如高或低)。
时钟选通电路系统58可位于时钟输入电路18中和/或附近，且用以停止内部时钟62的不必要的传播(例如在非突发命令期间)。内部时钟62可为图1所示的内部时钟，其从命令接口14发射到命令解码器32和DLL电路30。时钟选通电路系统58可接收时钟54作为原始时钟，且可防止时钟54作为内部时钟62传播，直到接收到唤醒信号56为止。
在接收到唤醒信号56之后，时钟选通电路系统58传播时钟54作为内部时钟62，持续某一时间周期。所述时间周期由保持唤醒电路系统60设定。保持唤醒电路系统60使时钟选通电路系统58保持传播时钟54作为内部时钟62，持续原始时钟的数个循环。举例来说，保持唤醒电路系统60可包含数个移相器，其经配置以使数个重叠信号从单个信号移位出来。多个相位可组合到一起，使得它们一起工作以在相位中的任何一者被断言时，使传播保持在作用中。因此，原始信号的相位数和/或宽度可控制传播可在多长时间内保持在作用中。除移相机构之外或替代地，保持唤醒电路系统60可包含计数器，其经配置以对原始时钟的循环数进行计数，其在已达到阈值数目的循环之后，致使保持唤醒电路系统60停止内部时钟62的传播。
不管用以使传播保持在作用中持续所述时间周期的机构如何，可将时间周期设定为对于将在突发命令解码器/移位器管线64中从命令位66解码的命令来说足够，且对于维持信号68基于经解码的命令位66从突发命令解码器/移位器管线64返回到时钟选通电路系统58来说足够。维持信号68使突发命令操作能够在默认时间周期过去后继续使用突发时钟。突发命令解码器/移位器管线64可包含用以使命令移位的等待时间移位器、命令总线34和/或命令解码器32。命令位66可为在存储器装置10处从主机处理器接收到的命令/地址位的一部分。一旦命令已解码且进入突发命令移位器管线64，突发命令解码器/移位器管线64就可在经解码的命令是利用突发时钟的突发命令时返回维持信号68。然而，维持信号68可花费相对较长的时间(例如7到10个时钟循环)发射回到时钟选通电路系统58，从而要求保持唤醒电路系统60使内部时钟62保持传播默认持续其中即使对于非突发命令也可能接收到维持信号68的持续时间。此长传播可归因于解码整个命令所需的时间周期、供存储器装置10(例如掉电或换低档模式)延迟解码的各种并发模式，等等。
如所示出，时钟控制电路系统50无法区分突发命令与非突发命令。图3是不管接收到的命令是突发命令还是非突发命令均可存在于时钟控制电路系统50中的信号的时序图80。时序图80包含对应于唤醒信号56的线82以及对应于时钟54的线84。时序图80还包含使用移相从单个信号(例如唤醒信号56)产生的重复信号86、88、90和92。在所示出的实施例中，为简单起见省略额外的重复信号。重复信号86、88、90和92(以及任何其它类似产生的信号)中的每一者组合到一起以形成栅极信号，由线94示出，其由时钟选通电路系统58用于启用对应于线96的内部时钟62的传播，在唤醒信号56的脉冲之后持续特定时间。举例来说，可将栅极信号施加到时钟选通电路系统58中的晶体管的栅极。使用组合的信号来延展唤醒信号56的脉冲，持续足够长的持续时间，以确保维持信号68在停止传播之前可从突发命令解码器/移位器管线64接收回来。然而，如前文所述，此延长的周期可导致存储器装置10消耗电力来传播内部时钟62，即使对于其中此类传播为不必要的非突发命令也是如此。
实情为，在唤醒信号56之后继续传播可分两个步骤执行：缩短的默认持续时间以及第二阶段延长的持续时间。通过确定命令是否为仅使用所述命令的一部分(例如2个循环中的1个)的突发命令，默认值可短于从突发命令解码器/移位器管线64接收维持信号68所必需的时间。在整个命令被解码之前，可为特定模式检查所述命令的所述部分，且将其传播通过突发命令解码器/移位器管线64。
对于一些类型的存储器装置10，例如DDR5装置，突发命令或非突发命令针对用于非突发命令的位的一部分可具有共用模式。举例来说，非突发命令序列可仅包含非突发命令(例如激活和预充电命令)，用以满足存储器装置10的行活动时间(tRAS)和行预充电时间(tRP)。当接收到这些非突发命令时，存储器装置10不一定需要传播内部时钟62，直到接收到维持信号68为止。因此，当在所述位的所述部分中辨识到对应于非突发命令的非突发模式时，存储器装置10可区分突发与非突发命令，以针对非突发命令比针对突发命令更快速地切断内部时钟的传播。可执行此切断，而不等待维持信号68和/或在突发命令解码器/移位器管线64中的潜在命令的完整解码之前，以增加存储器装置10的电力效率。
除识别非突发命令的模式之外或替代地，存储器装置10可从对应于潜在地具有至少一个突发模式命令的命令群组的命令的一部分(例如多循环命令的第一循环)识别突发模式。实际上，在一些实施例中，至少一个非突发命令(例如模式寄存器写入)可包含于所述群组中，且加旗标为潜在地突发命令致使存储器装置10传播用于非突发命令的内部时钟62。然而，如果针对所述部分的至少一些模式(例如高接着低位模式)可仅识别非突发命令，那么归因于具有内部时钟62的减小数目个默认循环(例如3个循环而不是默认的7到10个循环)的至少一些非突发命令在存储器装置10接收到唤醒信号56的脉冲之后传播，电力效率仍可针对存储器装置10增强。实际上，可对与突发命令共享所述部分的模式的非突发命令的一些此类操作进行分组，使得此类群组中包含罕见操作，以减少具有内部时钟62的非突发命令传播直到在时钟选通电路系统58处接收回来维持信号68为止的发生次数。
图4是时钟控制电路系统100的框图，所述时钟控制电路系统利用两部分保持唤醒方案，来传播内部时钟62以减少用于在存储器装置10处接收到的至少一些非突发命令的内部时钟的传播。如所示出，时钟控制电路系统100类似于时钟控制电路系统50，不同之处在于时钟控制电路系统100利用主要保持唤醒电路系统(PKA)102和次要保持唤醒电路系统(SKA)104，而不仅仅利用基于唤醒信号56的单独保持唤醒电路系统60。具体地说，PKA 102和SKA 104可用于使用关于保持唤醒电路系统60论述的任何一种技术来延展唤醒信号56。PKA 102接收唤醒信号56，且使内部时钟62保持传播持续默认量的时间(例如时钟54的3个循环)。举例来说，唤醒信号56可由PKA 102延展，以使内部时钟62保持传播持续默认时间周期。然而，不同于保持唤醒电路系统60，PKA 102使内部时钟62在接收到唤醒信号56之后保持传播的默认时间量小于足以使突发命令解码器/移位器管线64能够解码所述命令并返回维持信号68的时间量(例如时钟54的7到10个循环)。
在PKA 102在接收到唤醒信号56之后保持时钟传播的时间期间，第二阶段唤醒电路系统106可接收命令位108的子集。所述子集可为在命令接口14处接收到的命令/地址位(例如具有14个位)的一部分(例如具有两个位(b01)的第一循环)。第二阶段唤醒电路系统106可识别是否仅非突发命令具有在所述部分中发现的模式，或是否任何突发命令均具有在所述部分中发现的模式。如果仅非突发命令具有所述模式。可进行此模式匹配而无需完整解码，由于可在不知道是否为存储器装置10激活掉电或换低档模式的情况下进行此确定，从而使得能够确定是否延展唤醒信号56，持续足以使突发命令解码器/移位器管线64能够解码所述命令且返回维持信号68的持续时间。
当命令位108的子集中的模式与突发命令(例如不仅是非突发命令)匹配时，第二阶段唤醒电路系统106将第二阶段唤醒信号110发射到SKA 104，其延展唤醒信号56超出使用PKA 102基于第二阶段唤醒信号110的断言而执行的延展。或者，第二阶段唤醒电路系统106可默认经由SKA 104将唤醒信号56延展到较长的持续时间，除非所述模式不与任何突发命令模式匹配，从而导致第二阶段唤醒信号110的断言，以致使SKA 104停用使唤醒信号56延展到较长的持续时间。
如上所述，时钟选通电路系统100可区分突发与非突发命令，用于确定将唤醒信号56延展多长时间。图5是其中时钟选通电路系统100为非突发命令延展唤醒信号56的时序图120。时序图80包含对应于唤醒信号56的线122以及对应于时钟54的线124。时序图120还包含对应于非突发命令的线。时序图120进一步包含对应于内部时钟62的线128。如所示出，内部时钟62传播持续三个循环。然而，此持续时间可以是短于使突发命令解码器/移位器管线64解码所述命令并返回维持信号68所必需的时间的任何合适持续时间。实情为，可将此持续时间设定为足以确保非突发写入命令被锁存以使其对应的函数完成的较短持续时间。归因于循环的减少，使用较短持续时间可改进电力效率。举例来说，所传播的循环从7到10个循环减少到3个循环可使所传播的时钟循环的数目减少超过50％，从而产生电力效率的对应节省。
图6是其中时钟选通电路系统100为一或多个突发命令延展唤醒信号56的时序图140。时序图140包含对应于唤醒信号56的线142以及对应于时钟54的线144。时序图140还包含使用移相从单个信号(例如唤醒信号56)产生的重复信号146、148和150。在所示出的实施例中，为简单起见省略额外的重复信号。重复信号146、148和150(以及任何其它类似产生的信号)中的每一者组合到一起以形成栅极信号的至少一部分，其由时钟选通电路系统58用于启用内部时钟62的传播，在唤醒信号56的脉冲之后持续特定时间。换句话说，使用组合的信号来延展唤醒信号56的脉冲作为栅极信号，持续适合于突发和非突发命令的默认持续时间。当SKA 104确定应使用延长的持续时间时，其中所述延长的持续时间足以确保在停止内部时钟62的传播之前，维持信号68能够从突发命令解码器/移位器管线64接收回来。在此事件中，SKA 104可输出对应于位置152的脉冲，其经配置以延长传播持续延长的持续时间。延长的持续时间信号和默认信号可组合并作为栅极信号施加。栅极信号可具有使用PKA 102中的延展产生的第一部分(例如前3个时钟循环)，以及使用SKA 104中的延展产生的第二部分(例如后续4到7个时钟循环)。换句话说，时钟选通电路系统100可延展唤醒信号56，针对所有命令持续所述第一部分的持续时间，且当模式与至少一些突发命令匹配时，将唤醒信号56延展到包含所述第二部分的持续时间，以确保突发命令得到恰当处置。时序图140示出“无间隙”突发操作，其中从解码器/移位器管线64返回的对应于线154的维持信号68在整个突发长度均为高，从而维持线156上的连续时钟脉冲串。
在图3和5中，接收唤醒信号56的单个脉冲。然而，图6示出唤醒信号56的对应于连续命令的多个脉冲。在一些实施例中，可以某一频率或低于某一频率(例如每8个时钟循环)接收所述命令。通过此最小距离隔开的命令可被称为命令之间无间隙的无间隙突发。如所示出，归因于无间隙突发，维持信号68和脉冲158、160、162、164、166和168致使栅极计时电路系统100创建连续启用包络，其中借助于将SKA 104用于每一脉冲158、160、162、164、166和168，内部时钟62不中断运行通过较长的持续时间。如可理解，在接收到并解码命令和/或执行对应功能之后，在一些持续时间遍次后可解除断言维持信号68。然而，脉冲158、160、162、164、166和168可在前一脉冲之后较多出现，在此之前，持续时间推移，从而致使维持信号68保持断言，使无间隙操作保持无损。换句话说，为非突发命令实现电力节省对突发命令的操作可几乎不导致变化。
此外，尽管存储器装置10的一些实施例，例如DDR5，可具有指定的特殊掉电模式，其中在掉电期间维持非目标命令功能性/裸片上终止。在这些模式或其它模式下，可停用某些命令/地址输入缓冲器(例如CA<1>)。如果停用的命令/地址输入缓冲器用于本文所论述的减少的命令解码技术，那么第二阶段唤醒电路系统106可致使唤醒信号56的所有脉冲延展到较长的持续时间，因为可在此类模式期间，阻断此类减少的命令解码。
虽然上文论述各种逻辑低和/或逻辑高断言极性，但可在一些实施例中使这些极性中的至少一些倒转。此外，在一些实施例中，如本文中所论述的逻辑门可置换为类似逻辑功能，例如反相器置换成单个NAND门或其它类似改变。
虽然本公开可出现各种修改和替代形式，但具体实施例已在附图中通过举例方式展示且在本文中详细描述。然而，应理解，本公开并不希望限于所公开的特定形式。实际上，本公开意图涵盖属于如由所附权利要求书限定的本公开的精神和范围内的所有修改、等效物和替代方案。
本文中呈现且要求的技术经参考且应用于具有实践性质的实质对象和具体实例，所述实质对象和具体实例以可论证方式改进本技术领域且因此不是抽象的、无形的或纯理论的。此外，如果附加到本说明书的末尾的任何权利要求含有表示为“用于[执行][功能]…的构件”或“用于[执行][功能]…的步骤”的一或多个要素，那么希望根据35U.S.C.112(f)来解读此类要素。然而，对于含有以任何其它方式指定的要素的任何权利要求，不期望根据35U.S.C.112(f)解读此类要素。

Claims (20)

1.一种半导体装置，其包括：
命令输入，其经配置以接收命令；
第二阶段唤醒电路系统，其经配置以接收所述命令的一部分，且基于所述部分输出所述命令是否为非突发命令的指示；以及
时钟选通电路系统，其经配置以：
接收输入时钟；
接收唤醒信号；
至少部分地基于所述接收到的唤醒信号的脉冲来输出内部时钟；以及
基于所述指示维持所述内部时钟的所述输出持续一持续时间，其中当所述指示指示所述命令为非突发命令时，所述持续时间较短。
2.根据权利要求1所述的半导体装置，其中所述命令为非突发命令的所述指示包括所述部分具有仅表示非突发命令的模式。
3.根据权利要求1所述的半导体装置，其中所述部分仅包括所述命令的子集，且其中所述命令为非突发命令的所述指示包括所述部分具有在非突发命令中找到的模式。
4.根据权利要求3所述的半导体装置，其中所述命令横跨多个循环，且所述子集仅包括所述命令的第一循环。
5.根据权利要求4所述的半导体装置，其中所述时钟选通电路系统输出所述模式的所述指示，而不考虑可用于确定如何解码所述命令的半导体装置的模式。
6.根据权利要求5所述的半导体装置，其中在接收到所述唤醒信号的脉冲之后，在所述输入时钟的第一数目的循环后输出所述指示，且其中所述时钟选通电路系统能够在所述唤醒信号的所述脉冲之后，在所述输入时钟的第二数目的循环后，基于所述命令的解码接收维持信号，其中所述第一数目小于所述第二数目。
7.根据权利要求6所述的半导体装置，其中所述第一数目小于所述第二数目的一半。
8.根据权利要求1所述的半导体装置，其中所述时钟选通电路系统经配置以通过借助于使多个信号从所述唤醒信号移相并将所述多个信号组合在一起以产生用以控制是否从所述时钟选通电路系统输出所述内部时钟的选通信号，延展所述唤醒信号的脉冲，来维持所述输入时钟的所述输出。
9.根据权利要求1所述的半导体装置，其中所述时钟选通电路系统经配置以通过对将基于所述指示维持的所述输入时钟的循环数进行计数，来维持所述输入时钟的所述输出。
10.根据权利要求1所述的半导体装置，其包括命令移位器管线，其经配置以对所述命令进行解码。
11.根据权利要求10所述的半导体装置，其中所述时钟选通电路系统经配置以基于所述经解码的命令是突发命令，从所述命令移位器管线接收维持信号。
12.根据权利要求11所述的半导体装置，其中当所述指示指示所述命令为非突发命令时，在所述命令移位器管线可将所述维持信号发射到所述时钟选通电路系统之前，所述持续时间结束。
13.根据权利要求12所述的半导体装置，其中当所述指示并不指示所述命令为非突发命令时，在所述命令移位器管线将所述维持信号发射到所述时钟选通电路系统之后，所述持续时间结束。
14.一种方法，其包括：
在存储器装置处接收输入时钟；
在所述存储器装置处接收唤醒信号；
在所述存储器装置处接收命令；
从所述命令的一部分确定所述部分是否指示所述命令是多个非突发命令中的一者；以及
基于所述命令是否为所述多个非突发命令中的一者的所述确定，输出内部时钟持续一持续时间，其中当所述命令是多个非突发命令中的一者时，所述持续时间具有第一长度，且当所述命令不是所述多个非突发命令中的一者时，具有第二长度。
15.根据权利要求14所述的方法，其中所述多个非突发命令包括针对所述命令的所述部分具有一或多个位的类似模式的突发命令。
16.根据权利要求15所述的方法，其中所述一或多个位包括用于所述命令的第一循环的两个位，其中所述命令横跨所述输入时钟的多个循环。
17.根据权利要求14所述的方法，其中所述唤醒信号包括从主机装置接收到的芯片选择信号。
18.一种存储器装置，其包括：
第一输入，其经配置以在所述存储器装置处接收输入时钟；
第二输入，其经配置以在所述存储器装置处接收命令；
第三输入，其经配置以在所述存储器装置处接收唤醒信号；以及
时钟控制电路系统，其经配置以控制所述输入时钟在所述存储器装置内作为内部时钟的传播，其中所述时钟控制电路系统包括：
主要保持唤醒电路系统，其经配置以接收所述唤醒信号，且传播所述内部时钟持续默认数目的循环；
第二阶段唤醒电路系统，其经配置以接收所述命令的子集，且基于所述子集输出第二阶段唤醒信号；以及
次要保持唤醒电路系统，其经配置以接收所述第二阶段唤醒信号，且在所述默认数目的循环的所述传播之后，传播所述内部时钟持续延长数目的循环。
19.根据权利要求18所述的存储器装置，其中第二阶段唤醒信号是基于具有并不对应于任何突发命令代码的模式的子集。
20.根据权利要求19所述的存储器装置，其包括命令解码器，所述命令解码器经配置以：
接收所述命令；
对所述命令进行解码；以及
基于所述命令是突发命令，将维持信号发射到所述时钟控制信号以维持所述内部时钟的传播，其中所述时钟控制电路系统经配置以使用所述延长数目的循环，在所述内部时钟的所述传播期间接收所述维持信号。
CN202110508914.9A 2020-08-18 2021-05-11 基于存储器装置中的局部命令解码的突发时钟控制 Active CN114078503B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/996,025 US11211103B1 (en) 2020-08-18 2020-08-18 Burst clock control based on partial command decoding in a memory device
US16/996,025 2020-08-18

Publications (2)

Publication Number Publication Date
CN114078503A CN114078503A (zh) 2022-02-22
CN114078503B true CN114078503B (zh) 2022-05-17

Family

ID=79168513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110508914.9A Active CN114078503B (zh) 2020-08-18 2021-05-11 基于存储器装置中的局部命令解码的突发时钟控制

Country Status (2)

Country Link
US (1) US11211103B1 (zh)
CN (1) CN114078503B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11657866B2 (en) * 2021-08-27 2023-05-23 Micron Technology, Inc. QED shifter for a memory device
US11823729B2 (en) * 2021-09-30 2023-11-21 Micron Technology, Inc. Command clock gate implementation with chip select signal training indication
CN117352020A (zh) * 2022-06-29 2024-01-05 长鑫存储技术有限公司 一种时钟控制电路和半导体存储器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997002571A1 (en) * 1995-06-30 1997-01-23 Micron Technologies, Inc. Distributed write data drivers for burst memories
US7111143B2 (en) * 2003-12-30 2006-09-19 Infineon Technologies Ag Burst mode implementation in a memory device
US7742551B2 (en) * 2006-07-31 2010-06-22 Mosaid Technologies Incorporated Pulse counter with clock edge recovery
KR101132800B1 (ko) * 2010-06-09 2012-04-02 주식회사 하이닉스반도체 데이터입력회로
US10510398B2 (en) * 2017-11-29 2019-12-17 Micron Technology, Inc. Systems and methods for improving write preambles in DDR memory devices
US10892002B2 (en) * 2018-10-24 2021-01-12 Micron Technology, Inc. Selectively controlling clock transmission to a data (DQ) system

Also Published As

Publication number Publication date
CN114078503A (zh) 2022-02-22
US11211103B1 (en) 2021-12-28

Similar Documents

Publication Publication Date Title
US10672441B2 (en) Gap detection for consecutive write operations of a memory device
CN114078503B (zh) 基于存储器装置中的局部命令解码的突发时钟控制
US11003240B2 (en) Systems and methods for frequency mode detection and implementation
CN111316359B (zh) 数据选通门控
CN111837187B (zh) 内部写入均衡电路系统
KR102240157B1 (ko) 메모리 디바이스의 병렬화기에서의 dqs 게이팅
CN112908378A (zh) 多相位时钟分割
CN115410620A (zh) 防止偏置温度不稳定性的功率节省模式切换
CN115910145A (zh) 具有芯片选择信号训练指示的命令时钟门实施方案
CN113535524B (zh) Crc错误警示同步
CN113223575B (zh) 高速电平移位器
US11804251B2 (en) Ghost command suppression in a half-frequency memory device
US12073913B2 (en) Synchronous input buffer control using a state machine
US11276468B2 (en) High-speed efficient level shifter
US11675541B2 (en) Systems and methods for centralized address capture circuitry
CN114627910B (zh) 存储器存储体堆叠的自动预充电
US20240212741A1 (en) Main Wordline Decoding Circuitry
US20240005980A1 (en) Synchronous Input Buffer Control Using a Write Shifter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant