CN114070318A - 数模转换电路、数据驱动器及显示装置 - Google Patents

Abstract

本发明提供一种数模转换电路、数据驱动器及显示装置。本发明包括：参照电压生成部，生成不相同的电压值的参照电压群；解码器，基于数字数据信号，从参照电压群中选择包含重复的参照电压在内的多个参照电压并输出；放大电路，由第一输入端子～第x输入端子中的m(m为1以上且小于x的整数)个输入端子分别接收多个参照电压中的m个参照电压，将以预先设定的加权比对由第一输入端子～第x输入端子分别接收的电压进行平均化而放大的电压作为输出电压输出；以及选择器，在第一选择状态的情况下，向放大电路的第一输入端子～第x输入端子中的(x‑m)个输入端子供给输出电压，在第二选择状态的情况下，向(x‑m)个输入端子供给多个参照电压。

Description

数模转换电路、数据驱动器及显示装置

技术领域

本发明涉及一种数模转换电路、包括所述数模转换电路的数据驱动器及显示装置。

背景技术

现在，作为有源矩阵型的显示装置，液晶显示装置或者有机电致发光(electroluminescent，EL)显示装置等成为主流。在此种显示装置中，搭载有：显示面板，呈交叉状配线有多条数据线以及多条扫描线，呈矩阵状排列有经由像素开关连接于多条数据线的显示单元；数据驱动器，向显示面板的多条数据线供给与灰度电平对应的模拟电压信号；以及扫描驱动器，向显示面板的多条扫描线供给对各像素开关的接通、断开进行控制的扫描信号。数据驱动器中包括数模转换电路，所述数模转换电路将影像数字信号转换为与亮度电平对应的模拟电压，并向显示面板的各数据线供给将所述电压放大的电压信号。

以下，对数据驱动器的概略结构进行说明。

数据驱动器例如包括：移位寄存器、数据寄存器锁存器、电平移位器、数模(Digital to Analog，DA)转换部。

移位寄存器根据从显示控制器供给的开始脉冲，生成用以与时钟信号同步地进行锁存器的选择的多个锁存器定时信号，并供给至数据寄存器锁存器。数据寄存器锁存器基于从移位寄存器供给的锁存器定时信号的每一个，例如每次导入规定的n(n为2以上的整数)个从显示控制器供给的影像数字数据，并将表示各影像数字数据的n个影像数字数据信号供给至电平移位器。电平移位器将对从数据寄存器锁存器供给的n个影像数字数据信号的每一个实施增加其信号振幅的电平移位处理而获得的n个电平移位后的影像数字数据信号供给至DA转换部。

DA转换部包括参照电压生成电路、解码器部及放大部。

参照电压生成电路生成电压值互不相同的多个参照电压并供给至解码器部。例如，参照电压生成电路将利用梯形电阻对电源电压及基准电压间进行分压而得的多个分压电压作为参照电压群供给至解码器部。此外，将使用由此种梯形电阻生成的多个参照电压的数模转换称为电阻数模转换器(Resistance Digital to Analogy Converter，RDAC)方式。

解码器部包括与数据驱动器的各输出分别对应地设置的n个解码器电路。解码器电路分别接收从电平移位器供给的影像数字数据信号，从多个参照电压中选择与所述影像数字数据信号对应的参照电压，并将所选择的参照电压供给至放大部。

放大器包括将由解码器部的各解码器选择的参照电压各别地放大并输出的n个放大电路。

此外，在所述DA转换部中，越增多由参照电压生成电路生成的参照电压数，则越可增加可表现的亮度电平的灰度数(颜色数)。然而，若增加由参照电压生成电路生成的参照电压数，则数据驱动器的芯片尺寸(制造成本)相应地增加。

因此，作为所述放大电路，提出了以下数模转换电路：采用了通过对多个输入电压进行加权并平均化(也称为加权平均)来生成相互邻接的输入电压彼此之间的电压的、所谓的进行内插运算的运算放大器(例如，参照专利文献1～专利文献3)。

根据进行此种内插运算的放大电路(也称为内插放大器)，通过基于多个输入电压的内插运算，可获得灰度数比可由所述多个输入电压表现的电压值数多的电压值。因此，即便减少由参照电压生成电路生成的参照电压的总数，也能够生成所期望的灰度数的电压。

以下，参照图1A及图1B对所述数模转换电路中所包括的放大电路进行说明。

图1A是表示所述放大电路的结构的一例的电路图。图1A所示的放大电路接收x个(x为2以上的整数)输入电压V1～Vx，通过对所述输入电压V1～输入电压Vx实施内插运算，生成输入电压V1～输入电压Vx的加权平均电压并输出。

放大电路包括：用以接收输入电压V1～输入电压Vx的x个非反相输入端子T1～Tx、单一的反相输入端子、输出端子Sk、同一导电型的x个差动级电路29_1～29_x、电流镜电路28及放大级电路26。

差动级电路29_x包括：包含N沟道型的晶体管21_x及N沟道型的晶体管22_x的差动对、以及对差动对进行驱动的电流源23_x。电流源23_x设置于差动对与电源端子VSS之间。其他差动级电路29_1～差动级电路29_(x-1)各自的结构与差动级电路29_x相同。各差动对的其中一个晶体管21_1～晶体管21_x的各栅极构成放大电路的非反相输入端子T1～非反相输入端子Tx。各差动对的另一个晶体管22_1～晶体管22_x的各栅极共用连接，且构成放大电路的反相输入端子。

放大电路的反相输入端子连接于输出端子Sk，构成电压跟随器型的反馈放大电路。差动级电路29_1～差动级电路29_x各自的差动对的其中一个输出端共用地连接于节点n21，差动级电路29_1～差动级电路29_x各自的差动对的另一个输出端共用地连接于节点n22。

电流镜电路28包括P沟道型的晶体管24及P沟道型的晶体管25，且设置于电源端子VDD与节点n21及节点n22之间。放大级电路26至少接收节点n21所产生的电压而产生放大作用，并将输出电压Vout从输出端子Sk放大输出。将此时的输出电压Vout的电压值设为电压Vexp。

以下，对输入至放大电路的非反相输入端子T1～非反相输入端子Tx的信号电压V1～信号电压Vx与电压Vexp的关系进行说明。

此外，信号电压V1～信号电压Vx在规定的每个数据期间具有由所述解码器电路选择的电平的电压。信号电压V1～信号电压Vx分别为电压值从前一个数据期间的电压呈阶梯状变化的阶跃信号电压，且是包含相对于放大电路的输出动态范围(dynamic range)足够小的电压范围内的同一电压的x个电压群。

电压Vexp相当于放大电路的放大率为1时所输入的信号电压V1～信号电压Vx的加权平均。

以下，以如下情况为一例对放大电路的动作进行说明：构成差动级电路29_1～差动级电路29_x中的第j个(j为1～x的整数)电路的差动对的晶体管相对于相当于沟道长度L与沟道宽度W之比的基准尺寸比(W/L比)为Aj倍、即加权比成为Aj。

第j个差动对(21_j、22_j)的漏极电流Ia_j、漏极电流Ib_j由以下的数学式(5)及数学式(6)表示。

Ia_j＝(Aj·β/2)·(Vj-VTH)2···(5)

Ib_j＝(Aj·β/2)·(Vexp-VTH)2···(6)

β：晶体管为基准尺寸比1时的增益系数

VTH：晶体管的阈值电压

差动级电路29_1～差动级电路29_x的经共用连接的输出端连接于电流镜电路28的输入(节点n22)及输出(节点n21)，且被控制为差动级电路29_1～差动级电路29_x的经共用连接的输出端的输出电流相等。由此，关于差动级电路29_1～差动级电路29_x的输出电流，以下的数学式(7)成立。

Ia_1+Ia_2+···+Ia_x＝Ib_1+Ib_2+···+Ib_x···(7)

在数学式(5)、数学式(6)中，将j在1～x的范围内展开，并代入至数学式(7)。此处，关于阈值电压VTH的一次项，若两边相等，则导出下述数学式(8)及数学式(9)。

A1·V1+A2·V2+···+Ax·Vx＝(A1+A2+···+Ax)×Vexp···(8)

Vexp＝(A1·V1+···+Ax·Vx)/(A1+···+Ax)···(9)

因此，如数学式(9)所示，放大电路将电压Vexp作为输出电压Vout输出，所述电压Vexp是输入至各差动对的信号电压与加权比的积的总和(A1·V1+···+Ax·Vx)除以加权比的总和(A1+···+Ax)除而得的值、即相当于信号电压V1～信号电压Vx的加权平均。此外，图1A表示包括N沟道型晶体管的差动对的差动级电路以及P沟道型晶体管的电流镜电路的结构，但也可采用包括P沟道型晶体管的差动对的差动级电路以及N沟道型晶体管的电流镜电路的结构，或者包括N沟道型及P沟道型的两导电型晶体管的差动对的差动级电路以及电流镜电路的结构。数学式(9)均成立。

接着，对将图1A的放大电路应用于所述数据驱动器中所包括的解码器电路的输出放大电路的情况进行说明。

图1B是表示差动级电路29_1～差动级电路29_x为同一结构、即各差动级电路的加权比构成为同一的情况下的解码器电路各自的N个输出端子T1～TN、放大电路的非反相输入端子T1～非反相输入端子Tx、与加权比的对应关系的图。

此处，例如假定作为由解码器电路基于数字数据选择的多个电压，以规定比向放大电路的x个非反相输入端子供给互不相同的两个电压的情况。此时，图1A的放大电路可基于两个电压VA、VB，输出将两电压间分割成x个的多个电压。

具体而言，例如在将“x”设为2、即放大电路的非反相输入端子为T1、T2此两个的情况下，若将互不相同的两个电压VA、VB的组合设为电压V(T1)、电压V(T2)而选择输入至放大电路的非反相输入端子T1及非反相输入端子T2，则可根据(V(T1)、V(T2))＝(VA、VA)、(VB、VB)、(VA、VB)，从放大电路输出电压VA、电压VB及将电压VA、电压VB分割成两个的电压。

另外，例如在将“x”设为4、即设为放大电路的非反相输入端子T1～非反相输入端子T4，向T3、T4供给相同的电压的情况下，若将两个电压VA、VB的组合设为电压V(T1)～电压V(T4)而选择输入至放大电路的非反相输入端子T1～非反相输入端子T4，则可根据(V(T1)、V(T2)、V(T3)、V(T4))＝(VA、VA、VA、VA)、(VB、VB、VB、VB)、(VA、VB、VA、VA)、(VA、VA、VB、VB)、(VA、VB、VB、VB)从放大电路输出电压VA、电压VB及将电压VA、电压VB分割成四个的电压((3VA+VB)/4)、((VA+VB)/2)、((VA+3VB)/4)。此外，由于向T3、T4供给相同的电压，因此也可设为T4包含在T3中，对三个输入端子(T1、T2、T3)的加权比视作(1：1：2)。

如以上所述，通过增加“x”，也能够容易地进行进一步的扩张。

另外，在所述中，对图1A的差动级电路29_1～差动级电路29_x为同一结构的情况进行了说明，但也可构成为针对每个差动级电路成为规定的加权比。

[现有技术文献]

[专利文献]

[专利文献1]日本专利特开2000-183747号公报

[专利文献2]日本专利特开2002-43944号公报

[专利文献2]日本专利特开2009-284310号公报

发明内容

[发明所要解决的问题]

近来，随着显示面板的大画面化及高分辨率化，数据驱动器必须驱动的显示面板的数据线的负载电容增加，数据驱动器对数据线进行驱动的每一个像素(显示单元)的驱动期间(也称为一个数据期间)处于变短的倾向。

若数据线的负载电容大且驱动期间变短，则为了遍及数据线的整个区域确保规定值以上的充电率，数据驱动器需要高速驱动。此外，若数据线的充电率低于规定值，则会产生亮度不均等画质劣化。

例如帧频率为120Hz的4K显示面板(数据线数：3840×3，扫描线数：2160)的一个数据期间约为3.7us，分辨率为4K的4倍的8K显示面板的一个数据期间为1.85us左右。放大电路可通过增加工作电流来提高输出电压的转换速率(slew rate)，从而在某种程度上实现高速化。然而，随着显示面板的高精细化，一个数据期间变短，由此放大电路的输入电压的变化速度变得无法忽视。放大电路的输入电压的变化速度会影响放大电路的输出电压的变化速度，数据线的充电率(最终而言为显示单元内电极的充电率)的降低会导致面板显示品质的降低。

此处，如上所述，进行内插运算的放大电路包括多个输入端子，多个输入端子的寄生电容有时会影响放大电路的输入电压的变化速度。以下，就这一点进行说明。

此外，为了便于说明，将放大电路的输入端子数x设为“4”，将各输入端子T1～输入端子T4的加权比设为同一的1。另外，输入端子T3与输入端子T4共用连接，且设为接收同一电压的结构。此时，导致供给电压向放大电路的输入端子的变化速度的降低的最坏条件是向放大电路的四个输入端子输入相同的参照电压的情况。即，为分别向放大电路的四个输入端子供给由解码器电路选择的一个参照电压的情况。

例如放大电路的输入电压在前一个数据期间中为参照电压VrM，在下一个数据期间中，在变化为与所述电压VrM的电位差大的参照电压Vr0的情况下，其变化速度依存于以下的条件。即，依存于解码器电路内的传送参照电压Vr0的配线电阻及选择开关的接通电阻、以及接收所述参照电压Vr0的放大电路的四个输入端子的栅极寄生电容(例如图1A的Cp1～Cp4)。

在与数据驱动器的所有输出数对应的多个放大电路、即输出放大电路的所有输入端子接收参照电压Vr0的最坏情况下，在参照电压Vr0连接有将所有输出数累计于各放大电路的四个输入端子的栅极寄生电容而得的合计的寄生电容，依照阻抗的时间常数，各放大电路的输入电压从VrM变化为Vr0的速度变慢。因此，此时会产生放大电路的输出电压的变化也变慢的问题。此外，各放大电路的输入端子数x越多，则放大电路的输出电压变化的延迟越增加。

另外，除了向放大电路的多个输入端子供给同一参照电压的情况以外，还存在向放大电路的多个输入端子供给不同的参照电压的情况。例如，在放大电路输出参照电压Vr0与其邻接参照电压Vr1之间的灰度电平的电压的情况下，向放大电路的四个输入端子T1～T4分配并供给Vr0与Vr1。在此情况下，与连接于一个参照电压的输入端子数对应的寄生电容比最坏情况少。因此，还会产生放大电路的输出电压的变化速度针对每个灰度电平而不同的问题。由于这些问题，导致亮度降低或显示不均等显示品质的降低。

因此，在本发明中，提供一种能够使高速处理及输出电压的变化速度均等化的包括进行内插运算的放大电路的数模转换电路、包括所述数模转换电路的数据驱动器及显示装置。

[解决问题的技术手段]

本发明的数模转换电路包括：参照电压生成部，生成具有互不相同的电压值的参照电压群；解码器，接收数字数据信号，并基于所述数字数据信号从所述参照电压群中选择包含重复的参照电压在内的多个参照电压并输出；放大电路，包括第一输入端子～第x(x为2以上的整数)输入端子，并将以预先设定的加权比对由所述第一输入端子～第x输入端子分别接收的所述多个参照电压进行平均化而放大的电压作为输出电压输出；以及选择器，接收指定第一选择状态或者第二选择状态的控制信号，并根据所述第一选择状态或者所述第二选择状态，切换向所述放大电路的所述第一输入端子～所述第x输入端子中的除了m(m为1以上且小于x的整数)个输入端子以外的(x-m)个输入端子供给的电压，且在所述控制信号表示所述第一选择状态的情况下，所述选择器向所述放大电路的所述第一输入端子～所述第x输入端子中的所述(x-m)个输入端子供给所述输出电压，另一方面，在所述控制信号表示所述第二选择状态的情况下，所述选择器向所述(x-m)个输入端子供给所述多个参照电压。

另外，本发明的数据驱动器生成具有与由影像数据信号表示的亮度电平对应的电压值的电压作为输出电压，并将其施加至显示面板，且所述数据驱动器包括：参照电压生成部，生成具有互不相同的电压值的参照电压群；解码器，接收所述影像数据信号，并从所述参照电压群中选择与由所述影像数据信号表示的亮度电平对应的、包含重复的参照电压在内的多个参照电压并输出；放大电路，包括第一输入端子～第x输入端子(x为2以上的整数)，并生成以预先设定的加权比对由所述第一输入端子～第x输入端子分别接收的所述多个参照电压进行平均化而放大的电压作为所述输出电压；以及选择器，接收指定第一选择状态或者第二选择状态的控制信号，并根据所述第一选择状态或者所述第二选择状态，切换向所述放大电路的所述第一输入端子～所述第x输入端子中的除了m个(m为1以上且小于x的整数)个输入端子以外的(x-m)个输入端子供给的电压，且在所述控制信号表示所述第一选择状态的情况下，所述选择器向所述放大电路的所述第一输入端子～所述第x输入端子中的所述(x-m)个输入端子供给所述输出电压，另一方面，在所述控制信号表示所述第二选择状态的情况下，所述选择器向所述(x-m)个输入端子供给所述多个参照电压。

另外，本发明的显示装置包括：显示面板；以及数据驱动器，生成具有与由影像数据信号表示的亮度电平对应的电压值的电压作为输出电压，并将其施加至所述显示面板，所述数据驱动器包括：参照电压生成部，生成具有互不相同的电压值的参照电压群；解码器，接收影像数据信号，并从所述参照电压群中选择与由所述影像数据信号表示的亮度电平对应的、包含重复的参照电压在内的多个参照电压并输出；放大电路，包括第一输入端子～第x(x为2以上的整数)输入端子，并生成以预先设定的加权比对由所述第一输入端子～第x输入端子分别接收的所述多个参照电压进行平均化而放大的所述多个参照电压作为输出电压；以及选择器，接收指定第一选择状态或者第二选择状态的控制信号，并根据所述第一选择状态或者所述第二选择状态，切换向所述放大电路的所述第一输入端子～所述第x输入端子中的除了m(m为1以上且小于x的整数)个输入端子以外的(x-m)个输入端子供给的电压，且在所述控制信号表示所述第一选择状态的情况下，所述选择器向所述放大电路的所述第一输入端子～所述第x输入端子中的所述(x-m)个输入端子供给所述输出电压，另一方面，在所述控制信号表示所述第二选择状态的情况下，所述选择器向所述(x-m)个输入端子供给所述多个参照电压。

[发明的效果]

在本发明中，作为包括接收多个电压并基于所述多个电压进行内插运算的放大电路的数模转换电路的放大电路，采用根据控制信号被设定为第一选择状态及第二选择状态中的一者、且能够切换选择状态的如以下那样的放大电路。

此处，在被设定为第一选择状态时，放大电路由第一输入端子～第x(x为2以上的整数)输入端子中的m个(m为1以上且小于x的整数)输入端子，包含重复的参照电压在内分别接收解码器基于数字数据信号选择的多个参照电压，并由剩余的(x-m)个输入端子接收自身的输出电压。然后，放大电路将对由m个输入端子分别接收的多个参照电压以针对m个输入端子的每一个设定的加权比进行平均化而放大的电压作为输出电压输出。

另一方面，在被设定为第二选择状态时，所述放大电路由第一输入端子～第x输入端子包含重复的参照电压在内分别接收由所述解码器选择的多个参照电压。然后，放大电路将对由第一输入端子～第x输入端子分别接收的多个参照电压以针对第一输入端子～第x输入端子的每一个设定的加权比进行平均化而放大的电压作为输出电压输出。

由此，在第一选择状态下，与一个参照电压的配线连接的放大电路的输入端子(寄生电容)数比最坏情况削减。此时，在各放大电路中，能够将与一个参照电压的配线连接的输入端子数最小设定为1。另外，根据与参照电压的配线连接的输入端子的电压，向未与参照电压的配线连接的放大电路的输入端子供给所述放大电路所输出的输出电压。

在第二选择状态下，向放大电路的各输入端子分配并供给基于数字数据信号由解码器选择的多个参照电压。此时，在第一选择状态下被供给有自身的输出电压的放大电路的输入端子也在第二选择状态下分别连接于解码器的参照电压的配线。然而，在这些输入端子中寄生的寄生电容通过自身的输出电压被充电或者放电，直至达到足够接近在第二选择状态下连接的参照电压的配线的电压的电压，因此迅速地到达规定的灰阶电平的电压并稳定。

因此，根据本发明，与不拘泥于数字数据信号的内容地向放大电路的所有输入端子供给一个选择电压的现有的数模转换电路的情况相比，可缩短伴随放大电路的输入部中的寄生电容而产生的延迟时间。由此，能够实现数模转换电路的处理时间的缩短。进而，在最坏情况下，放大电路的输出电压的变化速度的延迟得到改善，还能够使每个灰度电平的放大电路的输出电压的变化速度均匀化。因此，根据搭载有包括所述放大电路的数模电路的数据驱动器，能够提高高精细的图像的显示品质。

附图说明

图1A是表示进行内插运算的放大电路的结构的电路图。

图1B是解码器电路的输出端子、放大电路的输入端子与各输入端子的加权比的一例的图。

图2是表示包括本发明的数模转换电路的显示装置200的概略结构的框图。

图3是表示数据驱动器103的内部结构的框图。

图4是表示作为数模转换电路的参照电压生成电路10及转换电路DC1的内部结构的一例的框图。

图5是表示放大电路30、选择器40、驱动速度控制电路50各自的第一选择状态及第二选择状态下的输入输出状态的一例的图。

图6是表示在一个数据期间内的放大电路30的输入端子的输入电压波形的一例的图。

图7A是表示将放大电路30的输入端子数“x”设为两个的情况下的适合规格的一例的图。

图7B是表示将放大电路30的输入端子数“x”设为四个的情况下的适合的规格的一例的图。

图8是表示放大电路30、选择器40及驱动速度控制电路50的内部结构的一例的电路图。

图9A是表示图8所示的放大电路30及驱动速度控制电路50分别在第一选择状态及第二选择状态下的输入输出状态的图。

图9B是表示图8所示的放大电路30及驱动速度控制电路50分别在第一选择状态及第二选择状态下的输入输出状态的图。

图10是示意性地表示解码器20、放大电路30及选择器40在第一期间Tc1中的状态的一例的图。

图11是表示放大电路30、选择器40及驱动速度控制电路50的内部结构的另一例的电路图。

图12A是表示图11所示的放大电路30及驱动速度控制电路50分别在第一选择状态及第二选择状态下的输入输出状态的图。

图12B是表示图11所示的放大电路30及驱动速度控制电路50分别在第一选择状态及第二选择状态下的输入输出状态的图。

图13是示意性地表示解码器20、放大电路30及选择器40在第一期间Tc1中的状态的另一例的图。

[符号的说明]

10：参照电压生成电路

20：解码器

30：放大电路

40：选择器

50：驱动速度控制电路

103：数据驱动器

200：显示装置

DC1～DCn：转换电路

具体实施方式

图2是表示包括本发明的数模转换电路及数据驱动器的显示装置200的概略结构的框图。

如图2所示，显示装置200包括：显示面板100、驱动控制部101、扫描驱动器102及数据驱动器103。

显示面板100例如包括液晶面板或者有机EL面板等，且包含在二维画面的水平方向上扩展的r个(r为2以上的自然数)水平扫描线S1～Sr、以及在二维画面的垂直方向上扩展的n个(n为2以上的自然数)数据线D1～Dn。在水平扫描线及数据线的各交叉部形成有担负像素的显示单元。

驱动控制部101向扫描驱动器102供给扫描定时信号，所述扫描定时信号生成供给至各扫描线的水平扫描脉冲。

进而，驱动控制部101基于影像信号VD生成包括开始脉冲信号STP、时钟信号CLK、控制信号CTL及控制信号XCTL的各种控制信号以及影像数字信号DVS，并供给至数据驱动器103。

扫描驱动器102根据从驱动控制部101供给的扫描定时信号，向显示面板100的水平扫描线S1～水平扫描线Sr的每一个依次施加水平扫描脉冲。

数据驱动器103根据从驱动控制部101供给的各种控制信号(STP、CLK、CTL、XCTL)，导入影像数字信号DVS中所包含的、以例如8位各别地表示各像素的亮度电平的影像数据PD的系列。此外，影像数据PD的位数不限定于8位。然后，数据驱动器103将所导入的影像数据PD以一个水平扫描线段(n个)为单位转换为具有与各影像数据PD所示的亮度电平对应的大小的电压值的n个驱动电压G1～Gn，并分别供给至显示面板100的数据线D1～数据线Dn。

图3是表示数据驱动器103的内部结构的框图。

如图3所示，数据驱动器103包括：移位寄存器50、数据寄存器锁存器60、电平移位器70及DA(digital to analog)转换部80。

移位寄存器50根据从驱动控制部101供给的开始脉冲STP，生成用以与时钟信号CLK同步地进行锁存器的选择的锁存器定时信号U1～锁存器定时信号Un，并供给至数据寄存器锁存器60。

数据寄存器锁存器60基于锁存器定时信号U1～锁存器定时信号Un，依次导入从驱动控制部101供给的影像数据PD，并按照每一个水平扫描线段(n个)，向电平移位器70供给表示各影像数据PD的影像数据信号R1～影像数据信号Rn。

电平移位器70将对影像数据信号R1～影像数据信号Rn的每一个实施增加其信号电平的电平移位处理而获得的n个影像数据信号J1～Jn供给至DA转换部80。

DA转换部80接收作为数字数据信号的影像数据信号J1～影像数据信号Jn的每一个，并基于控制信号CTL及控制信号CTLX，分别将其转换为具有模拟的电压值的驱动电压G1～驱动电压Gn并输出。

如图3所示，DA转换部80包括参照电压生成电路10以及转换电路DC1～转换电路DCn。

参照电压生成电路10生成包含电压值各不相同的多个参照电压的参照电压群VX，并供给至转换电路DC1～转换电路DCn的每一个。

转换电路DC1～转换电路DCn分别各别地接收影像数据信号J1～影像数据信号Jn，并基于控制信号CTL及控制信号CTLX，针对影像数据信号J1～影像数据信号Jn的每一个，从参照电压群VX中选择具有与所述影像数据信号对应的电压值的参照电压。然后，转换电路DC1～转换电路DCn将分别选择的参照电压作为驱动电压G1～驱动电压Gn输出。此外，如图3所示，转换电路DC1～转换电路DCn分别与影像数据信号J1～影像数据信号Jn对应地设置，且具有相互同一的内部结构。

[实施例1]

图4是从图3所示的转换电路DC1～转换电路DCn中抽取任意一个、例如DC1，表示作为数模转换电路的参照电压生成电路10及转换电路DC1的内部结构的一例的框图。

参照电压生成电路10例如接收规定的电位VGH及比所述电位VGH低的电位VGL，且包括将电位VGH与电位VGL间的电压(VGH-VGL)分压为电压值互不相同的多个电压的梯形电阻LDR。参照电压生成电路10将由所述梯形电阻LDR分压的多个电压设为参照电压群VX供给至转换电路DC1～转换电路DCn的每一个。

转换电路DC1包括：解码器20、放大电路30、选择器40、驱动速度控制电路50。

解码器20接收参照电压群VX、以及例如包含8位的影像数字数据信号J1，并从参照电压群中根据影像数字数据信号J1选择输出最多x(x为2以上的整数)个包含重复的参照电压在内的多个参照电压。此外，由解码器20选择的多个参照电压优选的是设为在参照电压群VX中相互邻接的参照电压(以下也称为邻接参照电压)或者电压值的差小的参照电压的组合。

放大电路30包含包括作为非反相输入端子的第一输入端子T1～第x(x为2以上的整数)输入端子Tx以及反相输入端子FB的差动放大器，即所谓的运算放大器。放大电路30例如可包括与图1A所示的放大电路同一的电路。

放大电路30具有将自身所输出的输出电压VO输入至自身的反相输入端子FB的反馈结构。第一输入端子～第x输入端子(T1～Tx)被划分为m个(其中，m为1≦m<x的整数)输入端子以及剩余的(x-m)个输入端子。

放大电路30对由输入端子T1～输入端子Tx接收的包含重复的参照电压在内的多个参照电压，以端子T1～端子Tx的每一个中预先设定的加权比进行平均化并加以放大，将所得的电压作为输出电压VO输出。此时，转换电路DC1中所包括的放大电路30经由输出端子Sk将所述输出电压VO作为驱动电压G1输出。

选择器40及驱动速度控制电路50分别接收控制信号(CTL、XCTL)。控制信号(CTL、XCTL)是指示设定为第一选择状态及第二选择状态中的其中一个状态的控制信号。

选择器40基于控制信号(CTL、XCTL)，切换是向放大电路30的(x-m)个输入端子、例如输入端子Tm+1～输入端子Tx供给由解码器20选择的多个参照电压，还是供给输出电压VO。即，在控制信号表示第一选择状态的情况下，选择器40向放大电路30的第一输入端子～第x输入端子中的除了m个输入端子以外的(x-m)个输入端子供给输出电压VO。另一方面，在控制信号表示第二选择状态的情况下，选择器40向(x-m)个输入端子供给由解码器20选择的多个参照电压。

驱动速度控制电路50基于控制信号(CTL、XCTL)，与选择器40的状态协作地被设定为对放大电路30进行驱动速度的控制的激活状态(动作状态)或者非激活状态(停止状态)。驱动速度控制电路50具有将放大电路30的驱动速度保持为固定的功能。

以下，对图4所示的放大电路30、选择器40、驱动速度控制电路50的动作进行说明。

此外，由“x”表示放大电路30的输入端子数。另外，关于所述“m”，设为1≦m<x且设为x≧2。另外，如图4所示，不拘泥于第一选择状态、第二选择状态地向放大电路30的反相输入端子FB反馈输入自身的输出电压VO。

图5是表示通过控制信号(CTL、XCTL)进行切换控制的第一选择状态与第二选择状态下的放大电路30、选择器40、驱动速度控制电路50的输入输出状态的图。

在第一选择状态下，接收控制信号CTL的选择器40内的开关群成为接通状态，接收控制信号XCTL的选择器40内的开关群成为断开状态。进而，在所述第一选择状态下，驱动速度控制电路50被设定为激活状态(动作状态)。

另一方面，在第二选择状态下，接收控制信号CTL的选择器40的开关群成为断开状态，接收控制信号XCTL的选择器40内的开关群成为接通状态。进而，驱动速度控制电路50被设定为非激活状态(停止状态)。

由此，如图5所示，在第一选择状态下，向放大电路30的m个输入端子(T1～Tm)供给解码器20所选择并输出的、也包含重复的参照电压在内的多个参照电压，并向剩余的(x-m)个输入端子(Tm+1～Tx)供给参照电压30的输出电压VO。此时，放大电路30将对由m个输入端子接收的多个参照电压以针对m个输入端子的每一个设定的加权比进行平均化而放大的电压作为输出电压VO输出。

此外，在第一选择状态下，包括(x-m)个输入端子(Tm+1～Tx)的差动对向非反相输入端子与反相输入端子此两者供给输出电压VO，因此无助于放大电路的驱动能力。

为了不拘泥于所述第一选择状态或者第二选择状态地将放大电路30的驱动速度保持为同等，驱动速度控制电路50在第一选择状态下激活驱动速度控制电路50，提高包括接收多个参照电压的m个输入端子(T1～Tm)的差动对的驱动能力。驱动速度控制电路50例如也可包括电流增加部件，所述电流增加部件仅在第一选择状态的期间对驱动包括m个输入端子(T1～Tm)的差动对的电流源的一部分或者全部增加驱动电流。此外，电流增加部件也可设定为第一选择状态下的对m个差动对进行驱动的m个电流源的电流值的合计与第二选择状态下的对x个差动对进行驱动的x个电流源的电流值的合计为同等程度。

另一方面，在第二选择状态下，向放大电路30的m个输入端子及(x-m)个输入端子一起供给解码器20选择并输出的、包含重复的参照电压在内的多个参照电压。进而，在所述第二选择状态下，驱动速度控制电路50非激活。此时，放大电路30将对供给至第一输入端子T1～第x输入端子Tx的多个参照电压以针对输入端子T1～输入端子Tx的每一个设定的加权比进行平均化而放大的电压作为输出电压VO输出。即，第二选择状态的放大电路30的动作成为与以往同样的动作。

在本实施例中，在各输出的放大电路的所有x个输入端子与一个参照电压配线连接的最坏情况下，在第一选择状态下，与一个参照电压配线连接的放大电路30的输入端子的寄生电容比以往少，因此可比以往加块放大电路的输入电压的变化速度。

此外，在第一选择状态下，针对m个输入端子的每一个设定的加权比的合计理想的是以成为针对第一输入端子～第x输入端子的每一个设定的加权比的合计的二分之一以下的方式设定。或者，也可以在第一选择状态下接收解码器20所选择的信号的输入端子数“m”成为在第二选择状态下接收解码器20所选择的信号的所有输入端子数“x”的二分之一以下的正数的方式设定。例如，在第一选择状态下，与一个参照电压线连接的放大电路的输入端子数最小可设定为1。在与一个参照电压线连接的放大电路的输入端子数固定的情况下，第一选择状态下的放大电路30的输入电压的变化速度不依存于灰度电平，而是变得均匀。

另外，放大电路30的(x-m)个输入端子(Tm+1～Tx)在从第一选择状态切换为第二选择状态时，从输出电压VO变化为解码器20所选择的多个参照电压，但此时的电压变化在邻接参照电压的电压范围内或者电压值的差足够小的范围内。因此，(x-m)个输入端子的电压在切换为第二选择状态后迅速稳定。

如以上所述，通过图5所示的第一选择状态及第二选择状态的控制，加快放大电路30的各输入端子的电压变化，且还可实现不依存于所选择的灰度的电压变化速度。

图6是表示在一个数据期间内的放大电路30的输入端子的输入电压波形的一例的图。此外，在图6中，将从解码器20接收到一个像素的影像数据信号至接收下一个像素的影像数据信号的期间表示为一个数据期间。

如图6所示，一个数据期间具有第一期间Tc1以及接着第一期间Tc1的第二期间Tc2。在第一期间Tc1中，通过控制信号(CTL、XCTL)，放大电路30、选择器40及驱动速度控制电路50被设定为所述第一选择状态，在第二期间Tc2中被设定为第二选择状态。

在图6中，期间Tc1的实线波形W1是在第一选择状态下的放大电路30的m个输入端子接收多个参照电压时的电压波形。虚线波形W2是如以往的放大电路那样，在一个数据期间内维持所述第二选择状态的情况下的在放大电路30的x个输入端子接收多个参照电压时的电压波形。另外，在图6中，假定在解码器的选择电压从电位差大的参照电压VrM切换为参照电压Vr0的一个数据期间中，数据驱动器的n个所有输出进行相同的动作的最坏情况。

虚线波形W2在一个数据期间内，从在前一个的一个数据期间由解码器20选择的参照电压VrM变化为参照电压Vr0。此时，以往，由解码器20选择参照电压Vr0，并在一个数据期间内向每个输出的放大电路30的x个所有输入端子T1～Tx供给所述参照电压Vr0。

关于虚线波形W2的电压变化的速度，相对于参照电压Vr0的配线，各输出的放大电路30的输入端子T1～输入端子Tx的寄生电容(差动对晶体管的栅极寄生电容)的合计成为负载，且依存于还组合有传送所述参照电压Vr0的配线的电阻及电容或解码器自身的阻抗的时间常数。

另一方面，在本实施例中，在一个数据期间刚开始之后的第一期间Tc1中被设定为第一选择状态，参照电压Vr0被供给至放大电路30的输入端子T1～输入端子Tx中的m个。通过将被供给有参照电压Vr0的端子数m设定得少(最小设定为1)，成为参照电压Vr0的配线的负载的放大电路30的m个输入端子的寄生电容的合计变小。

由此，如图6所示，实线波形W1的电压变化比虚线波形W2快。另外，在输入端子数“m”固定的情况下，第一选择状态下的m个输入端子的电压变化速度不依存于灰度电平，而是变得均匀。

此外，在第一期间Tc1内，向放大电路30的(x-m)个输入端子供给输出电压VO。此处的输出电压VO是与供给至m个输入端子的参照电压Vr0对应的电压，且是与参照电压Vr0同等或者足够接近的电压。

另外，在第一期间Tc1中，通过激活驱动速度控制电路50，以使放大电路30的驱动速度在一个数据期间内保持为固定的方式进行控制。

在第二期间Tc2中被设定为第二选择状态，参照电压Vr0被供给至放大电路30的输入端子T1～输入端子Tx。此时，在第一期间Tc1中，向(x-m)个输入端子供给输出电压VO(≒Vr0)，在第二期间Tc2中切换为参照电压Vr0的供给，但其电位差小，因此迅速切换并稳定。

如以上所述，在本实施例中，可加速放大电路30的输入电压的变化，伴随于此，也能够加快放大电路30的输出电压的变化速度。另外，通过对本发明能够应用的所有灰度电平进行同样的控制，可使各灰度电平的放大电路30的输出电压的变化速度一致。

接着，以一例对可应用本实施例的解码器的规格进行说明。

图7A及图7B是表示作为适合于基于本实施例的DA转换电路(10、DC1)的规格的解码器20的动作的一例的图。

此外，图7A是表示将放大电路30的输入端子数“x”设为两个的情况下的适合的规格的图，图7B是表示将输入端子数“x”设为四个的情况下的适合的规格的图。另外，图7A及图7B均与阶段性地表示输出电压的电压值的灰度电平建立对应地表示解码器20所选择的参照电压Vref、数据信号的位码(位D3～位D0及位D4～位D0)、向放大电路30的输入端子T1～输入端子Tx的供给电压[V(T1)～V(Tx)]的关系。电压[V(T1)～V(Tx)]表示与基于数字数据由解码器20选择的参照电压Vref的对应关系。

在图7A的规格中，对输入端子T1、输入端子T2，作为参照电压群每隔两个电平设定参照电压Vr0、参照电压Vr1、参照电压Vr2、···。作为在一个数据期间供给至放大电路30的输入端子T1、输入端子T2的选择电压V(T1)、选择电压V(T2)，解码器20例如对偶数电平(2k)(k为0以上的整数)选择同一参照电压(Vrk、Vrk)，对奇数电平(2k+1)选择邻接参照电压(Vrk、Vr(k+1))。若将放大电路30的输入端子T1、输入端子T2的加权比设为1：1，则输出电压VO＝(V(T1)+V(T2))/2。对邻接的两个参照电压(Vrk、Vr(k+1))间进行2分割的各电平通过放大电路30的内插运算而成为线性特性。

此外，在图7A中，为了便于附图，示出了至15电平，但能够进一步扩张。通过电平数的扩张，对应的数字数据信号的位数也增加。

在图7A的规格中，在最坏情况为偶数电平时，相对于一个参照电压Vrk的配线，各输出的放大电路的输入端子T1、输入端子T2的寄生电容的合计成为负载。

另一方面，在为奇数电平时，相对于参照电压Vrk的配线，各输出的放大电路的输入端子T1的寄生电容的合计成为负载，相对于参照电压Vr(k+1)的配线，各输出的放大电路的输入端子T2的寄生电容的合计成为负载。因此，放大电路的输入端子对于一个参照电压的配线的寄生电容的合计值在奇数电平的情况下为偶数电平的情况下的二分之一。此时，在数据驱动器的输出数多的情况下，寄生电容的合计值的差会影响放大电路的输入端子的电压变化的速度。

若将本实施例应用于图7A的规格，则在一个数据期间刚开始之后的第一期间Tc1中被设定为第一选择状态，例如参照电压Vrk不依赖于灰度电平地被供给至放大电路30的输入端子T1～输入端子T2中的一个(T1)。成为参照电压Vrk的配线的负载的放大电路30的输入端子T1的寄生电容的合计始终为最坏情况的1/2。因此，加快放大电路30的输入端子(T1)的电压变化，且还可实现不依存于灰度电平的电压变化速度。然后，在接着第一期间Tc1的第二期间Tc2中被设定为第二选择状态，参照电压Vrk、参照电压Vr(k+1)根据灰度电平被分配至放大电路30的输入端子T1～输入端子T2，并迅速稳定。

在图7B的规格中，对放大电路30的包含输入端子T1～输入端子T4的四个输入端子，作为参照电压群，每隔四个电平设定参照电压Vr0、参照电压Vr1、参照电压Vr2、···。作为在一个数据期间供给至放大电路30的输入端子T1～输入端子T4的选择电压V(T1)、选择电压V(T2)、选择电压V(T3)、选择电压V(T4)，解码器20例如对电平(4k)选择同一参照电压(Vrk、Vrk、Vrk、Vrk)，对电平(4k+1)选择邻接的两个参照电压(Vrk、Vr(k+1)、Vrk、Vrk)，对电平(4k+2)选择邻接的两个参照电压(Vr(k+1)、Vr(k+1)、Vrk、Vrk)，对电平(4k+1)选择邻接的两个参照电压(Vrk、Vr(k+1)、Vr(k+1)、Vr(k+1))。此处，k设为0以上的整数。

若将放大电路的输入端子T1、输入端子T2、输入端子T3、输入端子T4的加权比设为1：1：1：1，则输出电压VO＝(V(T1)+V(T2)+V(T3)+V(T4))/4。对邻接的两个参照电压(Vrk、Vr(k+1))间进行4分割的各电平通过放大电路的内插运算而成为线性特性。此外，为了便于附图，图7B示出了至24电平，但能够进一步扩张。通过电平数的扩张，对应的数字数据信号的位数也增加。

在图7B的规格中，在最坏情况为电平(4k)时，相对于一个参照电压Vrk的配线，各输出的放大电路的输入端子T1～输入端子T4的寄生电容的合计成为负载。另一方面，在为电平(4k+1)时，相对于参照电压Vrk、参照电压Vr(k+1)各自的配线，成为负载的放大电路的输入端子数为“3”及“1”，在为电平(4k+2)时，相对于参照电压Vrk、参照电压Vr(k+1)各自的配线，成为负载的放大电路的输入端子数为“2”及“2”，在为电平(4k+3)时，相对于参照电压Vrk、参照电压Vr(k+1)各自的配线，成为负载的放大电路的输入端子数为“1”及“3”。

因此，放大电路30的输入端子对于一个参照电压的配线的寄生电容的合计值相对于最坏情况的电平(4k)而言，最小为四分之一。在数据驱动器的输出数多的情况下，寄生电容的合计值的差会影响放大电路30的输入端子的电压变化的速度。

若将本实施例应用于图7B的规格，则在一个数据期间刚开始之后的第一期间Tc1中被设定为第一选择状态，例如参照电压Vrk不依赖于灰度电平地被供给至放大电路30的输入端子T1～输入端子T4中的一个(T1)。此时，成为参照电压Vrk的配线的负载的放大电路30的输入端子T1的寄生电容的合计始终为最坏情况的1/4。由此，加快放大电路30的输入端子(T1)的电压变化，且还可实现不依存于灰度电平的电压变化速度。在接着第一期间Tc1的第二期间Tc2中被设定为第二选择状态，参照电压Vrk、参照电压Vr(k+1)根据灰度电平被分配至放大电路30的输入端子T1～输入端子T4，并迅速稳定。

如以上所述，在将本实施例应用于图7A、图7B的规格的情况下，也可加速放大电路30的输入电压的变化，伴随于此，也能够加快放大电路30的输出电压的变化速度。另外，可使各灰度电平的放大电路30的输出电压的变化速度一致。

[实施例2]

图8是表示将图4所示的放大电路30的输入端子数“x”设为四个、将始终接收从解码器20输出的信号的输入端子数“m”设为一个时的放大电路30、选择器40及驱动速度控制电路50的内部结构的一例的电路图。

图8所示的放大电路30包括：N沟道金属氧化物半导体(Metal OxideSemiconductor，MOS)型的晶体管31_1～N沟道MOS型的晶体管31_4、N沟道MOS型的晶体管32_1～N沟道MOS型的晶体管32_4、电流源33_1～电流源33_4、P沟道MOS型的晶体管24及P沟道MOS型的晶体管25、及缓冲放大器。选择器40包括开关41_2～开关41_4及开关42_2～开关42_4。

在图8中，在形成第一差动对的晶体管31_1及晶体管32_1各自的源极，连接有向其一端施加接地电位VSS的电流源33_1的另一端。电流源33_1生成在所述第一差动对流动的电流作为偏置电流。在晶体管31_1的栅极经由节点n1连接有输入端子T1，在漏极连接有节点n11。向晶体管32_1的栅极施加所述放大电路30的输出电压VO，在其漏极连接有节点n12。

在形成第二差动对的晶体管31_2及晶体管32_2各自的源极，连接有向其一端施加接地电位VSS的电流源33_2的另一端。电流源33_2生成在所述第二差动对流动的电流作为偏置电流。经由节点n2及开关41_2向晶体管31_2的栅极施加输出电压VO，并且经由所述节点n2及开关42_2连接有输入端子T2。另外，在晶体管31_2的漏极连接有节点n11。向晶体管32_2的栅极施加输出电压VO，在其漏极连接有节点n12。开关41_2及开关42_2根据控制信号(CTL、XCTL)互补地被设定为接通状态及断开状态中的一者。此时，在开关41_2成为接通状态、开关42_2成为断开状态的情况下，向晶体管31_2的栅极供给输出电压VO。另一方面，在开关41_2成为断开状态、开关42_2成为接通状态的情况下，向晶体管31_2的栅极供给由输入端子T2接收的电压V(T2)。

在形成第三差动对的晶体管31_3及晶体管32_3各自的源极，连接有向其一端施加接地电位VSS的电流源33_3的另一端。电流源33_3生成在所述第三差动对流动的电流作为偏置电流。经由节点n3及开关41_3向晶体管31_3的栅极施加输出电压VO，并且经由节点n3及开关42_3连接有输入端子T3。另外，在晶体管31_3的漏极连接有节点n11。向晶体管32_3的栅极施加输出电压VO，在其漏极连接有节点n12。开关41_3及开关42_3根据控制信号(CTL、XCTL)被互补地设定为接通状态及断开状态中的一者。此时，在开关41_3成为接通状态、开关42_3成为断开状态的情况下，向晶体管31_3的栅极供给输出电压VO。另一方面，在开关41_3成为断开状态、开关42_3成为接通状态的情况下，向晶体管31_3的栅极供给由输入端子T3接收的电压V(T3)。

在形成第四差动对的晶体管31_4及晶体管32_4各自的源极，连接有向其一端施加接地电位VSS的电流源33_4的另一端。电流源33_4生成在所述第四差动对流动的电流作为偏置电流。经由节点n4及开关41_4向晶体管31_4的栅极施加输出电压VO，并且经由节点n4及开关42_4连接有输入端子T4。另外，在晶体管31_4的漏极连接有节点n11。向晶体管32_4的栅极施加输出电压VO，在其漏极连接有节点n12。开关41_4及开关42_4根据控制信号(CTL、XCTL)被互补地设定为接通状态及断开状态中的一者。此时，在开关41_4成为接通状态、开关42_4成为断开状态的情况下，向晶体管31_4的栅极供给输出电压VO。另一方面，在开关41_4成为断开状态、开关42_4成为接通状态的情况下，向晶体管31_4的栅极供给由输入端子T4接收的电压V(T4)。

晶体管24及晶体管25构成电流镜电路。所述电流镜电路的初级侧的晶体管25的栅极及漏极连接于节点n12，次级侧的晶体管24的漏极连接于节点n11。晶体管24及晶体管25的栅极彼此连接，并向各个源极施加电源电位VDD。

缓冲放大器36作为输出电路发挥功能，所述输出电路通过将与节点n11上的电压对应的放大电流送出至输出端子Sk来生成输出电压VO。作为所述输出电路的缓冲放大器36经由输出端子Sk输出所述输出电压VO，并且供给至晶体管32_1～晶体管32_4各自的栅极及开关41_2～开关41_4。

进而，在图8所示的实施例中，驱动速度控制电路50包括与电流源33_1并联地连接的电流源51_1及开关52，所述电流源33_1生成在第一差动对、即包括第一输入端子T1的差动对(31_1、32_1)流动的偏置电流。电流源51_1的一端连接于开关52，另一端连接于形成第一差动对的晶体管31_1及晶体管32_1各自的源极。开关52根据控制信号CTL被设定为接通状态及断开状态。开关52在被设定为接通状态的情况下，向电流源51_1的一端施加接地电位VSS，在被设定为断开状态的情况下，使电流源51_1的一端为打开状态(高阻抗状态)。因此，在根据控制信号CTL而开关52成为接通状态的情况下，除了由电流源33_1生成的偏置电流以外，电流源51_1在第一差动对(31_1、32_1)还流动规定的定电流。

此外，图8所示的放大电路30及驱动速度控制电路50的结构对应于基于图7B的规格的解码器20。此外，在将图8所示的放大电路30的输入端子T1、输入端子T2、输入端子T3、输入端子T4的加权比设为1：1：1：1的情况下，例如，可分别由同一尺寸的晶体管构成差动对(31_1、32_1)、差动对(31_2、32_2)、差动对(31_3、32_3)、差动对(31_4、32_4)，并将电流源33_1、电流源33_2、电流源33_3、电流源33_4各自的电流值设为同一。

图9A及图9B是表示在图8所示的结构中将图5所示的“x”设为4、将“m”设为1的情况下的、放大电路30及驱动速度控制电路50分别在第一选择状态及第二选择状态下的输入输出状态的图。此外，反相输入端子FB与选择器40的状态与图5同样，并省略记载。

另外，在图9A及图9B中，将由解码器20选择的多个参照电压设为邻接的两个参照电压Vrk、Vr(k+1)，表示第一选择状态(第一期间Tc1)及第二选择状态(第二期间Tc2)下的向放大电路30的输入端子的供给电压以及输出电压。

以下，参照图6、图9A及图9B，对图8所示的结构的动作进行说明。

首先，在一个数据期间刚开始之后的第一期间Tc1中，图8所示的放大电路30及驱动速度控制电路50被设定为第一选择状态。即，接收控制信号CTL的开关41_2、开关41_3及开关41_4被设定为接通状态，接收控制信号XCTL的开关42_2、开关42_3及开关42_4被设定为断开状态。进而，驱动速度控制电路50的开关52_1成为接通状态，电流源51_1激活(运行)。此处，向放大电路30的第一输入端子～第四输入端子中的第一输入端子T1输入基于影像数字数据选择的参照电压Vrk，向第二输入端子T2～第四输入端子T4供给放大电路的输出电压VO(＝Vrk)。

由此，在第一期间Tc1中，相对于对数据驱动器的各输出的放大电路30的所有输入端子选择同一参照电压Vrk的现有的最坏情况，成为参照电压Vrk的配线的负载的放大电路30的输入端子的寄生电容仅为第一输入端子T1。因此，放大电路30的第一输入端子T1的电压变化被加速。此外，包括第二输入端子T2～第四输入端子T4的差动对无助于差动放大动作，因此通过使驱动速度控制电路50(电流源51_1、开关52_1)激活(运行)，可使包括第一输入端子T1的差动对(31_1、31_2)的差动放大动作加速。由此，放大电路30的驱动速度的降低得到抑制，并维持在所期望的驱动速度。例如，驱动速度控制电路50的电流源51_1的电流也可设为与对包括输入端子T2～输入端子T4的差动对进行驱动的电流源33_2～电流源33_4的合计相同。另外，驱动速度控制电路50也可设为代替追加电流源51_1，而切换设定电流源33_1的电流值的偏置电压来增加电流的结构。由此，加快放大电路30的输入端子(T1)的电压变化，且还可实现不依存于灰度电平的电压变化速度。

然后，在接着第一期间Tc1的第二期间Tc2中，图8所示的放大电路30及驱动速度控制电路50被设定为第二选择状态。即，接收控制信号CTL的开关41_2、开关41_3及开关41_4被设定为断开状态，接收控制信号XCTL的开关42_2、开关42_3及开关42_4被设定为接通状态。进而，驱动速度控制电路50的开关52_1成为断开状态，电流源51_1非激活(停止)。此处，继续向放大电路30的第一输入端子T1供给参照电压Vrk，向第二输入端子T2～第四输入端子T4分别供给基于影像数字数据选择的参照电压Vrk或者参照电压Vr(k+1)。

由此，放大电路30成为通常动作，输出电压VO迅速到达目标电压并稳定。

此外，在所述第一选择状态下，解码器20选择两个参照电压Vrk及Vr(k+1)中的其中一个参照电压Vrk并输出，因此放大电路30输出具有与参照电压Vrk为相同电位的电压VLz的输出电压VO。

另一方面，在第二选择状态下，解码器20选择不包含重复的参照电压在内的两个参照电压Vrk、Vr(k+1)并输出，因此放大电路30输出具有将这两个参照电压Vrk、Vr(k+1)内分的四个电平的电压VLz～电压VL(z+3)的任一个的输出电压VO。

在从第一选择状态切换为第二选择状态时，电压变化成为两个参照电压Vrk、Vr(k+1)间的电平数负1的电位差以下，最大成为从输出电压VLz至输出电压VL(z+3)的三个灰度电平的差。然而，两个参照电压Vrk、Vr(k+1)的电压差相对于图3的参照电压群VX的电压范围而言足够小，因此输出电压VO相对于两个参照电压Vrk、Vr(k+1)间的三个灰度电平的差迅速到达目标电压。

以下，参照图10，对在第一选择状态下进行的放大电路30的高速化进行说明。此外，图10表示第一选择状态下的灰度电压生成电路10、解码器20、放大电路30及选择器40的等效电路。

如图10所示，在第一选择状态(第一期间Tc1)下，各放大电路30的仅一个输入端子(T1)连接于供给规定的参照电压(Vr0)的配线。此时，放大电路30将供给至输入端子(T1)的参照电压(Vr0)放大，并将所得的电压作为输出电压VO输出。

因此，与一个参照电压Vr0的配线连接的放大电路30的输入端子的寄生电容的合计被削减至如以往的最坏情况那样成为所有输入端子(T1～T4)的寄生电容的合计的情况下的1/4。由此，能够大幅度加快放大电路30的输入端子(T1)的电压变化，并且还可缩小伴随来自参照电压生成电路10的配线长度的不同的放大电路30的输入端子的电压变化速度的差。

进而，在第一选择状态下，与灰度电平无关地仅向放大电路30的一个输入端子(T1)供给参照电压，因此放大电路30的输入端子的电压变化速度无论灰度电平如何，均得以均匀化。

如此，在本实施例中，第一选择状态的放大电路30的输入端子的电压变化速度提高，且变化速度的偏差得到抑制。因此，还能够减小对显示装置200的数据线D1～数据线Dn进行驱动的放大电路30的输出电压VO的信号延迟或延迟偏差，从而可实现良好的显示品质。

[实施例3]

图11是表示将图4所示的放大电路30的输入端子数“x”设为四个、将始终接收解码器20所选择输出的信号的输入端子数“m”设为两个的情况下的放大电路30、选择器40及驱动速度控制电路50的内部结构的一例的电路图。此外，在图11所示的结构中，从图8所示的选择器40省略开关41_3及开关42_3，且作为驱动速度控制电路50除了电流源51_1及开关52_1以外还新设置了电流源51_3及开关52_3，除此方面以外的其他结构与图8所示同一。另外，解码器20设为对应于图7B的规格。

即，在图11所示的结构中，在形成第三差动对的晶体管31_3的栅极连接有输入端子T3。进而，与电流源33_3并联地连接有作为驱动速度控制电路50的电流源51_3及开关52_3，所述电流源33_3生成在形成所述第三差动对的晶体管31_3及晶体管32_3流动的偏置电流。

图12A及图12B是表示在图11所示的结构中将图5所示的“x”设为4、将“m”设为2的情况下的放大电路30及驱动速度控制电路50分别在第一选择状态及第二选择状态下的输入输出状态的图。此外，反相输入端子FB与选择器40的状态与图5同样，并省略记载。

另外，在图12A及图12B中，将由解码器20选择的多个参照电压设为邻接的两个参照电压Vrk、Vr(k+1)，表示第一选择状态(第一期间Tc1)及第二选择状态(第二期间Tc2)下的向放大电路30的输入端子的供给电压以及输出电压。

以下，参照图6、图12A及图12B，对图11所示的结构的动作进行说明。

首先，在一个数据期间刚开始之后的第一期间Tc1中，图11所示的放大电路30及驱动速度控制电路50被设定为第一选择状态。即，接收控制信号CTL的开关41_2、开关41_4被设定为接通状态，接收控制信号XCTL的开关42_2、开关42_4被设定为断开状态。进而，驱动速度控制电路50的开关52_1及开关52_3成为接通状态，电流源51_1及电流源51_3激活(运行)。此处，向放大电路30的第一输入端子～第四输入端子中的第一输入端子T1、第三输入端子T3分别输入基于影像数字数据选择的参照电压Vrk及参照电压Vr(k+1)，向第二输入端子T2、第四输入端子T4供给放大电路的输出电压VO。此时，若对输入端子T1、输入端子T3设定的加权比相等，则输出电压VO成为参照电压Vrk、参照电压Vr(k+1)的中间电压(Vrk+Vr(k+1))/2。

由此，在第一期间Tc1中，相对于对数据驱动器的各输出的放大电路的所有输入端子选择同一参照电压Vrk的现有的最坏情况，成为参照电压Vrk的配线的负载的放大电路30的输入端子的寄生电容仅为第一输入端子T1。进而，成为参照电压Vr(k+1)的配线的负载的放大电路30的输入端子的寄生电容仅为第三输入端子T3。因此，放大电路30的第一输入端子T1及第三输入端子T3各自的电压变化被加速。

此外，包括第二输入端子T2、第四输入端子T4的差动对无助于差动放大动作，因此通过使驱动速度控制电路50(电流源51_1及电流源51_3、开关52_1及开关52_3)激活(运行)，而使包括第一输入端子T1的差动对(31_1、32_1)及包括第三输入端子T3的差动对(31_3、32_3)的差动放大动作加速。由此，放大电路30的驱动速度的降低得到抑制，并维持在所期望的驱动速度。例如，驱动速度控制电路50的电流源51_1及电流源51_3的合计电流也可设为与对包括输入端子T2、输入端子T4的差动对进行驱动的电流源33_2及电流源33_4的合计电流相同。由此，加快放大电路30的输入端子(T1、T3)的电压变化，且还可实现不依存于灰度电平的电压变化速度。

然后，在接着第一期间Tc1的第二期间Tc2中，图11所示的放大电路30及驱动速度控制电路50被设定为第二选择状态。即，接收控制信号CTL的开关41_2及开关41_4被设定为断开状态，接收控制信号XCTL的开关42_2、开关42_4被设定为接通状态。进而，驱动速度控制电路50的开关52_1及开关52_3成为断开状态，电流源51_1及电流源51_3非激活(停止)。此处，向放大电路30的第一输入端子T1～第四输入端子T4包含重复的参照电压在内分别供给基于影像数字数据选择的参照电压Vrk或者参照电压Vr(k+1)。由此，放大电路30成为通常动作，输出电压VO迅速到达目标电压并变得稳定。

此外，在第一选择状态下，解码器20选择两个参照电压Vrk、Vr(k+1)并输出，因此放大电路30输出具有参照电压Vrk、参照电压Vr(k+1)的中间电压VL(z+2)的输出电压VO。

另一方面，在第二选择状态下，解码器20选择包含重复的参照电压在内的两个参照电压Vrk、Vr(k+1)并输出，因此放大电路30输出具有将两个参照电压Vrk、Vr(k+1)内分的四个电平的电压VLz～电压VL(z+3)的任一个的输出电压VO。

在从第一选择状态切换为第二选择状态时，电压变化为两个参照电压Vrk、Vr(k+1)间的电位差的1/2以下，最大也成为从输出电压VL(z+2)至输出电压VLz的两个灰度电平差。然而，两个参照电压Vrk、Vr(k+1)的电压差相对于图3的参照电压群VX的电压范围而言足够小，因此输出电压VO相对于两个参照电压Vrk、Vr(k+1)间的两个灰度电平的差迅速到达目标电压。

以下，参照图13，对在第一选择状态下进行的放大电路30的高速化进行说明。此外，图13表示第一选择状态下的灰度电压生成电路10、解码器20、放大电路30及选择器40的等效电路。

如图13所示，在第一选择状态(第一期间Tc1)下，各放大电路30的两个输入端子T1、T3分别连接于不同的参照电压Vr0、参照电压Vr1各自的配线。此时，放大电路30输出具有供给至输入端子T1、输入端子T3的参照电压Vr0、参照电压Vr1的中间电压的输出电压VO。

由此，与一个参照电压(Vr0或者Vr1)的配线连接的放大电路30的输入端子的寄生电容的合计被削减至如以往的最坏情况那样成为所有输入端子(T1～T4)的寄生电容的合计的情况下的1/4。由此，能够大幅度加快放大电路30的输入端子(T1、T3)的电压变化，并且还可缩小伴随来自参照电压生成电路10的配线长度的不同的放大电路30的输入端子的电压变化速度的差。

进而，在第一选择状态下，与灰度电平无关地向放大电路30的两个输入端子(T1、T3)分别供给不同的参照电压，因此放大电路30的输入端子的电压变化速度无论灰度电平如何，均得以均匀化。

因此，根据本实施例，第一选择状态的放大电路30的输入端子的电压变化速度提高，且变化速度的偏差得到抑制，因此还可减小对显示装置的数据线进行驱动的放大电路30的输出电压VO的信号延迟或延迟偏差，从而可实现良好的显示品质。

此外，在图4所示的一例中，作为数模电路的转换电路DC1中包括驱动速度控制电路50，但在第一选择状态下的驱动速度的降低微小的情况下，也可不包括所述驱动速度控制电路50。

总之，作为数模电路，只要是包括以下的参照电压生成部、解码器、选择器及放大电路即可。

即，参照电压生成部(10)生成具有互不相同的电压值的参照电压群(VX)。解码器(20)接收数字数据信号(例如J1)，并基于所述数字数据信号，从参照电压群中选择包含重复的参照电压在内的多个参照电压并输出。放大电路(30)包括第一输入端子～第x输入端子(T1～Tx)，并将以预先设定的加权比对由第一输入端子～第x输入端子分别接收的多个参照电压进行平均化而放大的电压作为输出电压(VO)输出。选择器(40)接收指定第一选择状态或者第二选择状态的控制信号(CTL、XCTL)，并根据第一选择状态或者第二选择状态，切换向放大电路(30)的第一输入端子～第x输入端子(T1～Tx)中的除了m个输入端子(T1～Tm)以外的(x-m)个输入端子(Tm+1～Tx)供给的电压。在控制信号表示第一选择状态的情况下，选择器(40)向放大电路的第一输入端子～第x输入端子中的(x-m)个输入端子(Tm+1～Tx)供给自身的输出电压(VO)。另一方面，在控制信号表示第二选择状态的情况下，选择器(40)向所述(x-m)个输入端子供给从解码器输出的多个参照电压。

Claims (11)

1.一种数模转换电路，其特征在于，包括：

参照电压生成部，生成具有互不相同的电压值的参照电压群；

解码器，接收数字数据信号，并基于所述数字数据信号从所述参照电压群中选择包含重复的参照电压在内的多个参照电压并输出；

放大电路，包括第一输入端子～第x输入端子，其中x为2以上的整数，并将以预先设定的加权比对由所述第一输入端子～第x输入端子分别接收的所述多个参照电压进行平均化而放大的电压作为输出电压输出；以及

选择器，接收指定第一选择状态或者第二选择状态的控制信号，并根据所述第一选择状态或者所述第二选择状态，切换向所述放大电路的所述第一输入端子～所述第x输入端子中的除了m个输入端子以外的x-m个输入端子供给的电压，其中m为1以上且小于x的整数，且

在所述控制信号表示所述第一选择状态的情况下，所述选择器向所述放大电路的所述第一输入端子～所述第x输入端子中的所述x-m个输入端子供给所述输出电压，另一方面，在所述控制信号表示所述第二选择状态的情况下，所述选择器向所述x-m个输入端子供给所述多个参照电压。

2.根据权利要求1所述的数模转换电路，其特征在于，所述放大电路为将所述第一输入端子～第x输入端子设为非反相输入端子、并向自身的反相输入端子供给所述输出电压的运算放大器。

3.根据权利要求1或2所述的数模转换电路，其特征在于，所述放大电路包括：

差动级电路，包括同一导电型的第一差动对～第x差动对；

电流镜电路，共用连接于所述多个差动对的输出端；以及

输出电路，经由输出端子输出所述输出电压，且

所述第一差动对～第x差动对各自的其中一个输入端构成所述放大电路的所述第一输入端子～第x输入端子，所述第一差动对～第x差动对各自的另一个输入端反馈连接于所述输出端子，

所述输出电路接收所述多个差动对的输出端与所述电流镜电路的连接点对的至少一者的电压，并生成与所述电压对应的所述输出电压。

4.根据权利要求1或2所述的数模转换电路，其特征在于，所述放大电路根据控制信号，针对规定的每个数据期间在所述数据期间内的开头的第一期间内被设定为所述第一选择状态，在接着所述第一期间的第二期间内被设定为所述第二选择状态。

5.根据权利要求1至4中任一项所述的数模转换电路，其特征在于，在所述放大电路中，以针对所述m个输入端子的每一个设定的加权比的合计成为针对所述第一输入端子～所述第x输入端子的每一个设定的加权比的合计的二分之一以下的方式设定。

6.根据权利要求1至4中任一项所述的数模转换电路，其特征在于，在所述放大电路中，以所述m成为所述x的二分之一以下的正数的方式设定。

7.根据权利要求1至6中任一项所述的数模转换电路，其特征在于，包括驱动速度控制电路，所述驱动速度控制电路根据所述控制信号被设定为激活状态或者非激活状态，在被设定为所述激活状态的情况下进行所述放大电路的驱动速度的控制，

所述驱动速度控制电路在所述控制信号表示所述第一选择状态的情况下成为激活状态，在所述控制信号表示所述第二选择状态的情况下成为非激活状态，由此在所述第一选择状态与所述第二选择状态下使所述放大电路的驱动速度相等。

8.根据权利要求7所述的数模转换电路，其特征在于，所述放大电路包括第一电流源～第x电流源与第一差动对～第x差动对，所述第一差动对～第x差动对在输入端的一者形成所述第一输入端子～第x输入端子，所述第一电流源～第x电流源各别地生成流过所述第一差动对～第x差动对的每一个的电流，

所述驱动速度控制电路包括电流增加部件，所述电流增加部件使m个电流源中的至少一个电流源的电流值增加，所述m个电流源生成在输入端的一者形成所述第一输入端～第x输入端子中的所述m个输入端子的差动对的每一个流动的电流，在所述控制信号表示所述第一选择状态的情况下，激活所述电流增加部件，另一方面，在所述控制信号表示所述第二选择状态的情况下，不激活所述电流增加部件。

9.根据权利要求8所述的数模转换电路，其特征在于，所述电流增加部件以激活时的所述第一选择状态下的所述m个电流源的电流值的合计与所述第二选择状态的所述第一电流源～第x电流源的电流值的合计成为同等程度的方式进行控制。

10.一种数据驱动器，生成具有与由影像数据信号表示的亮度电平对应的电压值的电压作为输出电压，并将其施加至显示面板，且所述数据驱动器的特征在于，包括：

参照电压生成部，生成具有互不相同的电压值的参照电压群；

解码器，接收所述影像数据信号，并从所述参照电压群中选择与由所述影像数据信号表示的亮度电平对应的、包含重复的参照电压在内的多个参照电压并输出；

放大电路，包括第一输入端子～第x输入端子，其中x为2以上的整数，并生成以预先设定的加权比对由所述第一输入端子～第x输入端子分别接收的所述多个参照电压进行平均化而放大的电压作为所述输出电压；以及

选择器，接收指定第一选择状态或者第二选择状态的控制信号，并根据所述第一选择状态或者所述第二选择状态，切换向所述放大电路的所述第一输入端子～所述第x输入端子中的除了m个个输入端子以外的x-m个输入端子供给的电压，其中m为1以上且小于x的整数，且

在所述控制信号表示所述第一选择状态的情况下，所述选择器向所述放大电路的所述第一输入端子～所述第x输入端子中的所述x-m个输入端子供给所述输出电压，另一方面，在所述控制信号表示所述第二选择状态的情况下，所述选择器向所述x-m个输入端子供给所述多个参照电压。

11.一种显示装置，其特征在于，包括：

显示面板；以及

数据驱动器，生成具有与由影像数据信号表示的亮度电平对应的电压值的电压作为输出电压，并将其施加至所述显示面板，

所述数据驱动器包括：

参照电压生成部，生成具有互不相同的电压值的参照电压群；

解码器，接收影像数据信号，并从所述参照电压群中选择与由所述影像数据信号表示的亮度电平对应的、包含重复的参照电压在内的多个参照电压并输出；

放大电路，包括第一输入端子～第x输入端子，其中x为2以上的整数，并生成以预先设定的加权比对由所述第一输入端子～第x输入端子分别接收的所述多个参照电压进行平均化而放大的电压作为输出电压；以及

选择器，接收指定第一选择状态或者第二选择状态的控制信号，并根据所述第一选择状态或者所述第二选择状态，切换向所述放大电路的所述第一输入端子～所述第x输入端子中的除了m个输入端子以外的x-m个输入端子供给的电压，其中m为1以上且小于x的整数，且

在所述控制信号表示所述第一选择状态的情况下，所述选择器向所述放大电路的所述第一输入端子～所述第x输入端子中的所述x-m个输入端子供给所述输出电压，另一方面，在所述控制信号表示所述第二选择状态的情况下，所述选择器向所述x-m个输入端子供给所述多个参照电压。

Images