CN114068617A - 阻变存储器件 - Google Patents
阻变存储器件 Download PDFInfo
- Publication number
- CN114068617A CN114068617A CN202111391563.4A CN202111391563A CN114068617A CN 114068617 A CN114068617 A CN 114068617A CN 202111391563 A CN202111391563 A CN 202111391563A CN 114068617 A CN114068617 A CN 114068617A
- Authority
- CN
- China
- Prior art keywords
- resistive
- layer
- memory device
- electrode layer
- resistive memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种适于三维堆叠的阻变存储器件,包括至少一个阻变存储单元,每个单元包括晶体管和阻变存储元件。晶体管包括沿第一方向延伸且包括沟道区和在第一方向上位于沟道区两端的第一源漏区和第二源漏区的有源层、至少部分环绕沟道区的栅氧层、至少部分环绕栅氧层的栅极。阻变存储元件包括沿第一方向延伸的第一电极层、至少部分环绕第一电极层的阻变功能层和至少部分环绕阻变功能层的第二电极层。有源层和第一电极层沿第一方向连接为一体并在垂直于第一方向上的横截面形状相同且为多边形。多边形顶点和棱边的电场较强,能提升存储器件的可靠性和一致性、降低阻变存储元件的操作电压和功耗。该器件在空间上可三维延展,能实现三维垂直型堆叠的存储器。
Description
技术领域
本公开的实施例涉及一种阻变存储器件。
背景技术
阻变存储器件(resistive random access memory,RRAM)和传统的非电易失性存储器件相比,具有物理结构简单、多比特存储和循环擦写特性优良等优点。阻变存储器件在内存计算中也表现出优异的性能,可以完成较高难度的人工智能任务。随着对存储和计算应用规模和存储密度的要求越来越高,三维阻变存储器件逐渐成为主流发展趋势。
发明内容
本公开至少一实施例提供一种阻变存储器件,包括至少一个阻变存储单元,所述至少一个阻变存储单元中的每个包括晶体管和阻变存储元件。晶体管包括有源层、栅氧层和栅极。有源层沿第一方向延伸,包括沟道区以及在所述第一方向上位于所述沟道区两端的第一源漏区和第二源漏区。栅氧层设置在所述有源层上且至少部分环绕所述沟道区。栅极设置在所述栅氧层的远离所述有源层的一侧且至少部分环绕所述栅氧层。阻变存储元件包括第一电极层、阻变功能层和第二电极层。第一电极层沿所述第一方向延伸。阻变功能层设置在所述第一电极层上且至少部分环绕所述第一电极层。第二电极层设置在所述阻变功能层的远离所述第一电极层的一侧且至少部分环绕所述阻变功能层。其中,所述有源层和所述第一电极层沿所述第一方向连接为一体,并且所述有源层和所述第一电极层在垂直于所述第一方向上的横截面的形状相同且为多边形。如此,多边形的顶点和棱边上的电场相较于平板的电场有明显的电场场强增强效果,能够在此处引导导电通路的形成,进而有利于提升存储器件的可靠性和一致性,能够有效降低阻变存储元件的操作电压和功耗。同时,由于该结构在空间上具有三维延展潜力,该器件可以实现三维垂直型堆叠的存储器。
例如,本公开至少一实施例提供的阻变存储器件中,所述多边形包括三角形、矩形、五边形或者六边形。
例如,本公开至少一实施例提供的阻变存储器件中,所述栅氧层、所述栅极、所述阻变功能层和所述第二电极层在垂直于所述第一方向上的横截面的形状相同且为与所述有源层和所述第一电极层在垂直于所述第一方向上的横截面的形状相对应的多边形环状。
例如,本公开至少一实施例提供的阻变存储器件中,所述多边形的边长在50nm至100nm范围内。
例如,本公开至少一实施例提供的阻变存储器件中,所述阻变功能层在垂直于所述第一方向上的厚度在3nm至50nm范围内,所述第二电极层在垂直于所述第一方向上的厚度在50nm至500nm范围内。
例如,本公开至少一实施例提供的阻变存储器件中,所述栅氧层的在垂直于所述第一方向上的厚度在3nm至50nm范围内,以及所述栅极的在垂直于所述第一方向上的厚度在50nm至500nm范围内。
例如,本公开至少一实施例提供的阻变存储器件中,所述有源层和所述第一电极层的材料不同。
例如,本公开至少一实施例提供的阻变存储器件中,所述第一电极层的材料包括锡、钨或铂,所述阻变功能层的材料包括氧化铪、氧化钽或氧化钛,所述第二电极层的材料包括锡、钛、铝或钨。
例如,本公开至少一实施例提供的阻变存储器件中,所述阻变功能层包括至少部分环绕所述第一电极层的第一子阻变功能层和在所述第一子阻变功能层远离所述第一电极层一侧且至少部分环绕所述第一子阻变功能层的第二子阻变功能层,所述第一子阻变功能层和所述第二子阻变功能层的材料不同。
例如,本公开至少一实施例提供的阻变存储器件中,第一子阻变功能层在垂直于所述第一方向上的厚度在3nm至50nm范围内,所述第二子阻变功能层在垂直于所述第一方向上的厚度在10nm至100nm范围内。
例如,本公开至少一实施例提供的阻变存储器件中,所述第一子阻变功能层的材料包括氧化铪或氧化钛,所述第二子阻变功能层的材料包括氧化钽。
例如,本公开至少一实施例提供的阻变存储器件中,所述阻变存储元件的所述第一电极层、所述阻变功能层和所述第二电极层在所述第一方向上具有相同尺寸,且所述尺寸在3nm至10μm范围内。
例如,本公开至少一实施例提供的阻变存储器件中,所述晶体管的所述沟道区、所述栅氧层和所述栅极在所述第一方向的方向上具有相同尺寸,且所述尺寸在3nm至10μm的范围内。
例如,本公开至少一实施例提供的阻变存储器件中,所述至少一个阻变存储单元包括多个阻变存储单元;所述多个阻变存储单元在第一方向上堆叠成至少一层阻变存储单元阵列,所述至少一层阻变存储单元阵列中的每层包括排列为多行多列的多个阻变存储单元。
例如,本公开至少一实施例提供的阻变存储器件中,所述至少一层阻变存储单元阵列包括多层阻变存储单元阵列,所述多层阻变存储单元阵列中的每层阻变存储单元阵列包含相同数量且排列为多行多列的多个阻变存储单元,并且每一层阻变存储单元阵列的行数和列数相同;所述阻变存储器件还包括多条第一信号线、多条第二信号线和多条第三信号线;每层阻变存储单元阵列中的多个阻变存储单元的阻变存储元件的第二电极层在垂直于所述第一方向的平面上连接为一体且分别与所述多个第一信号线之一连接;每层阻变存储单元阵列中的多个阻变存储单元的晶体管的栅极在垂直于所述第一方向的平面上连接为一体且分别与所述多个第二信号线之一连接;以及所述多层阻变存储单元阵列中的底层阻变存储单元阵列或顶层阻变存储单元阵列中的每一行或每一列阻变存储单元的晶体管的有源层分别与所述多个第三信号线之一连接。
附图说明
为了更清楚地说明本公开实施例的技术方案,下面将对实施例的附图作简单地介绍,显而易见地,下面描述中的附图仅仅涉及本公开的一些实施例,而非对本公开的限制。
图1是本公开至少一实施例提供的阻变存储器件的立体示意图。
图2A是图1所示的阻变存储器件在第一方向上的纵截面示意图。
图2B是图1所示的阻变存储器件的晶体管在垂直于第一方向上的横截面示意图。
图2C是图1所示的阻变存储器件的阻变存储元件在垂直于第一方向上的横截面示意图。
图3A是图1所示阻变存储器件的内部横截面的电场场强分布图。
图3B是图1所示阻变存储器件的内部顶点的电场场强分布图。
图3C示出了平板结构的阻变存储器件的内部纵截面的电场场强分布图。
图3D示出了圆环结构的阻变存储器件的内部横截面的电场场强分布图。
图4是本公开至少一实施例提供的阻变存储器件的另一立体示意图。
图5A是图4所示的阻变存储器件的纵截面示意图。
图5B是图4所示的阻变存储器件中的阻变存储元件的横截面示意图。
图6是本公开至少一实施例提供的阻变存储器件的另一立体示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例的附图,对本公开实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本公开的一部分实施例,而不是全部的实施例。基于所描述的本公开的实施例,本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例,都属于本公开保护的范围。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
如前所述,三维阻变存储器件逐渐成为主流发展趋势。三维阻变存储器件可以通过若干阻变存储元件的交叉阵列的形式来实现,但由于交叉阵列中的各个阻变存储元件之间容易出现串扰进而产生漏电流等问题,因此需要为交叉阵列中的各个阻变存储元件配备选通器,例如,选通器可以采用场效应晶体管。选通器的存在使得三维阻变存储器件的交叉阵列通常采用平板结构的形式,而不采用密度更高的垂直结构的形式。随着集成电路的小型化发展,平板结构越来越难以满足高密度的需求,并且晶体管的工艺尺寸也越来越小,使得作为选通器的晶体管的工作电压越来越低,但阻变存储元件的操作电压相比于作为选通器的晶体管依然较高,因此,亟需能够使用密度更高的垂直结构并且具有降低的操作电压的阻变存储器件。
本公开至少一实施例提供一种阻变存储器件。该阻变存储器件包括至少一个阻变存储单元,至少一个阻变存储单元中的每个包括晶体管和阻变存储元件。该晶体管包括:有源层,沿第一方向延伸,包括沟道区以及在第一方向上位于沟道区两端的第一源漏区和第二源漏区;栅氧层,设置在有源层上且至少部分环绕沟道区;以及栅极,设置在栅氧层的远离有源层的一侧且至少部分环绕栅氧层。该阻变存储元件包括:第一电极层,沿第一方向延伸;阻变功能层,设置在第一电极层上且至少部分环绕第一电极层,以及第二电极层,设置在阻变功能层的远离第一电极层的一侧且至少部分环绕阻变功能层。其中,有源层和第一电极层沿第一方向连接为一体,并且有源层和第一电极层在垂直于第一方向上的横截面的形状相同且为多边形。
在上述阻变存储器件中,晶体管和阻变存储元件的结构均为外层环绕内层的“围墙型”结构,并且晶体管的有源层和阻变存储元件的第一电极层连接为一体,这有利于构建密度更高、结构更紧凑的三维垂直型堆叠的存储器;有源层和第一电极层在垂直于第一方向上的横截面的形状相同,这有利于搭载制备晶体管的“顺风车”来制备阻变存储元件,也即晶体管和阻变存储元件可以采用基本相同的半导体制备工艺形成,而无需增加额外的光刻工艺,节约成本;阻变存储元件的第一电极层的横截面的形状为多边形,这有利于增加其阻变功能层的局部电场,提高阻变存储器件的可靠性和一致性以及降低阻变存储器件的操作电压和功耗。
下面通过几个具体的实施例对本公开的阻变存储器件的结构和性能进行说明。
本公开至少一实施例提供一种阻变存储器件。图1是本公开至少一实施例提供的阻变存储器件的立体示意图。
如图1所示,该阻变存储器件包括至少一个阻变存储单元(图中示出一个阻变存储单元作为示例),每个阻变存储单元包括晶体管1和阻变存储元件2。晶体管1包括有源层11、栅氧层12和栅极13。阻变存储元件2包括第一电极层21、阻变功能层22和第二电极层23。有源层11和第一电极层21沿第一方向(图中的Z方向)延伸,并且在第一方向上连接为一体。
图2A是图1所示的阻变存储器件在第一方向上的纵截面示意图。图2B是图1所示的阻变存储器件的晶体管1在垂直于第一方向上的横截面示意图。图2C是图1所示的阻变存储器件的阻变存储元件2在垂直于第一方向上的横截面示意图。
如图2A和图2B所示,有源层11沿第一方向延伸,并且包括沟道区110以及在第一方向上位于沟道区110两端的第一源漏区111和第二源漏区112。有源层11在垂直于第一方向上的横截面的形状为多边形,例如三角形、矩形、五边形或六边形等,例如等边三角形、正方形、正五边形或者正六边形等,图1和图2B中示出为正方形作为示例。
例如,有源层11可以是横截面为多边形的纳米材料,例如可以是纳米线(nanowire)结构或纳米片(nanosheet)结构。有源层11的材料包括高掺杂的硅或锗等半导体材料,例如,其掺杂杂质可以为磷(P)或砷(As)等,掺杂浓度可以大于1×1019cm-3,例如,在一些示例中,掺杂浓度可以在1×1019cm-3到1×1020cm-3之间。并且,晶体管1可以是无结型场效应晶体管或结型场效应晶体管。在无结型场效应晶体管的情况下,有源层1在沟道区110、第一源漏区111以及第二源漏区112处具有相同类型和基本相同浓度的掺杂。在结型场效应晶体管的情况下,有源层1在沟道区110、第一源漏区111以及第二源漏区112处具有不同的掺杂类型和/或掺杂浓度。第一源漏区111可以用作晶体管1的源极,第二源漏区112可以用作晶体管1的漏极;或者,第一源漏区111用作晶体管1的漏极,第二源漏区112用作晶体管1的源极,本公开的实施例对此不做限定。
如图2A和图2B所示,栅氧层12设置在有源层11上且至少部分环绕沟道区110,例如完全环绕沟道区111。栅氧层12在垂直于第一方向上的横截面的形状为与有源层11在垂直于第一方向上的横截面的形状相对应的环状。例如,在有源层11在垂直于第一方向上的横截面为矩形的情况下,栅氧层12在垂直于第一方向上的横截面的形状为矩形环状。例如,在图2B的示例中,有源层11在垂直于第一方向上的横截面为正方形,栅氧层12在垂直于第一方向上的横截面的形状为正方形环状。例如,栅氧层12的材料可以是氧化铪(HfOy)、二氧化硅(SiO2)等氧化物,本公开的实施例对此不做限定。
如图2A和图2B所示,栅极13设置在栅氧层12上且至少部分环绕栅氧层12,例如,完全环绕栅氧层12。与栅氧层12类似地,栅极13在垂直于第一方向上的横截面的形状与有源层11在垂直于第一方向上的横截面的形状相对应的环状。例如,在有源层11在垂直于第一方向上的横截面的形状为矩形且栅氧层12在垂直于第一方向上的横截面的形状为矩形环状的情况下,栅极13在垂直于第一方向上的横截面的形状也为矩形环状。例如,在图2B的示例中,栅极13在垂直于第一方向上的横截面的形状为正方形环状。如此,有源层11、栅氧层12和栅极13形成外层环绕内层的矩形“围墙型”结构,这有利于与下文描述的阻变存储元件的“围墙型”结构保持一致,使阻变存储单元在空间上延展成的三维垂直型堆叠的存储器的结构更紧凑。例如,栅极13的材料可以是多晶硅(poly-Si)或一些高熔点金属如钨(W)、镍(Ni)等与多晶硅制成的合金材料,本公开的实施例对此不做限定。
例如,在一些实施例中,如图2A所示,沟道区110、栅氧层12和栅极13在第一方向上的尺寸L1是相同的,例如,尺寸L1可以为3nm至10μm,例如3nm、200nm、1μm、5nm10μm等。这有利于制备过程的简化,也有利于阻变存储单元在空间上延展成密度更高、排布更紧凑的三维垂直型堆叠的存储器。
如图2A和图2C所示,阻变存储元件2的第一电极层21沿第一方向延伸,并且第一电极层21和晶体管1的有源层11沿第一方向连接为一体。这使得晶体管1的有源层和阻变存储元件2的第一电极层21可以一并制备,有利于制备过程的简化。例如,第一电极层21和有源层11在垂直于第一方向上的横截面的形状相同,例如为三角形、矩形、五边形或六边形,例如为等边三角形、正方形、正五边形或者正六边形等,图2C中示出为正方形作为示例。这有利于增加其阻变功能层22的局部电场,提高阻变存储器件的可靠性和一致性以及降低阻变存储器件的操作电压和功耗(下文将结合图3A至图3D详细描述)。例如,第一电极层21的材料与晶体管1的有源层11的材料不同。例如,在一些示例中,第一电极层21的材料可以包括锡(TiN)、钨(W)、铂(Pt)等材料,本公开的实施例对此不做限定。
阻变功能层22设置在第一电极层21上且至少部分环绕第一电极层21,例如完全环绕第一电极层21。阻变功能层22在垂直于第一方向上的横截面的形状为与第一电极层21在垂直于第一方向上的横截面的形状相对应的环状。例如,在第一电极层21在垂直于第一方向上的横截面为矩形的情况下,阻变功能层22在垂直于第一方向上的横截面的形状为矩形环状。例如,在图2C的示例中,阻变功能层22在垂直于第一方向上的横截面的形状为正方形环状。例如,阻变功能层22的材料可以包括氧化铪(HfOx)、氧化钽(TaOx)和氧化钛(TiOx)等材料,本公开的实施例对此不做限定。
第二电极层23设置在阻变功能层22的远离第一电极层21的一侧且至少部分环绕阻变功能层22,例如完全环绕阻变功能层22。与阻变功能层22类似地,第二电极层23可以在垂直于第一方向上的横截面的形状为与第一电极层21在垂直于第一方向上的横截面的形状相对应的环状。例如,在第一电极层21在垂直于第一方向上的横截面的形状为矩形且阻变功能层22在垂直于第一方向上的横截面的形状为矩形环状的情况下,第二电极层23在垂直于第一方向上的横截面的形状也为矩形环状。在图2C的示例中,第二电极层23在垂直于第一方向上的横截面的形状为正方形环状。如此,第一电极层21、阻变功能层22和第二电极层23形成外层环绕内层的多边形“围墙型”结构,这有利于增加阻变功能层22的局部电场,提高阻变存储器件的可靠性和一致性以及降低阻变存储器件的操作电压和功耗(下文将结合图3A至图3D详细描述)。例如,第二电极层22可以包括锡(TiN),钛(Ti)、铝(Al)或钨(W)等材料,本公开的实施例对此不做限定。
例如,如图2A所示,第一电极层21、阻变功能层22和第二电极层23在第一方向上的尺寸L2是相同的。例如,尺寸L2可以为3nm至10μm,例如可以为3nm、200nm、1μm、5μm10μm等。这有利于制备过程的简化,也有利于形成排布更紧凑的阵列结构,如下文将结合图6描述的。
例如,在一些实施例中,如图2B所示,作为有源层11和第一电极层21在垂直于第一方向上的横截面的形状的多边形的边长,也即有源层11和第一电极层21的厚度T1,可以为50nm至100nm,例如,50nm、80nm或100nm等。栅氧层12在垂直于第一方向上的厚度T2,也即栅氧层12在垂直于第一方向上的尺寸可以为50nm至100nm,例如,50nm、80nm或100nm等。栅极13环绕栅氧层12的厚度T3,也即栅极13在垂直于第一方向上的尺寸可以为50nm至100nm,例如50nm、80nm或100nm等。厚度T1、T2和T3可以相同或不同。例如,在一些实施例中,如图2C所示,阻变功能层22在垂直于第一方向上的厚度T4,也即阻变功能层在垂直于第一方向上的尺寸,可以为50nm至100nm,例如,50nm、80nm或100nm等。第二电极层23在垂直于第一方向上的厚度T5,也即第二电极层在垂直于第一方向上的尺寸,可以为50nm至100nm,例如50nm、80nm或100nm等。厚度T1、T4和T5可以相同或不同。这样的厚度尺寸有利于形成稳定的氧空位导电细丝又不造成冗余的浪费,且使得阻变存储器件整体上结构紧凑。
在该阻变存储器件中,有源层11和第一电极层21连接为一体且有源层11和第一电极层21在垂直于第一方向上的横截面的形状形同,使得可以搭载制备晶体管1的“顺风车”来制备阻变存储元件,而无需增加额外的光刻工艺,节约成本。该阻变存储器件的这种多边形“围墙型”结构能够增加其阻变功能层22的局部电场,有利于提高阻变存储器件的可靠性和一致性以及降低阻变存储器件的操作电压和功耗,下面结合图3A至图3D来描述。
例如,图3A是图1所示阻变存储器件的内部横截面的电场场强分布图。图3B是图1所示阻变存储器件的内部顶点的电场场强分布图。
参考图3A,其示出的是在沿图1中的虚线LN剖切所得到的横截面上的电场场强E1的分布。可见,场强E1的分布不均匀。在靠近第二电极层一侧的四个角附近的场强比较小,在靠近第一电极层21一侧的四个角附近的场强比较大,可达9.4*108V/m,此外的大部分区域的场强处于7*108V/m左右。
参考图3B,其示出的是图1中的阻变存储器件中的阻变存储元件的内部顶点V1、V2、V3、V4(图中圆圈所指示的)上的电场场强E2的分布。场强E2最高可达1.2*109V/m。
作为对比,图3C示出了平板结构的阻变存储器件的内部纵截面的电场场强分布图。
平板结构的阻变存储器件中的阻变存储元件的第一电极层、阻变功能层和第二电极层自顶向下或自底向上堆叠形成平板状的“三明治”结构。例如,如图3C所示,该阻变存储元件的第一电极层31、阻变功能层32和第二电极层33自底向上堆叠形成平板状的“三明治”结构。
参考图3C,其示出了平板结构的阻变存储器件在被施加与向图1中的阻变存储器件施加的操作电压相同的操作电压时,其内部纵截面的电场场强E3的分布。该平板结构的阻变存储器件的阻变存储元件的第一电极层31、阻变功能层32和第二电极层33分别与图1所示的阻变存储器件的阻变存储元件2的第一电极层21、阻变功能层22和第二电极层23的厚度相同、材料相同。可见,场强E3在靠近第一电极层和第二电极层的角处具有最大值,约为3.7*108V/m,此外的大部分区域的场强处于2.5*108V/m左右。
作为对比,图3D示出了圆环结构的阻变存储器件的内部横截面的电场场强分布图。
圆环结构的阻变存储器件中的阻变存储元件的第一电极层、阻变功能层和第二电极层由外向内包裹成环状的圆环结构。例如,如图3D所示,圆环结构的阻变存储器件的阻变存储元件的第一电极层41、阻变功能层42和第二电极层43由外向内包裹成圆环结构。
参考3D,其示出了圆环结构的阻变存储器件在被施加与向图1中的阻变存储器件施加的操作电压相同的操作电压时,其内部横截面的电场场强E4的分布。该圆环结构的阻变存储器件的阻变存储元件的第一电极层41、阻变功能层42和第二电极层43分别与图1所示的阻变存储器件的阻变存储元件2的第一电极层21、阻变功能层22和第二电极层23的厚度相同,材料相同。场强E4沿靠近第一电极层的棱边具有最大值,约为4.5*108V/m,此外的大部分区域的场强处于2*108V/m左右。
无论是本公开实施例提供的阻变存储器件,还是平板结构或圆环结构的阻变存储器件,其中的阻变存储元件的电阻变化主要取决于阻变功能层中连接第一电极层和第二电极层的氧空位导电细丝的产生和断裂。当在第一电极层和第二电极层之间施加正向电场时,阻变功能层中局部的氧离子被电场力从原来的晶格拉出,留下氧空位,随着氧空位的累积,最终形成氧空位导电细丝,连接第一电极层和第二电极层。随着氧空位导电细丝不断产生,阻变存储元件的电阻不断减小,直至阻变存储元件由高阻态转变成低阻态(SET过程)。当在第一电极层和第二电极层之间施加反向电场时,氧空位与氧离子的复合过程会发生氧空位导电细丝上,从而使氧空位导电细丝逐渐断裂,直至阻变存储元件由低阻态转变为高阻态(RESET过程)。
根据此原理,将图3A、图3B、图3C和图3D中的场强E1、E3和E4的分布情况进行比较。
从场强大小的角度来看,图3A所示的场强E1整体上是图3C所示的场强E3的3至4倍,是图3D所示的场强E4的2至3倍,则图3A所代表阻变存储器件中产生的氧空位导电细丝比图3C和图3D分别代表的平板结构和圆环结构的阻变存储器件中产生的氧空位导电细丝更多、更粗。从场强的分布均匀程度来看,结合图3A和图3B所示,多边形的场强E1的分布是最不均匀的,在顶点和棱边上的电场相较于图3C所示的平板结构的电场场强明显增强。而图3C所示的场强E3的分布在绝大部分区域是均匀的,图3D所示的场强E4的分布非常均匀。场强E1的更不均匀的分布更有利于在局部电场(例如在多边形的顶点和棱边附近的电场)定向诱导产生氧空位导电细丝,甚至形成聚集的氧空位导电细丝的簇。因此,在相同条件下,图3A所代表的本公开至少一实施例提供的阻变存储器件相较于图3C所代表的平板结构的阻变存储器件和图3D所代表的圆环结构的阻变存储器件能够产生更多、更粗的氧空位导电细丝、并且这些氧空位导电细丝可能形成聚集的氧空位导电细丝的簇,氧空位越不容易从其中“逃逸”,阻变存储器件的电阻不容易受干扰而波动,阻变存储器件的可靠性和一致性更高。
从操作电压的角度来看,同理,在相同的正向电压下,与图3C所代表的平板结构的阻变存储器件和图3D所代表的圆环结构的阻变存储器件相比,图3A所代表的本公开至少一实施例提供的阻变存储器件能够产生更多、更粗的氧空位导电细丝,因此,为了使其从高阻态变为低组态所需施加的操作电压比为了使图3C所代表的平板结构的阻变存储器件和图3D所代表的圆环结构的阻变存储器件从高阻态变为低组态所需施加的操作电压更小。即,本公开至少一实施例提供的阻变存储器件能够降低操作电压,且从而降低功耗。
由此,本公开至少一实施例提供的如图1所示的阻变存储器件与平板结构阻变存储器件和圆环结构阻变存储器件相比具有更强的可靠性和一致性以及更低的操作电压和功耗。
例如,图4是本公开至少一实施例提供的阻变存储器件的另一立体示意图。图5A是图4所示的阻变存储器件的纵截面示意图。图5B是图4所示的阻变存储器件中的阻变存储元件的横截面示意图。
与图1的不同之处在于,图4、图5A和图5B所示的阻变存储器件中的阻变存储元件2中的阻变功能层22包括第一子阻变功能层221和第二子阻变功能层222。例如,如图5A和图5B所示,第一子阻变功能层221设置在第一电极层21上且至少部分环绕第一电极层21,例如完全环绕第一电极层21。第二子阻变功能层222设置在第一子阻变功能层221上且至少部分环绕第一子阻变功能层221,例如完全环绕第一子阻变功能层221。
例如,第二子阻变功能层222具有储热属性,可以降低第一子阻变功能层221因电场所产生的焦耳热的衰减速度,并且还具有储氧属性,可以储存氧离子而避免氧离子滞留在第一子阻变功能层221中,由此进一步提升氧空位导电细丝的形成和保持稳定。
例如,第一子阻变功能层221和第二子阻变功能层222的材料不同,例如,第一子阻变功能层221的材料包括氧化铪(HfOx)或氧化钛(TiOx)等材料,第二子阻变功能层222的材料包括氧化钽(TaOx)或者具有相同性质的有机材料。
例如,如图5A和图5B所示,第一电极层21、第一子阻变功能层221、第二子阻变功能层222和第二电极层23在第一方向(图中的Z方向)上具有相同的尺寸L2。第一子阻变功能层221和第二子阻变功能层222在垂直于第一方向上的横截面的形状均为与有源层11和第一电极层21在垂直于第一方向上的横截面的形状相对应的环状。例如,在图5B的示例中,第一子阻变功能层221和第二子阻变功能层222在垂直于第一方向上的横截面的形状为正方形环状。例如,第一子阻变功能层221在垂直于第一方向上的厚度T41,也即第一子阻变功能层221在垂直于第一方向上的尺寸,可以为3nm至50nm,例如3nm、30nm、50nm等。第二子阻变功能层222在垂直于第一方向上的厚度T42,也即第二子阻变功能层222在垂直于第一方向上的尺寸,可以为10nm至50nm,例如10nm、30nm、50nm等。这样的厚度尺寸有利于第二子阻变功能层222充分发挥其储热和储氧功能,进一步增强第一子阻变功能层221中氧空位到电细丝的形成,进一步提高阻变存储器件的可靠性和一致性,同时保持阻变存储器件结构紧凑。
例如,图6是本公开至少一实施例提供的阻变存储器件的另一立体示意图。
参考图6,例如,在一些实施例中,阻变存储器件包括多个阻变存储单元,该多个阻变存储单元在第一方向(图中的Z方向)上堆叠成至少一层阻变存储单元阵列,该至少一层阻变存储单元阵列中的每层包括排列为多行多列的多个阻变存储单元。
例如,如图6所示,多个阻变存储单元在第一方向上堆叠成多层(图中示出两层作为示例)阻变存储单元阵列,每层阻变存储单元阵列包括排列为多行多列(图中示出为四行四列作为示例)的多个阻变存储单元,并且每一层阻变存储单元阵列的行数和列数相同。
例如,如图6所示,该阻变存储器件还包括多条第一信号线BL、多条第二信号线WL和多条第三信号线SL。例如,第一信号线BL又称为数据线、位线,被配置为提供数据信号。第二信号线WL又称为信号线、字线、栅线,被配置为提供扫描信号。第三信号线SL又称为源极线,被配置为提供电源信号。
例如,每层阻变存储单元阵列中的多个阻变存储单元的阻变存储元件的第二电极层23在垂直于第一方向的平面上连接为一体且分别与多个第一信号线BL之一连接。每层阻变存储单元阵列中的多个阻变存储单元的晶体管的栅极13在垂直于第一方向的平面上连接为一体且分别与多个第二信号线WL之一连接。该多层阻变存储单元阵列中的底层阻变存储单元阵列或顶层阻变存储单元阵列(图中示出为底层阻变存储单元阵列作为示例)中的每一行或每一列(图中示出为每一列作为示例)阻变存储单元的晶体管的有源层分别与多个第三信号线SL之一连接。由此,在第二信号线WL提供的扫描信号和第一信号线BL提供的数据信号的控制下,每个阻变存储单元中的阻变存储元件都可以被独立的选通和关闭。
与传统的交叉阵列的平板结构阻变存储器件相比,本公开至少一实施例提供的阻变存储器件采用多边形“围墙型”结构的阻变存储单元,由于多边形的顶点和棱边上的电场相较于平板结构阻变存储器件的电场有明显的电场场强增强效果,该阻变存储器件具有更强的可靠性和一致性以及更低的操作电压和功耗,并且,这样结构在空间上具有三维延展潜力,能够形成例如图6所示的高密度、结构紧凑的三维垂直型堆叠的存储器。此外,阵列中的每个阻变存储单元中的阻变存储元件与晶体管具有相同的横截面形状、有源层和第一电极层连接为一体、每层阻变存储单元阵列的栅极连接为一体、每层阻变存储单元阵列的第二电极层连接为一体,这些都有利于制备过程的简化,节省制备成本。
还有以下几点需要说明:
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构,其他结构可参考通常设计。
(2)为了清晰起见,在用于描述本公开的实施例的附图中,层或区域的厚度被放大或缩小,即这些附图并非按照实际的比例绘制。可以理解,当一个元件被称作位于另一元件“上”或“下”时,该元件可以“直接”位于另一元件“上”或“下”或者可以存在中间元件。
(3)在不冲突的情况下,本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,本公开的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种阻变存储器件,包括至少一个阻变存储单元,所述至少一个阻变存储单元中的每个包括:
晶体管,包括:
有源层,沿第一方向延伸,包括沟道区以及在所述第一方向上位于所述沟道区两端的第一源漏区和第二源漏区;
栅氧层,设置在所述有源层上且至少部分环绕所述沟道区;以及
栅极,设置在所述栅氧层的远离所述有源层的一侧且至少部分环绕所述栅氧层;以及
阻变存储元件,包括:
第一电极层,沿所述第一方向延伸;
阻变功能层,设置在所述第一电极层上且至少部分环绕所述第一电极层,以及
第二电极层,设置在所述阻变功能层的远离所述第一电极层的一侧且至少部分环绕所述阻变功能层;
其中,所述有源层和所述第一电极层沿所述第一方向连接为一体,并且
所述有源层和所述第一电极层在垂直于所述第一方向上的横截面的形状相同且为多边形。
2.如权利要求1所述的阻变存储器件,其中,所述多边形包括三角形、矩形、五边形或者六边形。
3.如权利要求1或2所述的阻变存储器件,其中,所述栅氧层、所述栅极、所述阻变功能层和所述第二电极层在垂直于所述第一方向上的横截面的形状相同且为与所述有源层和所述第一电极层在垂直于所述第一方向上的横截面的形状相对应的多边形环状。
4.如权利要求1或2所述的阻变存储器件,其中,所述多边形的边长在50nm至100nm范围内。
5.如权利要求1或2所述的阻变存储器件,其中,所述阻变功能层在垂直于所述第一方向上的厚度在3nm至50nm范围内,所述第二电极层在垂直于所述第一方向上的厚度在50nm至500nm范围内。
6.如权利要求1或2所述的阻变存储器件,其中,所述栅氧层的在垂直于所述第一方向上的厚度在3nm至50nm范围内,以及所述栅极的在垂直于所述第一方向上的厚度在50nm至500nm范围内。
7.如权利要求1或2所述的阻变存储器件,其中,所述有源层和所述第一电极层的材料不同。
8.如权利要求1或2所述的阻变存储器件,其中,所述第一电极层的材料包括锡、钨或铂,所述阻变功能层的材料包括氧化铪、氧化钽或氧化钛,所述第二电极层的材料包括锡、钛、铝或钨。
9.如权利要求1或2所述的阻变存储器件,其中,所述阻变功能层包括至少部分环绕所述第一电极层的第一子阻变功能层和在所述第一子阻变功能层远离所述第一电极层一侧且至少部分环绕所述第一子阻变功能层的第二子阻变功能层,
所述第一子阻变功能层和所述第二子阻变功能层的材料不同。
10.如权利要求9所述的阻变存储器件,其中,第一子阻变功能层在垂直于所述第一方向上的厚度在3nm至50nm范围内,所述第二子阻变功能层在垂直于所述第一方向上的厚度在10nm至100nm范围内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111391563.4A CN114068617A (zh) | 2021-11-23 | 2021-11-23 | 阻变存储器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111391563.4A CN114068617A (zh) | 2021-11-23 | 2021-11-23 | 阻变存储器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114068617A true CN114068617A (zh) | 2022-02-18 |
Family
ID=80279624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111391563.4A Pending CN114068617A (zh) | 2021-11-23 | 2021-11-23 | 阻变存储器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114068617A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117177578A (zh) * | 2023-11-02 | 2023-12-05 | 北京超弦存储器研究院 | 存储器及其制备方法、电子设备 |
WO2024067048A1 (zh) * | 2022-09-30 | 2024-04-04 | 华为技术有限公司 | 一种三维存储阵列、存储器及电子设备 |
-
2021
- 2021-11-23 CN CN202111391563.4A patent/CN114068617A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024067048A1 (zh) * | 2022-09-30 | 2024-04-04 | 华为技术有限公司 | 一种三维存储阵列、存储器及电子设备 |
CN117177578A (zh) * | 2023-11-02 | 2023-12-05 | 北京超弦存储器研究院 | 存储器及其制备方法、电子设备 |
CN117177578B (zh) * | 2023-11-02 | 2024-01-19 | 北京超弦存储器研究院 | 存储器及其制备方法、电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111052377B (zh) | 包括绝缘材料和存储器单元的垂直交替层的存储器阵列以及形成存储器阵列的方法 | |
USRE47159E1 (en) | Memory cell | |
KR101980424B1 (ko) | 듀얼 포트 sram 셀 | |
JP5687978B2 (ja) | 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の動作方法 | |
TWI475645B (zh) | 半導體結構,電子系統,以及形成交叉點記憶體陣列之方法 | |
US7692178B2 (en) | Nonvolatile memory element, nonvolatile memory apparatus, and method of manufacture thereof | |
US8304755B2 (en) | Three-dimensional semiconductor structure | |
TWI427773B (zh) | 具有上下側壁接觸之相變化記憶胞 | |
JP4945592B2 (ja) | 半導体記憶装置 | |
US10741760B2 (en) | Resistive random access memory device for 3D stack and memory array using the same and fabrication method thereof | |
US11309353B2 (en) | Spacer-defined back-end transistor as memory selector | |
CN114068617A (zh) | 阻变存储器件 | |
US20090250735A1 (en) | Semiconductor memory | |
WO2010005862A1 (en) | Cross point memory cells with shared diodes and method of making same | |
US8760920B2 (en) | Semiconductor memory device integrating flash memory and resistive/magnetic memory | |
CN101847647A (zh) | 非易失性半导体存储装置及其制造方法 | |
SG194300A1 (en) | Non-volatile memory device and method of forming the same | |
JP2010114422A (ja) | 抵抗性メモリ素子及びその製造方法 | |
CN103098211B (zh) | 多层存储阵列 | |
WO2021006989A1 (en) | Memory cells and methods of forming a capacitor including current leakage paths having different total resistances | |
US9647035B2 (en) | Non-volatile resistive random access memory crossbar devices with maximized memory element density and methods of forming the same | |
US20210013407A1 (en) | Memory cell and method of forming the same | |
KR101317755B1 (ko) | 문턱 스위칭 특성을 지니는 저항체를 포함하는 비휘발성메모리 소자, 이를 포함하는 메모리 어레이 및 그 제조방법 | |
CN108735898A (zh) | 一种阻变层自选通阻变存储器及其构建方法与应用 | |
TW201537747A (zh) | 半導體裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |