CN114038966B - Led外延结构及其制造方法、led器件 - Google Patents

Led外延结构及其制造方法、led器件 Download PDF

Info

Publication number
CN114038966B
CN114038966B CN202110851218.8A CN202110851218A CN114038966B CN 114038966 B CN114038966 B CN 114038966B CN 202110851218 A CN202110851218 A CN 202110851218A CN 114038966 B CN114038966 B CN 114038966B
Authority
CN
China
Prior art keywords
layer
type waveguide
electron blocking
type
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110851218.8A
Other languages
English (en)
Other versions
CN114038966A (zh
Inventor
杨静雯
冯中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Kangjia Optoelectronic Technology Co ltd
Original Assignee
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd filed Critical Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority to CN202110851218.8A priority Critical patent/CN114038966B/zh
Publication of CN114038966A publication Critical patent/CN114038966A/zh
Application granted granted Critical
Publication of CN114038966B publication Critical patent/CN114038966B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Abstract

本发明涉及一种LED外延结构。所述LED外延结构包括：依次层叠设置的n型限制层、n型波导层、发光层、p型波导层及p型限制层，其中，所述p型波导层包括依次层叠设置的第一p型波导子层、电子阻挡层及第二p型波导子层，所述第一p型波导子层相较于所述第二p型波导子层邻近所述发光层设置，所述电子阻挡层包括至少一层AlyGa1‑yAs的氧化物层。本发明还涉及一种LED器件及LED外延结构的制造方法。本发明提供的LED外延结构，通过设置包括宽禁带AlyGa1‑yAs的氧化物层的电子阻挡层，使得电子阻挡层与发光层之间的能级差较大，可有效提升电子阻挡效果，从而有效提升LED器件的发光效率。

Description

LED外延结构及其制造方法、LED器件
技术领域
本发明涉及半导体发光技术领域，尤其涉及一种LED外延结构及其制造方法、LED器件。
背景技术
LED器件由于其功耗低、体积小、寿命长、驱动电压低、坚固耐用以及单色性佳等优点，广泛应用于显示技术、信号灯、车用内外指示灯、交通灯、手机、电子仪表、户内外显示、信息处理、通讯等领域。
红光LED器件包括外延结构，为了阻挡外延结构中的发光层的电子外溢，增加电子和空穴在发光层内的辐射复合概率，而提高红光LED器件的发光效率，通常在外延结构中设置电子阻挡层，传统的电子阻挡层的材料为AlxIn1-xP，AlxIn1-xP受晶格匹配限制，x一般在0.45-0.55之间，使得AlxIn1-xP的禁带带隙较窄，而使得电子阻挡层与发光层的能级差较小，电子阻挡效果较差，导致红光LED器件存在发光效率衰减严重，耐反向偏压低，抗静电能力差等问题。即使增加电子阻挡层AlxIn1-xP的厚度，提升电子阻挡的效果仍然有限，此外电子阻挡层的厚度增加会使得红光LED器件的电性能下降。
发明内容
鉴于上述现有技术的不足，本申请的目的在于提供一种LED外延结构、LED器件及LED外延结构的制造方法，旨在有效提升电子阻挡层的电子阻挡效果，从而提高LED器件的发光效率、耐反向偏压性能以及抗静电能力。
一种LED外延结构，所述LED外延结构包括依次层叠设置的n型限制层、n型波导层、发光层、p型波导层以及p型限制层，其中，所述p型波导层包括依次层叠设置的第一p型波导子层、电子阻挡层及第二p型波导子层，所述第一p型波导子层相较于所述第二p型波导子层邻近所述发光层设置，所述电子阻挡层包括至少一层AlyGa1-yAs的氧化物层。
上述LED外延结构包括AlyGa1-yAs的氧化物层，所述AlyGa1-yAs的氧化物为宽禁带材料，使得所述电子阻挡层与发光层之间的能级差更大，可有效提升所述电子阻挡层的电子阻挡效果，从而有效提升LED器件的发光效率、耐反向偏压性能以及抗静电能力。
可选地，所述AlyGa1-yAs的氧化物层的厚度范围为0.5nm-5nm。
可选地，所述电子阻挡层包括层叠设置的至少两层AlyGa1-yAs的氧化物层以及至少一层(AlxGa1-x)0.5In0.5P层，所述(AlxGa1-x)0.5In0.5P层与所述AlyGa1-yAs的氧化物层交替层叠设置，其中，所述AlyGa1-yAs的氧化物层的层数比所述(AlxGa1-x)0.5In0.5P层的层数多一层，所述至少两层AlyGa1-yAs的氧化物层中的两层分别与所述第一p型波导子层和所述第二p型波导子层相邻设置。
可选地，所述电子阻挡层包括3至11层AlyGa1-yAs的氧化物层以及2至10层(AlxGa1-x)0.5In0.5P层。
可选地，所述AlyGa1-yAs的氧化物层包括碳掺杂的AlyGa1-yAs的氧化物。
基于同样的发明构思，本申请还提供一种LED器件，所述LED器件包括n电极、p电极以及前述的LED外延结构，所述n电极与所述n型限制层电连接，所述p电极与所述p型限制层电连接。
基于同样的发明构思，本申请还提供一种LED外延结构的制造方法，所述LED外延结构的制造方法包括以下步骤：提供衬底；在所述衬底上形成n型限制层；在所述n型限制层背离所述衬底的一侧形成n型波导层；在所述n型波导层背离所述n型限制层的一侧形成发光层；在所述发光层背离所述n型波导层的一侧形成p型波导层，其中，所述形成p型波导层包括在所述发光层背离所述n型波导层的一侧依次层叠形成第一p型波导子层、电子阻挡层及第二p型波导子层，所述电子阻挡层包括至少一层AlyGa1-yAs的氧化物层；以及在所述p型波导层背离所述发光层的一侧形成p型限制层。
上述LED外延结构的制造方法，通过形成电子阻挡层，所述电子阻挡层包括AlyGa1-yAs的氧化物层，所述AlyGa1-yAs的氧化物为宽禁带材料，使得所述电子阻挡层与所述发光层之间的能级差更大，可有效提升所述电子阻挡层的电子阻挡效果，从而有效提升LED器件的发光效率、耐反向偏压性能以及抗静电能力。
可选地，所述形成电子阻挡层，包括：通入砷烷、三甲基镓和三甲基铝，以在所述第一p型波导子层背离所述发光层的一侧形成一层AlyGa1-yAs层；对所述一层AlyGa1-yAs层进行氧化处理，以氧化所述一层AlyGa1-yAs层而形成一层AlyGa1-yAs的氧化物层。
可选地，所述通入砷烷、三甲基镓和三甲基铝，以在所述第一p型波导子层背离所述发光层的一侧形成一层AlyGa1-yAs层，包括：通入砷烷、三甲基镓、三甲基铝和碳前驱体，以在所述第一p型波导子层背离所述发光层的一侧形成一层碳掺杂的AlyGa1-yAs层，其中，所述碳前驱体包括四溴化碳或四氯化碳。
可选地，所述电子阻挡层包括至少两层AlyGa1-yAs的氧化物层，所述形成电子阻挡层，包括：通入砷烷、三甲基镓和三甲基铝，以在所述第一p型波导子层背离所述发光层的一侧形成AlyGa1-yAs层；通入磷烷、三甲基镓、三甲基铝和三甲基铟，以在所述AlyGa1-yAs层背离所述第一p型波导子层的一侧形成(AlxGa1-x)0.5In0.5P层；重复交替形成所述AlyGa1-yAs层和(AlxGa1-x)0.5In0.5P层，以在所述第一p型波导子层背离所述发光层的一侧形成交替层叠的AlyGa1-yAs层和(AlxGa1-x)0.5In0.5P层；以及对所述AlyGa1-yAs层进行氧化处理，以氧化所述AlyGa1-yAs层而形成AlyGa1-yAs的氧化物层。
附图说明
为了更清楚地说明本申请的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的LED外延结构的截面结构示意图。
图2为本申请实施例提供的电子阻挡层的截面结构示意图。
图3为本申请另一实施例提供的电子阻挡层的截面结构示意图。
图4为本申请另一实施例提供的LED外延结构的截面结构示意图。
图5为本申请实施例提供的LED外延结构的制造方法流程图。
图6为本申请实施例提供的电子阻挡层的形成方法的流程图。
图7为本申请另一实施例提供的电子阻挡层的形成方法的流程图。
图8为本申请另一实施例提供的LED外延结构的制造方法流程图。
图9为本申请提供的又一实施例提供的LED外延结构的制造方法流程图。
附图标记说明：
100-LED外延结构；
20-n型限制层；
30-n型波导层；
40-发光层；
50-p型波导层；
51-第一p型波导子层；
52-电子阻挡层；
521-AlyGa1-yAs的氧化物层；
522-(AlxGa1-x)0.5In0.5P层；
53-第二p型波导子层；
60-p型限制层；
11-缓冲层；
12-n型欧姆接触层；
13-电流扩展层；
70-过渡层；
80-p型电流扩展层；
90-p型欧姆接触层。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。
本申请的描述中，术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序，另外，术语“上”、“内”、“外”等指示的方位或者位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或者暗示所指的装置或者元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
需要说明的是，本申请实施例中所提供的图示仅以示意方式说明本申请的基本构想，虽图示中仅显示与本申请中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局形态也可能更复杂。
请参阅图1，图1为本申请实施例提供的LED外延结构100的截面结构示意图。如图1所示，LED外延结构100包括依次层叠设置的n型限制层20、n型波导层30、发光层40、p型波导层50以及p型限制层60，其中，p型波导层50包括依次层叠设置的第一p型波导子层51、电子阻挡层52及第二p型波导子层53，第一p型波导子层51相较于第二p型波导子层53邻近发光层40设置，电子阻挡层52包括至少一层AlyGa1-yAs的氧化物层521。
其中，n型限制层20可为AlInP层，p型限制层60可为AlInP层，n型限制层20和p型限制层60的禁带宽度大于发光层40，可将空穴和电子限制在发光层40中，使得空穴与电子在发光层40中辐射复合。
其中，n型波导层30可为(AlcGa1-c)0.5In0.5P层，c的取值范围为0.5≤c≤1.0。n型波导层30的折射率低于发光层40，使得发光层40发出的光束在n型波导层30与发光层40的交界处发生全反射，而使得光束能集中出射，而提升光提取效率。
其中，第一p型波导子层51和第二p型波导子层53均包括(AlxGa1-x)0.5In0.5P层，x的取值范围为0.5≤x≤1.0。第一p型波导子层51的折射率低于发光层40，使得发光层40发出的光束在第一p型波导子层51与发光层40的交界处发生全反射，而使得光束能集中出射，而提升光提取效率。在一些实施例中，(AlxGa1-x)0.5In0.5P为非主动掺杂的(AlxGa1-x)0.5In0.5P。非主动掺杂的(AlxGa1-x)0.5In0.5P对载流子的吸收较弱，可提高发光效率。
在本实施方式中，发光层40可为多量子阱有源层，多量子阱有源层包括至少一层势垒层和至少一层势阱层，势垒层和势阱层交替层叠设置。在一些实施例中，势垒层可为(AlpGa1-p)0.5In0.5P层，势阱层可为(AlqGa1-q)0.5In0.5P层。其中，势垒层的禁带带隙大于势阱层，使得电子和空穴被限制在势阱层中而发生辐射复合。
其中，AlyGa1-yAs的氧化物中y的取值范围为0.5≤y≤1.0。
其中，AlyGa1-yAs的氧化物层521的厚度范围为0.5nm-5nm。当AlyGa1-yAs的氧化物层521的厚度低于0.5nm时，电子阻挡层52的电子阻挡效果有限；当AlyGa1-yAs的氧化物层521的厚度超过5nm时，电子阻挡层52会阻挡空穴注入，而影响发光效率。
其中，AlyGa1-yAs的氧化物包括氧化铝和氧化镓，氧化铝的禁带带隙较宽，能够有效提升电子阻挡层52与发光层40之间的能级差，而有效阻挡发光层40中的电子溢出。
本申请实施例提供的LED外延结构包括电子阻挡层52，由于电子阻挡层52中的AlyGa1-yAs的氧化物为宽禁带材料，使得电子阻挡层52与发光层40之间的能级差更大，而使得电子阻挡层52能够有效阻挡发光层40中的电子溢出，从而提高发光效率。并且，载流子通过AlyGa1-yAs的氧化物层521时，主要通过隧道跃迁的方式，可以屏蔽缺陷导电，并且可以减小电流瞬态增加，从而提升LED器件的耐反向偏压性能和抗静电性能。
请参阅图2，图2为本申请实施例提供的电子阻挡层52的截面结构示意图。如图2所示，在一些实施例中，电子阻挡层52包括一层AlyGa1-yAs的氧化物层521。
其中，在电子阻挡层52包括一层AlyGa1-yAs的氧化物层521时，AlyGa1-yAs的氧化物层521的厚度范围为0.5nm-5nm。AlyGa1-yAs的氧化物层521的厚度为AlyGa1-yAs的氧化物层521在平行于层叠方向上的尺寸。当AlyGa1-yAs的氧化物层521的厚度低于0.5nm时，电子阻挡层52的电子阻挡效果有限；当AlyGa1-yAs的氧化物层521的厚度超过5nm时，电子阻挡层52会阻挡空穴注入发光层40，而影响发光效率。
请参阅图3，图3为本申请另一实施例提供的电子阻挡层52的截面结构示意图。如图3所示，在一些实施例中，电子阻挡层52包括层叠设置的至少两层AlyGa1-yAs的氧化物层521以及至少一层(AlxGa1-x)0.5In0.5P层522，(AlxGa1-x)0.5In0.5P层522与AlyGa1-yAs的氧化物层521交替层叠设置，而形成超晶格结构，其中，AlyGa1-yAs的氧化物层521的层数比(AlxGa1-x)0.5In0.5P层522的层数多一层。
其中，在电子阻挡层52包括至少两层AlyGa1-yAs的氧化物层521时，AlyGa1-yAs的氧化物层521的厚度范围为1nm-5nm。AlyGa1-yAs的氧化物层521的厚度为AlyGa1-yAs的氧化物层521在平行于层叠方向上的尺寸。当AlyGa1-yAs的氧化物层521的厚度低于1nm时，电子阻挡层52的电子阻挡效果有限；当AlyGa1-yAs的氧化物层521的厚度超过5nm时，电子阻挡层52会阻挡空穴注入，而影响发光效率。
其中，(AlxGa1-x)0.5In0.5P中x的取值范围为0.5≤x≤1.0。
其中，在一些实施例中，具备超晶格结构的电子阻挡层52包括3至11层AlyGa1-yAs的氧化物层521以及2至10层(AlxGa1-x)0.5In0.5P层522。其中，电子阻挡层52的AlyGa1-yAs的氧化物层521的层数比(AlxGa1-x)0.5In0.5P层522的层数多一层。
通过将(AlxGa1-x)0.5In0.5P层522与AlyGa1-yAs的氧化物层521交替层叠设置而形成超晶格结构，每层(AlxGa1-x)0.5In0.5P层522与其邻近的一层AlyGa1-yAs的氧化物层521形成一个超晶格周期，所述电子阻挡层52包括2至10个超晶格周期。在每个超晶格周期的厚度不变时，随着超晶格周期数增加，具备超晶格结构的电子阻挡层52的电子阻挡效果更显著，具体应用中可依据LED器件的工作电流密度，设置超晶格周期数。此外，超晶格结构有利于空穴扩展和均匀地注入，从而可提高空穴和电子的有效复合概率，而提高发光效率。
在一些实施例中，前述的AlyGa1-yAs的氧化物层521包括碳掺杂的AlyGa1-yAs的氧化物。
通过形成碳掺杂的AlyGa1-yAs的氧化物，使得包括碳掺杂的AlyGa1-yAs的氧化物的电子阻挡层52能够更好地实现空穴传输而有利于空穴注入发光层40。
请参阅图4，图4为本申请另一实施例提供的LED外延结构100的截面结构示意图。如图4所示，在一些实施例中，LED外延结构100还包括依次层叠设置于n型限制层20背离n型波导层30的一侧的n型电流扩展层13、n型欧姆接触层12及缓冲层11，以及层叠设置于p型限制层60背离p型波导层50一侧的过渡层70、p型电流扩展层80以及p型欧姆接触层90。
其中，缓冲层11可为GaAs层，用于隔离和阻挡杂质进入n型欧姆接触层12。
其中，n型欧姆接触层12可为(AlaGa1-a)0.5In0.5P层，a的取值范围为0.3≤a≤0.6，用于与n电极形成欧姆接触。
其中，n型电流扩展层13可为(AlbGa1-b)0.5In0.5P层，b的取值范围为0.5≤b≤1.0，在电流流经n型电流扩展层13扩展至发光层40时，n型电流扩展层13能够使得到达发光层40的电流密度是均匀的，均匀的电流分布可提高发光效率。
其中，p型电流扩展层80可为GaP层，用于与p电极形成欧姆接触。
其中，过渡层70可为(AlfGa1-f)0.5In0.5P层，设置于p型限制层60与p型电流扩展层80之间，起晶格过渡作用，能够减小p型限制层60与p型电流扩展层80之间的晶格失配，而减小p型电流扩展层80的缺陷密度。
其中，p型欧姆接触层90可为GaP层，用于与p电极形成欧姆接触。
综上，本申请实施例提供的LED外延结构，通过设置电子阻挡层52，电子阻挡层52包括AlyGa1-yAs的氧化物层521，AlyGa1-yAs的氧化物为宽禁带材料，使得电子阻挡层52与发光层40之间的能级差更大，可有效阻挡发光层40中的电子溢出，而有效提升LED器件的发光效率、耐反向偏压性能以及抗静电能力。
本申请实施例还提供一种LED器件，该LED器件包括前述的任一实施例提供的LED外延结构，其中LED器件还包括n电极和p电极，n电极与n型限制层20电连接，p电极与p型限制层60电连接。
请一并参阅图1与图5，图5为本申请实施例提供的LED外延结构的制造方法的流程图，LED外延结构的制造方法用于制造前述的任一实施例提供的LED外延结构。如图5所示，LED外延结构的制造方法包括以下步骤：
S101：提供衬底。
S102：在衬底上形成n型限制层20。
S103：在n型限制层20背离衬底的一侧形成n型波导层30。
S104：在n型波导层30背离n型限制层20的一侧形成发光层40。
S105：在发光层40背离n型波导层30的一侧形成p型波导层50，其中，形成p型波导层50包括在发光层40背离n型波导层30的一侧依次层叠形成第一p型波导子层51、电子阻挡层52及第二p型波导子层53，电子阻挡层52包括至少一层AlyGa1-yAs的氧化物层521。
S106：在p型波导层50背离发光层40的一侧形成p型限制层60。
本申请实施例提供的LED外延结构的制造方法，通过形成电子阻挡层52，电子阻挡层52包括AlyGa1-yAs的氧化物层521，AlyGa1-yAs的氧化物为宽禁带材料，使得电子阻挡层52与发光层40之间的能级差更大，可有效阻挡发光层40中的电子溢出，而有效提升LED器件的发光效率、耐反向偏压性能以及抗静电能力。
其中，衬底的材料可为GaAs，为其它膜层提供支撑。
其中，AlyGa1-yAs的氧化物中y的取值范围为0.5≤y≤1.0。
其中，AlyGa1-yAs的氧化物层521的厚度范围为0.5nm-5nm。AlyGa1-yAs的氧化物层521的厚度为AlyGa1-yAs的氧化物层521在平行于层叠方向上的尺寸。当AlyGa1-yAs的氧化物层521的厚度低于0.5nm时，电子阻挡层52的电子阻挡效果有限；当AlyGa1-yAs的氧化物层521的厚度超过5nm时，电子阻挡层52会阻挡空穴注入发光层40，而影响发光效率。
请一并参阅图2与图6，图6为本申请实施例提供的电子阻挡层52的形成方法的流程图。如图6所示，形成电子阻挡层52包括以下步骤：
S1051：通入砷烷、三甲基镓和三甲基铝，以在第一p型波导子层51背离发光层40的一侧形成一层AlyGa1-yAs层。
S1052：对一层AlyGa1-yAs层进行氧化处理，以氧化一层AlyGa1-yAs层而形成一层AlyGa1-yAs的氧化物层521。
其中，砷烷、三甲基镓和三甲基铝发生热分解反应生成AlyGa1-yAs，通过氧化AlyGa1-yAs而生成AlyGa1-yAs的氧化物。其中，AlyGa1-yAs的氧化物包括氧化铝和氧化镓，氧化铝的禁带带隙较宽，能够有效提升电子阻挡层52与发光层40之间的能级差，而有效阻挡发光层40中的电子溢出。并且，载流子通过AlyGa1-yAs的氧化物层521时主要通过隧道跃迁，可以屏蔽缺陷导电，并且可以减小电流瞬态增加，从而提升LED器件的耐反向偏压性能和抗静电性能。
其中，在电子阻挡层52包括一层AlyGa1-yAs的氧化物层521时，AlyGa1-yAs的氧化物层521的厚度为0.5nm-5nm。AlyGa1-yAs的氧化物层521的厚度为AlyGa1-yAs的氧化物层521在平行于层叠方向上的尺寸。当AlyGa1-yAs的氧化物层521的厚度低于0.5nm时，电子阻挡层52的电子阻挡效果有限；当AlyGa1-yAs的氧化物层521的厚度超过5nm时，电子阻挡层52会阻挡空穴注入发光层40，而影响发光效率。
其中，形成一层AlyGa1-yAs层的条件包括：温度为660℃-710℃、压力为50mbar-80mbar以及Ⅴ/Ⅴ为20-50，其中，Ⅴ/Ⅴ为Ⅴ族源与Ⅴ族源的气体流量之比，Ⅴ族源包括砷烷，Ⅴ族源包括三甲基镓和三甲基铝中的至少一种。在此条件下，有利于形成厚度均一的AlyGa1-yAs层。
其中，对一层AlyGa1-yAs层进行氧化处理，具体的，通入氧气或水蒸气与氮气的混合气，控制氧化温度为400℃-500℃，氧气、水蒸气的气体流量为5sccm-20sccm，而对一层AlyGa1-yAs层进行氧化处理。氧化处理温度低于400℃时，氧化速率低，AlyGa1-yAs的氧化物的形成速率低，造成LED外延结构的生产效率低；氧化处理温度高于500℃时，会破坏LED外延结构。在400℃-500℃以及有氧的条件下，AlyGa1-yAs中的Al、Ga极易被氧化而生成氧化铝和氧化镓。
在其它一些实施例中，形成电子阻挡层52，包括：通入砷烷、三甲基镓、三甲基铝和碳前驱体，以在第一p型波导子层51背离发光层40的一侧形成一层碳掺杂的AlyGa1-yAs层；对一层碳掺杂的AlyGa1-yAs层进行氧化处理，以氧化碳掺杂的AlyGa1-yAs层而形成一层碳掺杂的AlyGa1-yAs的氧化物层。其中，碳前驱体包括四溴化碳或四氯化碳。
通过通入作为p型掺杂剂的碳前驱体，而形成碳掺杂的AlyGa1-yAs层，再氧化碳掺杂的AlyGa1-yAs层而形成碳掺杂的AlyGa1-yAs的氧化物层，包括一层碳掺杂的AlyGa1-yAs的氧化物层的电子阻挡层52能够更好地实现空穴传输而有利于空穴注入发光层40。
其中，在电子阻挡层52包括一层碳掺杂的AlyGa1-yAs的氧化物层时，碳掺杂的AlyGa1-yAs的氧化物层的厚度范围为0.5nm-5nm。碳掺杂的AlyGa1-yAs的氧化物层的厚度为碳掺杂的AlyGa1-yAs的氧化物层在平行于层叠方向上的尺寸。当碳掺杂的AlyGa1-yAs的氧化物层的厚度低于0.5nm时，电子阻挡层52的电子阻挡效果有限；当碳掺杂的AlyGa1-yAs的氧化物层的厚度超过5nm时，电子阻挡层52会阻挡空穴注入发光层40，而影响发光效率。
其中，形成一层碳掺杂的AlyGa1-yAs层的条件，例如，温度、压力以及Ⅴ/Ⅴ，与前述的形成一层AlyGa1-yAs层一致，在此不再赘述。
其中，对一层碳掺杂的AlyGa1-yAs层进行氧化处理与前述的对一层AlyGa1-yAs层进行氧化处理一致，在此不再赘述。
请一并参阅图3与图7，图7为本申请另一实施例提供的电子阻挡层52的形成方法的流程图。如图7所示，电子阻挡层52包括至少两层AlyGa1-yAs的氧化物层521，形成电子阻挡层52包括以下步骤：
S1053：通入砷烷、三甲基镓和三甲基铝，以在第一p型波导子层51背离发光层40的一侧形成AlyGa1-yAs层。
S1054：通入磷烷、三甲基镓、三甲基铝和三甲基铟，以在AlyGa1-yAs层背离第一p型波导子层51的一侧形成(AlxGa1-x)0.5In0.5P层522。
S1055：重复交替形成AlyGa1-yAs层和(AlxGa1-x)0.5In0.5P层522，以在第一p型波导子层51背离发光层40的一侧形成交替层叠的AlyGa1-yAs层和(AlxGa1-x)0.5In0.5P层522。
S1056：对AlyGa1-yAs层进行氧化处理，以氧化AlyGa1-yAs层而形成AlyGa1-yAs的氧化物层521。
通过交替形成(AlxGa1-x)0.5In0.5P层522与AlyGa1-yAs的氧化物层521而得到超晶格结构，每层(AlxGa1-x)0.5In0.5P层522与其邻近的一层AlyGa1-yAs的氧化物层521形成一个超晶格周期。在每个超晶格周期的厚度不变时，随着超晶格周期数增加，具备超晶格结构的电子阻挡层52的电子阻挡效果更显著，具体应用中可依据LED器件的工作电流密度，设置超晶格周期数。此外，超晶格结构有利于空穴扩展和均匀地注入发光层40，从而可提高发光层40中空穴和电子的有效复合概率，而提高发光效率。
其中，在电子阻挡层52包括至少两层AlyGa1-yAs的氧化物层521时，AlyGa1-yAs的氧化物层521的厚度范围为1nm-5nm。AlyGa1-yAs的氧化物层521的厚度为AlyGa1-yAs的氧化物层521在平行于层叠方向上的尺寸。当AlyGa1-yAs的氧化物层的厚度低于1nm时，电子阻挡层52的电子阻挡效果有限；当AlyGa1-yAs的氧化物层521的厚度超过5nm时，电子阻挡层52会阻挡空穴注入发光层40，而影响发光效率。
其中，(AlxGa1-x)0.5In0.5P中x的取值范围为0.5≤x≤1.0。
其中，在一些实施例中，电子阻挡层52包括3至11层AlyGa1-yAs的氧化物层521以及2至10层(AlxGa1-x)0.5In0.5P层522，其中，电子阻挡层52的AlyGa1-yAs的氧化物层521的层数比(AlxGa1-x)0.5In0.5P层522的层数多一层。当电子阻挡层52中的AlyGa1-yAs的氧化物层521的层数低于3层时，电子阻挡层52的电子阻挡效果有限；当电子阻挡层52中的AlyGa1-yAs的氧化物层521层数超过11层时，电子阻挡层52会严重阻挡空穴注入发光层40，而影响发光效率。
其中，此处形成AlyGa1-yAs层的条件，例如，温度、压力以及Ⅴ/Ⅴ，与前述的形成一层AlyGa1-yAs层一致，在此不再赘述。
其中，形成(AlxGa1-x)0.5In0.5P层522的条件包括：温度为680℃-730℃，压力为50mbar-80mbar以及Ⅴ/Ⅴ为75-150。其中，Ⅴ/Ⅴ为Ⅴ族源与Ⅴ族源的气体流量之比，Ⅴ族源包括磷烷，Ⅴ族源包括三甲基镓、三甲基铝和三甲基铟中的至少一种。在此工艺条件下，有利于形成厚度均一的(AlxGa1-x)0.5In0.5P层522。在一些实施例中，(AlxGa1-x)0.5In0.5P层522为非主动掺杂的(AlxGa1-x)0.5In0.5P层，磷烷、三甲基镓、三甲基铝和三甲基铟发生热分解反应生成(AlxGa1-x)0.5In0.5P以及副产物碳，而通过控制温度、压力以及Ⅴ/Ⅴ等工艺条件，可使得副产物中的碳进入(AlxGa1-x)0.5In0.5P而形成非主动掺杂的(AlxGa1-x)0.5In0.5P。非主动掺杂的(AlxGa1-x)0.5In0.5P对载流子的吸收较弱，可提高发光效率。
其中，此处对AlyGa1-yAs层进行氧化处理与前述的对一层AlyGa1-yAs层进行氧化处理一致，在此不再赘述。
在其它一些实施例中，形成电子阻挡层52，包括：通入砷烷、三甲基镓、三甲基铝和碳前驱体，以在第一p型波导子层51背离发光层40的一侧形成碳掺杂的AlyGa1-yAs层，其中，碳前驱体包括四溴化碳或四氯化碳；通入磷烷、三甲基镓、三甲基铝和三甲基铟，以在AlyGa1-yAs层背离第一p型波导子层51的一侧形成(AlxGa1-x)0.5In0.5P层522；重复交替形成碳掺杂的AlyGa1-yAs层和(AlxGa1-x)0.5In0.5P层522，以在第一p型波导子层51背离发光层40的一侧形成交替层叠的碳掺杂的AlyGa1-yAs层和(AlxGa1-x)0.5In0.5P层522；以及对碳掺杂的AlyGa1-yAs层进行氧化处理，以氧化碳掺杂的AlyGa1-yAs层而形成碳掺杂的AlyGa1-yAs的氧化物层。其中，电子阻挡层52包括至少两层碳掺杂的AlyGa1-yAs的氧化物层。
通过通入作为p型掺杂剂的碳前驱体，而形成碳掺杂的AlyGa1-yAs层，再氧化碳掺杂的AlyGa1-yAs层而形成碳掺杂的AlyGa1-yAs的氧化物层，使得具备超晶格结构的电子阻挡层52能够更好地实现空穴传输而有利于空穴注入发光层40。
其中，在电子阻挡层52包括至少两层碳掺杂的AlyGa1-yAs的氧化物层时，碳掺杂的AlyGa1-yAs的氧化物层的厚度范围为1nm-5nm。碳掺杂的AlyGa1-yAs的氧化物层的厚度为碳掺杂的AlyGa1-yAs的氧化物层在平行于层叠方向上的尺寸。当碳掺杂的AlyGa1-yAs的氧化物层的厚度低于1nm时，电子阻挡层52的电子阻挡效果有限；当碳掺杂的AlyGa1-yAs的氧化物层的厚度超过5nm时，电子阻挡层52会阻挡空穴注入发光层40，而影响发光效率。
其中，(AlxGa1-x)0.5In0.5P中x的取值范围为0.5≤x≤1.0。
其中，在一些实施例中，电子阻挡层52包括3至11层碳掺杂的AlyGa1-yAs的氧化物层以及2至10层(AlxGa1-x)0.5In0.5P层，其中，电子阻挡层52的碳掺杂的AlyGa1-yAs的氧化物层的层数比(AlxGa1-x)0.5In0.5P层522的层数多一层。当电子阻挡层52中的碳掺杂的AlyGa1-yAs的氧化物层的层数低于3层时，电子阻挡层52的电子阻挡效果有限；当电子阻挡层52中的碳掺杂的AlyGa1-yAs的氧化物层层数超过11层时，电子阻挡层52会严重阻挡空穴注入发光层40，而影响发光效率。
其中，此处形成碳掺杂的AlyGa1-yAs层的条件，例如，温度、压力以及Ⅴ/Ⅴ，与前述的形成一层AlyGa1-yAs层一致，在此不再赘述。
其中，此处形成(AlxGa1-x)0.5In0.5P层522的条件，例如，温度、压力以及Ⅴ/Ⅴ，与前述的形成(AlxGa1-x)0.5In0.5P层522一致，在此不再赘述。其中，在一些实施例中，(AlxGa1-x)0.5In0.5P层522为非主动掺杂的(AlxGa1-x)0.5In0.5P层，此处形成非主动掺杂的(AlxGa1-x)0.5In0.5P层与前述的形成非主动掺杂的(AlxGa1-x)0.5In0.5P层一致，在此不再赘述。
其中，此处对碳掺杂的AlyGa1-yAs层进行氧化处理与前述的对一层AlyGa1-yAs层进行氧化处理一致，在此不再赘述。
在一些实施例中，步骤S105中形成第一p型波导子层51，包括：通入磷烷、三甲基镓、三甲基铝和三甲基铟，以在发光层40背离n型波导层30的一侧形成(AlxGa1-x)0.5In0.5P层。
其中，(AlxGa1-x)0.5In0.5P中x的取值范围为0.5≤x≤1.0。
其中，形成(AlxGa1-x)0.5In0.5P层的条件包括：温度为680℃-730℃，压力为50mbar-80mbar以及Ⅴ/Ⅴ为75-150。其中，Ⅴ/Ⅴ为Ⅴ族源与Ⅴ族源的气体流量之比，Ⅴ族源包括磷烷，Ⅴ族源包括三甲基镓、三甲基铝和三甲基铟中的至少一种。在此工艺条件下，有利于形成厚度均一的(AlxGa1-x)0.5In0.5P层。在一些实施例中，(AlxGa1-x)0.5In0.5P层为非主动掺杂的(AlxGa1-x)0.5In0.5P层，磷烷、三甲基镓、三甲基铝和三甲基铟发生热分解反应生成(AlxGa1-x)0.5In0.5P以及副产物碳，而通过控制温度、压力以及Ⅴ/Ⅴ等工艺条件，可使得副产物中的碳进入(AlxGa1-x)0.5In0.5P而形成非主动掺杂的(AlxGa1-x)0.5In0.5P。非主动掺杂的(AlxGa1-x)0.5In0.5P对载流子的吸收较弱，可提高发光效率。
形成的第一p型波导子层51的折射率低于发光层40，使得发光层40发出的光束在第一p型波导子层51与发光层40的交界处发生全反射，而使得光束能集中出射，而提升光提取效率。
在一些实施例中，步骤S105中形成第二p型波导子层53，包括：通入磷烷、三甲基镓、三甲基铝和三甲基铟，以在电子阻挡层52背离发光层40的一侧形成(AlxGa1-x)0.5In0.5P层。
其中，(AlxGa1-x)0.5In0.5P中x的取值范围为0.5≤x≤1.0。
其中，此处形成(AlxGa1-x)0.5In0.5P层的条件，例如，温度、压力以及Ⅴ/Ⅴ，与形成第一p型波导子层的(AlxGa1-x)0.5In0.5P层一致，在此不再赘述。其中，在一些实施例中，第二p型波导子层53的(AlxGa1-x)0.5In0.5P层为非主动掺杂的(AlxGa1-x)0.5In0.5P层，形成第二p型波导子层53的非主动掺杂的(AlxGa1-x)0.5In0.5P层与前述的形成第一p型波导子层51的非主动掺杂的(AlxGa1-x)0.5In0.5P层一致，在此不再赘述。
在一些实施例中，可通过MOCVD、PVD等工艺形成n型限制层20、n型波导层30、发光层40以及p型限制层60。
其中，n型限制层20可为AlInP层，p型限制层60可为AlInP层，n型限制层20和p型限制层60的禁带宽度大于发光层40，可将空穴和电子限制在发光层40中，使得空穴与电子在发光层40中辐射复合。
其中，n型波导层30可为(AlcGa1-c)0.5In0.5P层，c的取值范围为0.5≤c≤1.0。n型波导层30的折射率低于发光层40，使得发光层40发出的光束在n型波导层30与发光层40的交界处发生全反射，而使得光束能集中出射，而提升光提取效率。
在本实施方式中，发光层40可为多量子阱有源层，多量子阱有源层包括至少一层势垒层和至少一层势阱层，势垒层和势阱层交替层叠设置。在一些实施例中，势垒层可为(AlpGa1-p)0.5In0.5P层，势阱层可为(AlqGa1-q)0.5In0.5P层。其中，势垒层的禁带带隙大于势阱层，使得电子和空穴被限制在势阱层中而发生辐射复合。
请一并参阅图4与图8，图8为本申请实施例提供的另一LED外延结构的制造方法流程图。如图8所示，在一些实施例中，前述的LED外延结构的制造方法中，在步骤S102形成n型限制层20之前，LED外延结构的制造方法还包括以下步骤：
S201：在衬底上形成缓冲层11。
S202：在缓冲层11背离衬底的一侧形成n型欧姆接触层12。
S203：在n型欧姆接触层12背离缓冲层11的一侧形成n型电流扩展层13。
其中，可通过MOCVD、PVD等工艺形成缓冲层11、n型欧姆接触层12以及n型电流扩展层13。
其中，缓冲层11可为GaAs层，用于隔离和阻挡衬底表面的缺陷和杂质进入n型欧姆接触层12。
其中，n型欧姆接触层12可为(AlaGa1-a)0.5In0.5P层，a的取值范围为0.3≤a≤0.6，用于与n电极形成欧姆接触。
其中，n型电流扩展层13可为(AlbGa1-b)0.5In0.5P层，b的取值范围为0.5≤b≤1.0，在电流流经n型电流扩展层13扩展至发光层40时，n型电流扩展层13能够使得到达发光层40的电流密度是均匀的，均匀的电流分布可提高发光效率。
请一并参阅图4与图9，图9为本申请实施例提供的又一LED外延结构的制造方法流程图。如图9所示，在一些实施例中，前述的LED外延结构的制造方法中，在步骤S106形成p型限制层60之后，LED外延结构的制造方法还包括以下步骤：
S204：在p型限制层60背离p型波导层50的一侧形成过渡层70。
S205：在过渡层70背离p型限制层60的一侧形成p型电流扩展层80。
S206：在p型电流扩展层80的背离过渡层70的一侧形成p型欧姆接触层90。
其中，可通过MOCVD、PVD等工艺形成过渡层70、p型电流扩展层80以及p型欧姆接触层90。
其中，p型电流扩展层80可为GaP层，用于与p电极形成欧姆接触。
其中，过渡层70可为(AlfGa1-f)0.5In0.5P层，设置于p型限制层60与p型电流扩展层80之间，起晶格过渡作用，能够减小p型限制层60与p型电流扩展层80晶格失配，而减小p型电流扩展层80的缺陷密度。
其中，p型欧姆接触层90可为GaP层，用于与p电极形成欧姆接触。
综上，本申请实施例提供的LED外延结构的制造方法，通过形成电子阻挡层52，电子阻挡层52包括AlyGa1-yAs的氧化物层521，AlyGa1-yAs的氧化物中的氧化铝为宽禁带材料，使得电子阻挡层52与发光层40之间的能级差更大而使得电子阻挡层52可有效阻挡发光层40中的电子溢出，从而有效提升LED器件的发光效率、耐反向偏压性能以及抗静电能力。
上述实施例提供的LED外延结构的制造方法与前述的LED外延结构相互对应，相关之处可以相互参照。
需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其它实施例的相关描述。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (10)

1.一种LED外延结构，其特征在于，所述LED外延结构包括依次层叠设置的n型限制层、n型波导层、发光层、p型波导层以及p型限制层，其中，所述p型波导层包括依次层叠设置的第一p型波导子层、电子阻挡层及第二p型波导子层，所述第一p型波导子层相较于所述第二p型波导子层邻近所述发光层设置，所述电子阻挡层包括至少一层AlyGa1-yAs的氧化物层。
2.如权利要求1所述的LED外延结构，其特征在于，所述AlyGa1-yAs的氧化物层的厚度范围为0.5nm-5nm。
3.如权利要求1所述的LED外延结构，其特征在于，所述电子阻挡层包括层叠设置的至少两层AlyGa1-yAs的氧化物层以及至少一层(AlxGa1-x)0.5In0.5P层，所述(AlxGa1-x)0.5In0.5P层与所述AlyGa1-yAs的氧化物层交替层叠设置，其中，所述AlyGa1-yAs的氧化物层的层数比(AlxGa1-x)0.5In0.5P层的层数多一层，所述至少两层AlyGa1-yAs的氧化物层中的两层分别与所述第一p型波导子层和所述第二p型波导子层相邻设置。
4.如权利要求3所述的LED外延结构，其特征在于，所述电子阻挡层包括3至11层AlyGa1- yAs的氧化物层以及2至10层(AlxGa1-x)0.5In0.5P层。
5.如权利要求1所述的LED外延结构，其特征在于，所述AlyGa1-yAs的氧化物层包括碳掺杂的AlyGa1-yAs的氧化物。
6.一种LED器件，其特征在于，所述LED器件包括n电极、p电极以及如权利要求1-5任一项所述的LED外延结构，所述n电极与所述n型限制层电连接，所述p电极与所述p型限制层电连接。
7.一种LED外延结构的制造方法，其特征在于，所述LED外延结构的制造方法包括以下步骤：
提供衬底；
在所述衬底上形成n型限制层；
在所述n型限制层背离所述衬底的一侧形成n型波导层；
在所述n型波导层背离所述n型限制层的一侧形成发光层；
在所述发光层背离所述n型波导层的一侧形成p型波导层，其中，所述形成p型波导层包括在所述发光层背离所述n型波导层的一侧依次层叠形成第一p型波导子层、电子阻挡层及第二p型波导子层，所述电子阻挡层包括至少一层AlyGa1-yAs的氧化物层；以及
在所述p型波导层背离所述发光层的一侧形成p型限制层。
8.如权利要求7所述的LED外延结构的制造方法，其特征在于，所述形成电子阻挡层，包括：
通入砷烷、三甲基镓和三甲基铝，以在所述第一p型波导子层背离所述发光层的一侧形成一层AlyGa1-yAs层；
对所述一层AlyGa1-yAs层进行氧化处理，以氧化所述一层AlyGa1-yAs层而形成一层AlyGa1-yAs的氧化物层。
9.如权利要求8所述的LED外延结构的制造方法，其特征在于，所述通入砷烷、三甲基镓和三甲基铝，以在所述第一p型波导子层背离所述发光层的一侧形成一层AlyGa1-yAs层，包括：
通入砷烷、三甲基镓、三甲基铝和碳前驱体，以在所述第一p型波导子层背离所述发光层的一侧形成一层碳掺杂的AlyGa1-yAs层，所述碳前驱体包括四溴化碳或四氯化碳。
10.如权利要求7所述的LED外延结构的制造方法，其特征在于，所述电子阻挡层包括至少两层AlyGa1-yAs的氧化物层，所述形成电子阻挡层，包括：
通入砷烷、三甲基镓和三甲基铝，以在所述第一p型波导子层背离所述发光层的一侧形成AlyGa1-yAs层；
通入磷烷、三甲基镓、三甲基铝和三甲基铟，以在所述AlyGa1-yAs层背离所述第一p型波导子层的一侧形成(AlxGa1-x)0.5In0.5P层；
重复交替形成所述AlyGa1-yAs层和(AlxGa1-x)0.5In0.5P层，以在所述第一p型波导子层背离所述发光层的一侧形成交替层叠的AlyGa1-yAs层和(AlxGa1-x)0.5In0.5P层；以及
对所述AlyGa1-yAs层进行氧化处理，以氧化所述AlyGa1-yAs层而形成AlyGa1-yAs的氧化物层。
CN202110851218.8A 2021-07-27 2021-07-27 Led外延结构及其制造方法、led器件 Active CN114038966B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110851218.8A CN114038966B (zh) 2021-07-27 2021-07-27 Led外延结构及其制造方法、led器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110851218.8A CN114038966B (zh) 2021-07-27 2021-07-27 Led外延结构及其制造方法、led器件

Publications (2)

Publication Number Publication Date
CN114038966A CN114038966A (zh) 2022-02-11
CN114038966B true CN114038966B (zh) 2023-04-25

Family

ID=80139884

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110851218.8A Active CN114038966B (zh) 2021-07-27 2021-07-27 Led外延结构及其制造方法、led器件

Country Status (1)

Country Link
CN (1) CN114038966B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821569A (en) * 1995-09-04 1998-10-13 Nec Corporation Surface-emission type light-emitting diode and fabrication process therefor
US6298077B1 (en) * 1999-02-16 2001-10-02 Opto Power Corporation GaInAsP/AIGaInP laser diodes with AIGaAs type II carrier blocking layer in the waveguide
JP2004288729A (ja) * 2003-03-19 2004-10-14 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
CN1655369A (zh) * 2004-02-13 2005-08-17 厦门三安电子有限公司 一种高效发光二极管的结构及其制备方法
CN101714605A (zh) * 2009-11-25 2010-05-26 山东华光光电子有限公司 带电流调整层的AlGaInP系LED芯片及其制备方法
CN108550675A (zh) * 2018-05-23 2018-09-18 华灿光电（浙江）有限公司 一种发光二极管外延片及其制备方法
CN111599902A (zh) * 2020-06-23 2020-08-28 东南大学 一种具有空穴注入结构电子阻挡层的发光二极管
JP2021015952A (ja) * 2019-07-11 2021-02-12 圓融光電科技股▲ふん▼有限公司 紫外線ｌｅｄ及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4054631B2 (ja) * 2001-09-13 2008-02-27 シャープ株式会社 半導体発光素子およびその製造方法、ｌｅｄランプ並びにｌｅｄ表示装置
JP4948134B2 (ja) * 2006-11-22 2012-06-06 シャープ株式会社 窒化物半導体発光素子

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821569A (en) * 1995-09-04 1998-10-13 Nec Corporation Surface-emission type light-emitting diode and fabrication process therefor
US6298077B1 (en) * 1999-02-16 2001-10-02 Opto Power Corporation GaInAsP/AIGaInP laser diodes with AIGaAs type II carrier blocking layer in the waveguide
JP2004288729A (ja) * 2003-03-19 2004-10-14 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
CN1655369A (zh) * 2004-02-13 2005-08-17 厦门三安电子有限公司 一种高效发光二极管的结构及其制备方法
CN101714605A (zh) * 2009-11-25 2010-05-26 山东华光光电子有限公司 带电流调整层的AlGaInP系LED芯片及其制备方法
CN108550675A (zh) * 2018-05-23 2018-09-18 华灿光电（浙江）有限公司 一种发光二极管外延片及其制备方法
JP2021015952A (ja) * 2019-07-11 2021-02-12 圓融光電科技股▲ふん▼有限公司 紫外線ｌｅｄ及びその製造方法
CN111599902A (zh) * 2020-06-23 2020-08-28 东南大学 一种具有空穴注入结构电子阻挡层的发光二极管

Also Published As

Publication number Publication date
CN114038966A (zh) 2022-02-11

Similar Documents

Publication Publication Date Title
TWI466330B (zh) 三族氮化物半導體發光元件
KR100869962B1 (ko) 전류 확산층을 포함하는 발광소자의 제조방법
WO2001043206A1 (en) Light-emitting device
KR101393897B1 (ko) 반도체 발광소자 및 그 제조방법
CN109256444B (zh) 一种发光二极管的外延片及其制备方法
CN116581214A (zh) 发光二极管外延片及其制备方法、发光二极管
WO2019015186A1 (zh) 一种紫外led外延结构
TW201717429A (zh) 半導體發光元件
CN109786521B (zh) 一种发光二极管的外延片及制备方法
CN110752279A (zh) 一种具有超薄铝铟氮插入层的紫外发光二极管及其制备方法
CN108807620B (zh) 一种发光二极管外延片及其制备方法
CN108550670B (zh) 氮化物半导体结构及半导体发光元件
CN104821356A (zh) 一种发光二极管外延片及其制造方法
US20220209049A1 (en) Multi-junction light-emitting diode and method for making the same
KR101903361B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
TWI827064B (zh) Led外延結構及其製造方法、led器件
CN114038966B (zh) Led外延结构及其制造方法、led器件
CN108550676B (zh) 一种发光二极管外延片及其制造方法
KR20120071572A (ko) 다중양자우물 구조의 활성 영역을 갖는 발광 소자
CN111477727A (zh) 一种改善电流扩展层的led芯片及制作方法
CN114038967B (zh) Led外延结构及其制造方法、led器件
CN113345987B (zh) 红外发光二极管芯片及其制备方法
WO2023004579A1 (zh) Led外延结构及其制造方法、led器件
CN113097353B (zh) 一种紫外led及其制作方法
CN113161458B (zh) 红外发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 402760 No.69, Wushan Road, Biquan street, Bishan District, Chongqing

Patentee after: Chongqing Kangjia Optoelectronic Technology Co.,Ltd.

Address before: 402760 No.69, Wushan Road, Biquan street, Bishan District, Chongqing

Patentee before: Chongqing Kangjia Photoelectric Technology Research Institute Co.,Ltd.