CN114038831A - 集成无源器件的结构及制造方法 - Google Patents

Abstract

本发明提出了一种集成无源器件的结构及制造方法，该集成无源器件的结构主要是由衬底层、第一导电层、介电层等构成。其中，第一导电层，设置于衬底层上；第二导电层，部分覆盖于第一导电层上，以形成非电感元器件的接电区，部分覆盖于衬底层的上表面以形成电感线圈部；介电层，用于形成绝缘层，其设置于衬底层和第一导电层上，以覆盖第二导电层，并且至少有部分未覆盖接电区和电感线圈部的上表面的待连接区域。与现有技术相比，本申请可改善集成无源器件中电感器件的器件品质因数。

Description

集成无源器件的结构及制造方法

技术领域

本发明涉及半导体领域，尤其涉及一种集成无源器件的结构及制造方法。

背景技术

随着半导体技术的不断发展，集成电路以及大型的集成电路得到广泛的应用，组成集成电路的元器件中可以是无源的或者是有源的，当元器件为无源器件时成为集成无源器件(integrated passive device，IPD)，IPD提供高精度电容及高性能电感等无源器件的集成，目前在射频上的应用成为新热点。

现有技术中，集成无源器件中的无源器件主要由无源电阻器、无源电容器以及无源电感器等多种集成，其中，高性能电感器件主要是采用厚铝/厚铜工艺，但是从半导体前道工艺整体考虑，单层金属厚度最多到3um,如果达到10um，则采用叠加互联方法，至少由二层厚铝和二层厚铜叠加，金属层之间填充厚二氧化硅层，并且每层二氧化硅厚度均要大于金属层厚度。在实际使用时，当高性能电感器件采用叠加互联的方式形成的多层金属结构时，相邻的两个两层金属层之间填充的二氧化硅层的厚度较厚，因而导致成二氧化硅层的应力较大，从而易造成微裂纹，以致于出现集成无源器件失效等现象，从而造成器件品质因数较差。然而需要提高集成无源器件的器件品质因数时，单层的金属层的厚度需要超过大于3um，甚至达到10um，因此采用传统叠加互联方法制作的集成无源器件的结构已无法满足电感器件对更高性能的使用需求，难以改善电感器件的器件品质因数。

因此，如何改善集成无源器件中电感器件的器件品质因数，是本发明亟需解决的技术问题。

发明内容

本发明的目的在于提供一种集成无源器件的结构及制造方法，可改善集成无源器件中电感器件的器件品质因数。

为了实现上述目的，本发明提出了一种集成无源器件的结构，包括：

第一导电层，设置于所述衬底层上；

第二导电层，部分覆盖于所述第一导电层上，以形成非电感元器件的接电区，部分覆盖于所述衬底层的上表面以形成电感线圈部；

介电层，用于形成绝缘层，其设置于所述衬底层和所述第一导电层上，以覆盖所述第二导电层，并且至少有部分未覆盖所述接电区和所述电感线圈部的上表面的待连接区域。

进一步作为优选地，所述介电层的厚度大于所述第二导电层的厚度。

进一步作为优选地，所述介电层包括：旋涂玻璃、聚酰亚胺和环氧树脂中的任意一种材质或组合构成的涂层。

进一步作为优选地，所述第二导电层的厚度为3～20um。

进一步作为优选地，所述非电感元器件至少包括：电阻部；其中，所述电阻部包括：设置于所述衬底层上的电阻层，设置于所述电阻层上且至少为所述接电区的一部分的电阻导出部。

进一步作为优选地，集成无源器件的结构还包括：设置于所述第一导电层和所述第二导电层之间的电阻层。

进一步作为优选地，集成无源器件的结构还包括：第三导电层，部分覆盖于所述介电层的表面，且部分覆盖于所述待连接区域，以形成接触电极，用于连接所述接电区和所述电感线圈部。

进一步作为优选地，所述非电感元器件至少包括：电容部；所述电容部包括：用于构成下电极部的所述第一导电层，覆盖于所述第一导电层的上表面的部分区域且被部分所述第二导电层所覆盖的电容介质层，以及覆盖于所述电容介质层上表面且至少为所述接电区的一部分的电容电极区。

进一步作为优选地，所述电容电极区包括：覆盖于所述电容介质层上表面的上电极导出部；覆盖于所述第一导电层上表面的下电极导出部；其中，所述上电极导出部与所述下电极导出部相互隔开，且与所述电感线圈部电连接。

进一步作为优选地，所述第三导电层为沉积于所述介电层上的金属镀层；其中，所述第三导电层至少有部分通过图形化处理后形成所述接电区和所述电感线圈部。

进一步作为优选地，所述待连接区域包括：分布于所述接电区上的第一待连接区域；分布于所述电感线圈部上的第二待连接区域；与所述第一待连接区域间隔设置且分布于所述接电区上的第三待连接区域；其中，所述第三导电层至少有部分通过覆盖所述第一待连接区域和所述第二待连接区域，以共同形成第一接触电极，而部分通过覆盖所述第三待连接区域，以形成第二接触电极。

进一步作为优选地，所述衬底层包括：硅、玻璃、陶瓷中任意一种材质或其组合所构成的非金属层；其中，所述衬底层的硅阻值大于等于100Ω.cm。

进一步作为优选地，所述第一导电层包括：第一金属层；其中，所述第一金属层的材质为铝质材质；所述第一金属层的厚度为0.5～3um。

进一步作为优选地，所述第二导电层包括第二金属层；其中，所述第二金属层的材质为金、铜、银和铝中任意一种材质或其组合所构成。

进一步作为优选地，所述电容介质层包括氮化硅、二氧化硅、氧化铪，氧化锆和氧化钽中的任意一种材质或其组合；其中，所述电容介质层的厚度范围在

进一步作为优选地，所述第二导电层还包括：过渡金属层；所述过渡金属层和第二金属层从下至依次叠加设置；并且，所述过渡金属层的材质为钛，镍，铬和铂中任意一种或其组合。

本申请还提供了一种上述集成无源器件的制造方法，所述制造方法包括：

在所述衬底层上形成所述第一导电层；

沉积所述第二导电层，并同时形成所述非电感元器件的接电区和所述电感线圈部；

涂布所述介电层，直至覆盖所述第二导电层，且留有未覆盖所述接电区和所述电感线圈部的上表面的待连接区域。

进一步作为优选地，在所述涂布所述介电层，直至覆盖所述第二导电层，且留有未覆盖所述接电区和所述电感线圈部的上表面的待连接区域的步骤后还包括以下步骤：

沉积第三导电层，其中，所述沉积的方式包括：印刷或蒸镀或溅射；

图形化处理所述第三导电层，以形成接触电极，其中，所述图形化处理的方式包括：刻蚀处理或剥离处理。

进一步作为优选地，在所述沉积所述第二导电层，并同时形成所述非电感元器件的接电区和所述电感线圈部的步骤前还包括：

在所述第一导电层上溅射并作图形化刻蚀处理基质层，以得到覆盖于所述第一导电层的上表面的部分区域的电容介质层，其中，所述基质层包括氮化硅、二氧化硅、氧化铪，氧化锆和氧化钽中的任意一种材质或其组合。

进一步作为优选地，在所述第一导电层上溅射并作图形化刻蚀处理基质层，以得到覆盖于所述第一导电层的上表面的部分区域的电容介质层的步骤之前或之后还包括：

在所述衬底层上形成电阻层。

进一步作为优选地，所述沉积所述第二导电层，并同时形成所述非电感元器件的接电区和所述电感线圈部的步骤包括：

在所述第一导电层和所述衬底层的上表面涂布形成光刻胶层；

在所述光刻胶层上光刻处理形成所述非电感元器件的接电区和所述电感线圈部的图形空间；

沉积所述第二导电层，并填充所述图形空间；

图形化处理所述第二导电层，以同时形成所述非电感元器件的接电区和所述电感线圈部；其中，所述图形化处理的方式包括：刻蚀处理或剥离处理。

进一步作为优选地，所述涂布所述介电层，直至覆盖所述第二导电层，且留有未覆盖所述接电区和所述电感线圈部的上表面的待连接区域的步骤包括：

采用丝网印刷工艺在所述衬底层上印刷涂层，直至所述涂层覆盖所述第二导电层，并在印刷的同时留有所述待连接区域；

通过预设温度处理所述涂层，以固化生成所述介电层。

与现有技术相比，本发明的有益效果主要体现在：本申请可改善集成无源器件中电感器件的器件品质因数。

附图说明

图1为本发明第一实施例中集成无源器件的剖面结构示意图；

图2为本发明第一实施例中集成无源器件未设置第三导电层时的剖面结构示意图；

图3为本发明第二实施例中集成无源器件的剖面结构示意图；

图4为本发明第四实施例中集成无源器件的制造方法的流程图；

图5为本发明第四实施例中集成无源器件的制造方法的又一优选流程图；

图6为图4中步骤S20的具体流程图；

图7为图4中步骤S30的具体流程图；

图8为本发明第五实施例中集成无源器件的制造方法的流程图；

附图标记说明：

衬底层1、第一导电层2、电容介质层3、介电层5、第二导电层4、上电极导出部41、下电极导出部42、电感线圈部43、第三导电层6、第一接触电极61、第二接触电极62、电阻层9、电阻导出部44、待连接区域7、第一待连接区域71、第二待连接区域72、第三待连接区域73。

具体实施方式

下面将结合示意图对本发明的集成无源器件的结构进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

实施例一

请参考图1所示，在本实施例中，提供了一种集成无源器件的结构，该集成无源器件的结构主要是由衬底层1、第一导电层2、介电层5等构成。

其中，第一导电层2，设置于衬底层1上；

第二导电层4，部分覆盖于第一导电层2上，以形成非电感元器件的接电区，部分覆盖于衬底层1的上表面以形成电感线圈部43；

介电层5，用于形成绝缘层，其设置于衬底层1和第一导电层2上，以覆盖第二导电层4，并且至少有部分未覆盖接电区和电感线圈部43的上表面的待连接区域。在此，需要说明的是，本实施例中的第二导电层4部分覆盖于第一导电层2上可以理解为覆盖于第一导电层2的上方，也可以理解部分覆盖于第一导电层2的上表面，或者说，部分覆盖于第一导电层2的上表面，部分覆盖于第一导电层2的上方。并且，本实施例中的接电区至少可构成电容元器件，电阻元器件等非电感元器件的一部分，并仅优选接电区为可构成电容元器件的一部分为例作说明。

通过上述结构的设计，使得用于构成电感器件的电感线圈部43是设置在衬底层1上的，而用于电容和/或电阻等非电感元器件的第一导电层2和第二导电层4与电感线圈部43是衬底层1上独立设置完成的，并且采用介电层5对非电感元器件和电感线圈部43进行覆盖的方式，同时将未覆盖接电区和电感线圈部43的上表面的局部区域，例如用于形成电通孔的区域作为待连接区域，以便于非电感元器件的接电连接，例如便于完成电容和/或电阻等非电感元器件的引线功能等。

因此，通过上述第一导电层2、第二导电层4和介电层5之间的特殊结构设计，可在实现绝缘隔离的作用的同时，借助待连接区域用于连接接触电极，从而保证集成无源器件的正常使用，因此使得非电感元器件的第一导电层2和/或第二导电层4的厚度可以设计和制作的较薄，而电感线圈部43的设计和制作的厚度较厚，例如超过大于等于3um，甚至达到20um等厚度，因而可在满足电感器件的高性能使用需求的同时，避免了因采用二氧化硅层而易出现微裂纹，以致于出现导致器件失效等缺陷，可较好地改善集成无源器件中电感器件的器件品质因数，提高了器件的可靠性。

此外，上述结构还可避免衬底层1与电感器件中采用的二氧化硅层的热膨胀系数不匹配而极易出现上述微裂纹等缺陷。

具体地，为了满足实际应用中的使用需求，便于根据电感线圈部43的性能设计需求，方便地调节介电层5的厚度，以及重复制作等，介电层5可以优选为旋涂玻璃(SOG)、聚酰亚胺和环氧树脂中的任意一种材质或组合构成的涂层所构成。此外，通过涂布加曝光显影的方式涂布介电层5可较快地形成保护层和电通孔。

进一步作为优选地，介电层的厚度大于第二导电层的厚度，以使得介电层覆盖第二导电层后，未覆盖的区域位于接电区和电感线圈部43的上表面。

为了提升并保证高性能电感器件的使用性能，进一步改善电感器件的器件品质因数，电感线圈部43的厚度可优选为3～20um。

进一步作为优选地，为了方便集成无源器件的结构与外部的电连接，集成无源器件的结构还包括：第三导电层6，部分覆盖于介电层5的表面，且部分覆盖于待连接区域，以形成接触电极，用于连接接电区和电感线圈部43。

进一步作为优选地，为了满足实际应用中的设计和应用需求，集成无源器件的结构中的非电感元器件至少包括：用于形成电容器件的电容部。其中，电容部主要是由上述用于构成下电极部的第一导电层2、覆盖于第一导电层2的上表面的部分区域且被部分第二导电层4所覆盖的电容介质层3以及覆盖于电容介质层3的上表面且为接电区的一部分的电容电极区等构成。

通过该结构，使得电容部和电感线圈部43可独立设置，其厚度根据器件需求进行单独调节，避免使用二氧化硅层，以改善器件的品质因数。并且，第一导电层2可用作电容的下电极，非电感元器件的接电区可用作电容器件的上电极，以满足电容器件的设计和使用需求。

进一步作为优选地，电容电极区主要是由覆盖于电容介质层3上表面的上电极导出部41；覆盖于第一导电层2上表面的下电极导出部42等构成。其中，上电极导出部41与下电极导出部42相互隔开，且与电感线圈部43电连接。

通过该结构，使得第二导电层4在沉积时或沉积后，通过刻蚀处理或剥离处理等图形化处理后，可分别形成上电极导出部41、下电极导出部42和电感线圈部43，以实现上电极导出部41、下电极导出部42和电感线圈部43的独立设置，同时借助第三导电层6，实现上电极导出部41与电感线圈部43的电连接，以满足电容元器件和电感元器件的使用需求的同时，根据实际工艺需求，独立调节上电极导出部41、下电极导出部42和电感线圈部43的厚度。

进一步作为优选地，衬底层1为硅、玻璃、陶瓷等任意一种材质或其组合所构成的非金属层；其中，衬底层1的硅阻值大于等于100Ω.cm。

进一步作为优选地，为了节约成本，保证非电感器元件的使用性能，便于优化高性能电感器件的器件品质因数，第一导电层2包括：第一金属层；其中，第一金属层的厚度为0.5～3um。

进一步作为优选地，第一金属层的材质为铝材质，也可以采用铜，金和银等任意一种材质或其组合。显然，作为优选的方式，本实施例中的第一金属层可优选采用铜，金和银等低电阻率材质。

进一步作为优选地，同理，第二导电层4包括第二金属层；其中，第二金属层的材质为金、铜、银和铝等任意一种材质或其组合所构成。

进一步作为优选地，电容介质层3包括氮化硅、二氧化硅、氧化铪，氧化锆和氧化钽等任意一种材质或其组合；其中，电容介质层的厚度范围在

另外，值得一提的是，本实施例中的电容介质层的厚度可根据电容值要求进行厚度调节，设置成其他厚度，在此不再作赘述。

另外，值得一提的是，如图1所示，本实施例中第二导电层4的各区域的厚度均相同。通过该结构，可降低第二导电层4在沉积时，无须分区调整其厚度，因此可降低工艺难度，同时也不影响电感线圈部43的厚度设计，保证电感线圈部43的高性能使用需求。

另外，值得一提的是，如图1和图2所示，本实施例中的待连接区域7可优选由分布于接电区的上表面的第一待连接区域71、分布于电感线圈部43上的第二待连接区域72等构成。其中，第三导电层6至少有部分通过覆盖第一待连接区域71和第二待连接区域72，共同形成第一接触电极61。通过该布局结构，可在实现电感线圈部43和接电区，尤其是与电容电极区的上电极导出部41共用电极的情况下，不影响接电区的正常使用。并且，通过该结构，可在设置第三导电层6时，将构成第三导电层6的基质按照如图1和图2中所示的从左至右，或从右至左等方式依次覆盖于介电层5上，即可将第一待连接区域71和第二待连接区域72覆盖且连为一体，以构成第一接触电极61。显然，需要说明的是，本实施例中电感线圈部43和接电区也可根据实际需求不采用共用电极的连接结构，在此不再作赘述。

另外，作为进一步优选的方式，如图1和图2所示，本实施例中的待连接区域7还包括：与第一待连接区域71间隔设置且分布于接电区上的第三待连接区域73。其中，第三导电层6至少有部分通过覆盖第三待连接区域73，以形成第二接触电极62。通过第一接触电极62和第二接触电极62可在方便接电区接电的同时，还可在不影响接电区正常工作的同时，通过第二接触电极62，满足实现电容线圈部43的接电需求。

另外，在此，值得一提的是，如图1至图5所示，本实施例中的第三导电层6优选为沉积于介电层5上的金属镀层。其中，第三导电层6至少有部分通过刻蚀处理或剥离处理等图形化处理后形成第一接触电极61和第二接触电极62。并且，该金属镀层可优选由为金、铜、银等任意一种低电阻率材质或其组合所构成。

为了满足实际应用中集成无源器件的结构的设计和制造，第一待连接区域71位于接电区的上表面；第二待连接区域72位于接电区的上表面；第三待连接区域73位于电感线圈部43的上表面。通过将各个待连接区域设置于对应的接电区或电感线圈部43的上表面，方便第三导电层6覆盖于介电层5后，通过对应的图形化处理即可快速且同步形成第一接触电极61和第二接触电极62。此外，通过该布局结构，可使得第三导电层6的厚度能够均匀设置。

实施例二

本实施例还提供了一种集成无源器件的结构，本实施例是对上述实施例一的进一步改进，其改进之处在于，如图3所示，非电感元器件还包括：用于形成电阻元器件的电阻部；其中，电阻部包括：设置于衬底层上的电阻层9，设置于电阻层9上且为接电区的一部分的电阻导出部44。并且，需要说明的是，本实施例中的接电区还优选包括电阻元器件的一部分。

通过上述结构，使得电阻层9与第一导电层2为平行结构，在制作顺序上可根据需求调整，例如，可以先在衬底层1上形成第一导电层2，再形成电阻层9，也可以先在衬底层1形成电阻层9，再形成第一导电层2，因而使得电阻部可在工艺制作上独立调整设置，无需和电感线圈部43和电容部同时设置，降低了工艺难度和制作成本。

详细地，本实施例中的电阻导出部44主要由两部分构成，且在电阻层9上间隔设置，并分别与电阻层9的相对两端相连。并且，电阻导出部44还与接电区的其他部分相互隔开，同时，电阻层9与电感线圈部和第一导电层2均相互隔开设置，以避免出现短路的现象。

实施例三

本实施例还提供了一种集成无源器件的结构，本实施例是对上述任意一实施例一的进一步改进，其改进之处在于，第二导电层4还包括：过渡金属层；过渡金属层和第二金属层从下至依次叠加设置。

通过设置过渡金属层的方式，可增加第二导电层4在沉积镀层后的牢固度。

进一步作为优选地，过渡金属层的材质与第二金属层的材质不同，可优选为钛，镍，铬和铂中任意一种材质或其组合。

实施例四

本实施例还提供了一种上述任意一实施例中集成无源器件的制造方法，如图4所示，该制造方法包括以下步骤：

步骤S10:在衬底层1上形成第一导电层2；

步骤S20:沉积第二导电层4，并同时形成非电感元器件的接电区和电感线圈部43；

步骤S30:涂布介电层5，直至覆盖第二导电层4，且留有未覆盖接电区和电感线圈部43的上表面的待连接区域。

在本实施例中，通过上述步骤可使得用于构成电感器件的电感线圈部43是设置在衬底层1上的，而用于电容和/或电阻等非电感元器件的第一导电层2和第二导电层4与电感线圈部43是衬底层1上独立设置完成的，并且采用介电层5对非电感元器件和电感线圈部43进行覆盖的方式，同时将未覆盖接电区和电感线圈部43的上表面的局部区域，例如用于形成电通孔的区域作为待连接区域，以便于非电感元器件的接电连接，例如便于完成电容和/或电阻等非电感元器件的引线功能等。

因此，通过上述第一导电层2、第二导电层4和介电层5之间的特殊结构设计，可以在实现绝缘隔离的作用的同时，借助待连接区域用于连接接触电极，从而保证集成无源器件的正常使用，因此使得非电感元器件的第一导电层2和/或第二导电层4的厚度可以设计和制作的较薄，而电感线圈部43的设计和制作的厚度较厚，例如超过大于等于3um，甚至达到20um等厚度，因而可在满足高性能电感器件的使用需求的同时，避免了因采用二氧化硅层而易出席微裂纹，以致于出现导致器件失效等缺陷，可较好地改善集成无源器件中电感器件的器件品质因数，提高了器件的可靠性。

此外，上述结构还可避免衬底层与电感器件中采用的二氧化硅层的热膨胀系数不匹配而极易出现上述微裂纹等缺陷。

进一步作为优选地，如图5所示，在涂布介电层5，直至覆盖第二导电层4，且留有未覆盖接电区和电感线圈部43的上表面的待连接区域的步骤后，即步骤S30之后还包括以下步骤：

步骤S40：沉积第三导电层6，其中，沉积的方式包括：印刷或蒸镀或溅射；

步骤S50：图形化处理第三导电层6，以形成接触电极，其中，图形化处理的方式包括：刻蚀处理或剥离处理。

通过上述步骤沉积形成的第三导电层6，可在方便集成无源器件的结构与外部的电连接的同时，简化步骤，降低生产成本。

进一步作为优选地，如图5所示，在沉积第二导电层4，并同时形成非电感元器件的接电区和电感线圈部43的步骤，即步骤S20之前还包括以下步骤：

步骤S15：在第一导电层2上溅射并作图形化刻蚀处理基质层，以得到覆盖于第一导电层2的上表面的部分区域的电容介质层3，其中，基质层包括氮化硅、二氧化硅、氧化铪，氧化锆和氧化钽中的任意一种材质或其组合。

通过上述步骤制作的电容结构不同于以往的叠加式电容结构，有利于电容的厚度的调节，以改善器件的品质因数，提高器件的可靠性。

进一步作为优选地，如图6所示，沉积第二导电层4，并同时形成非电感元器件的接电区和电感线圈部43的步骤，即步骤S20包括以下步骤：

步骤S201：在第一导电层2和衬底层1的上表面涂布形成光刻胶层；

步骤S202：在光刻胶层上光刻处理形成非电感元器件的接电区和电感线圈部43的图形空间；

步骤S203：沉积第二导电层4，并填充图形空间；

步骤S204：图形化处理第二导电层4，以同时形成非电感元器件的接电区和电感线圈部43；其中，图形化处理的方式包括：刻蚀处理或剥离处理。

通过上述步骤可同时形成非电感元器件和电感器件，并可方便地调节非电感元器件和电感线圈部43的厚度，形成所需参数的器件，以改善器件的品质因数，提高器件的可靠性。

进一步作为优选地，如图7所示，在涂布介电层5，直至覆盖第二导电层4，且留有未覆盖接电区和电感线圈部43的上表面的待连接区域的步骤中，即步骤S30具体包括以下步骤：

步骤S301：采用丝网印刷工艺在衬底层1上印刷涂层，直至涂层覆盖第二导电层4，并在印刷的同时留有待连接区域；

步骤S302：通过预设温度处理涂层，以使得涂层固化形成介电层5。

通过上述步骤形成的绝缘层，不仅可方便且重复地调节其厚度，以满足器件参数的优化设计需求，形成所需参数的器件，并可对非电感元器件和用于构成电感器件的电感线圈部43起到保护作用，保证其正常使用，提高器件的可靠性。此外，还可通过待连接区域形成的电通孔便于其与接触电极之间的连接。此外，通过丝网印刷工艺可直接形成电路图形，以代替传统的曝光显影的步骤，并达到相同的效果，有助于缩短工艺流程，降低制作成本。

另外，需要说明的是，本实施例中的涂层可采用旋涂玻璃(SOG)、聚酰亚胺和环氧树脂中的任意一种材质或组合构成的涂层所构成，预设温度可优选为350°。显然，本实施例中的预设温度也可以为其他温度等，在此不再作具体的限定和赘述。

实施例五

本实施例还提供了一种集成无源器件的制造方法，如图8所示，本实施例中的制造方法是对上述实施例四中的集成无源器件的制造方法的进一步改进，其改进之处在于，为了满足实际的设计和应用需求，在步骤：在第一导电层2上溅射并作图形化刻蚀处理基质层，以得到覆盖于第一导电层2的上表面的部分区域的电容介质层3，即步骤S15之前或步骤S15之后还包括步骤S12。

步骤S12：在衬底层1上形成电阻层9。

上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (21)

1.一种集成无源器件的结构，包括：衬底层；其特征在于，还包括：

第一导电层，设置于所述衬底层上；

第二导电层，部分覆盖于所述第一导电层上，以形成非电感元器件的接电区，部分覆盖于所述衬底层的上表面以形成电感线圈部；

介电层，用于形成绝缘层，其设置于所述衬底层和所述第一导电层上，以覆盖所述第二导电层，并且至少有部分未覆盖所述接电区和所述电感线圈部的上表面的待连接区域。

2.如权利要求1所述的集成无源器件的结构，其特征在于，所述介电层的厚度大于所述第二导电层的厚度。

3.如权利要求1所述的集成无源器件的结构，其特征在于，所述介电层包括：旋涂玻璃、聚酰亚胺和环氧树脂中的任意一种材质或组合构成的涂层。

4.如权利要求1所述的集成无源器件的结构，其特征在于，所述电感线圈部的厚度为3～20um。

5.如权利要求1所述的集成无源器件的结构，其特征在于，所述非电感元器件至少包括：电阻部；其中，所述电阻部包括：设置于所述衬底层上的电阻层，设置于所述电阻层上且至少为所述接电区的一部分的电阻导出部。

6.如权利要求1所述的集成无源器件的结构，其特征在于，还包括：第三导电层，部分覆盖于所述介电层的表面，且部分覆盖于所述待连接区域，以形成接触电极，用于连接所述接电区和所述电感线圈部。

7.如权利要求1所述的集成无源器件的结构，其特征在于，所述第三导电层为沉积于所述介电层上的金属镀层；其中，所述第三导电层至少有部分通过图形化处理后形成所述接电区和所述电感线圈部。

8.如权利要求1所述的集成无源器件的结构，其特征在于，所述待连接区域包括：分布于所述接电区上的第一待连接区域；分布于所述电感线圈部上的第二待连接区域；与所述第一待连接区域间隔设置且分布于所述接电区上的第三待连接区域；其中，所述第三导电层至少有部分通过覆盖所述第一待连接区域和所述第二待连接区域，以共同形成第一接触电极，而部分通过覆盖所述第三待连接区域，以形成第二接触电极。

9.如权利要求1至8中任意一项所述的集成无源器件的结构，其特征在于，所述非电感元器件至少包括：电容部；所述电容部包括：用于构成下电极部的所述第一导电层，覆盖于所述第一导电层的上表面的部分区域且被部分所述第二导电层所覆盖的电容介质层，以及覆盖于所述电容介质层上表面且至少为所述接电区的一部分的电容电极区。

10.如权利要求9所述的集成无源器件的结构，其特征在于，所述电容电极区包括：覆盖于所述电容介质层上表面的上电极导出部；覆盖于所述第一导电层上表面的下电极导出部；其中，所述上电极导出部与所述下电极导出部相互隔开，且与所述电感线圈部电连接。

11.如权利要求1所述的集成无源器件的结构，其特征在于，所述衬底层包括：硅、玻璃、陶瓷中任意一种材质或其组合所构成的非金属层；其中，所述衬底层的硅阻值大于等于100Ω.cm。

12.如权利要求1所述的集成无源器件的结构，其特征在于，所述第一导电层包括：第一金属层；其中，所述第一金属层的材质为铝，铜，金和银中的任意一种材质或其组合；所述第一金属层的厚度为0.5～3um。

13.如权利要求1所述的集成无源器件的结构，其特征在于，所述第二导电层包括：第二金属层；其中，所述第二金属层的材质为金、铜、银和铝中任意一种材质或其组合所构成。

14.如权利要求9所述的集成无源器件的结构，其特征在于，所述电容介质层包括：氮化硅、二氧化硅、氧化铪，氧化锆和氧化钽中的任意一种材质或其组合；其中，所述电容介质层的厚度范围在

15.如权利要求9所述的集成无源器件的结构，其特征在于，所述第二导电层还包括：过渡金属层；所述过渡金属层和第二金属层从下至依次叠加设置；并且，所述过渡金属层的材质为钛，镍，铬和铂中任意一种或其组合。

16.如权利要求1所述的集成无源器件的结构，其特征在于，所述第二导电层的各区域的厚度均相同。

17.一种如权利要求1至16中任意一项所述的集成无源器件的制造方法，所述制造方法包括：

在所述衬底层上形成所述第一导电层；

沉积所述第二导电层，并同时形成所述非电感元器件的接电区和所述电感线圈部；

涂布所述介电层，直至覆盖所述第二导电层，且留有未覆盖所述接电区和所述电感线圈部的上表面的待连接区域。

18.如权利要求16所述的集成无源器件的结构的制造方法，其特征在于，在所述涂布所述介电层，直至覆盖所述第二导电层，且留有未覆盖所述接电区和所述电感线圈部的上表面的待连接区域的步骤后还包括以下步骤：

沉积第三导电层，其中，所述沉积的方式包括：印刷或蒸镀或溅射；

图形化处理所述第三导电层，以形成接触电极，其中，所述图形化处理的方式包括：刻蚀处理或剥离处理。

19.根据权利要求17所述的非接触式设备，其特征在于，在所述沉积所述第二导电层，并同时形成所述非电感元器件的接电区和所述电感线圈部的步骤前还包括：

在所述衬底层上形成电阻层；

在所述第一导电层上溅射并作图形化刻蚀处理基质层，以得到覆盖于所述第一导电层的上表面的部分区域的电容介质层，其中，所述基质层包括氮化硅、二氧化硅、氧化铪，氧化锆和氧化钽中的任意一种材质或其组合。

20.根据权利要求17所述的非接触式设备，其特征在于，所述沉积所述第二导电层，并同时形成所述非电感元器件的接电区和所述电感线圈部的步骤包括：

在所述第一导电层和所述衬底层的上表面涂布形成光刻胶层；

在所述光刻胶层上光刻处理形成所述非电感元器件的接电区和所述电感线圈部的图形空间；

沉积所述第二导电层，并填充所述图形空间；

图形化处理所述第二导电层，以同时形成所述非电感元器件的接电区和所述电感线圈部；其中，所述图形化处理的方式包括：刻蚀处理或剥离处理。

21.根据权利要求17所述的非接触式设备，其特征在于，所述涂布所述介电层，直至覆盖所述第二导电层，且留有未覆盖所述接电区和所述电感线圈部的上表面的待连接区域的步骤包括：

采用丝网印刷工艺在所述衬底层上印刷涂层，直至所述涂层覆盖所述第二导电层，并在印刷的同时留有所述待连接区域；

通过预设温度处理所述涂层，以固化生成所述介电层。

Images