CN114038491A - 3d动态存储装置及读数据方法、写数据方法、内存设备 - Google Patents

3d动态存储装置及读数据方法、写数据方法、内存设备 Download PDF

Info

Publication number
CN114038491A
CN114038491A CN202111206067.7A CN202111206067A CN114038491A CN 114038491 A CN114038491 A CN 114038491A CN 202111206067 A CN202111206067 A CN 202111206067A CN 114038491 A CN114038491 A CN 114038491A
Authority
CN
China
Prior art keywords
wafer
data
dynamic storage
dynamic
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111206067.7A
Other languages
English (en)
Inventor
周小锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN202111206067.7A priority Critical patent/CN114038491A/zh
Publication of CN114038491A publication Critical patent/CN114038491A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1448—Management of the data involved in backup or backup restore
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本申请公开了一种3D动态存储装置及读数据方法、写数据方法、内存设备。该3D动态存储装置包括：控制晶圆，设有DDR接口；动态存储晶圆，设置在控制晶圆的一侧，且与DDR接口电连接；非易失性存储晶圆，设置在动态存储晶圆背离控制晶圆的一侧，且与DDR接口电连接；控制晶圆用于接收写请求，并判断与写请求对应的数据为是否为热数据；在数据为热数据时，控制晶圆将数据存储至动态存储晶圆，且控制晶圆在断电异常时，将动态存储晶圆中存储的数据备份至非易失性存储晶圆。通过这种方式，能够降低数据备份时间，降低对备用电源的要求，且能够提高3D动态存储装置的集成度，节约成本。

Description

3D动态存储装置及读数据方法、写数据方法、内存设备
技术领域
本申请涉及存储器技术领域，特别是涉及一种3D动态存储装置及读数据方法、写数据方法、内存设备。
背景技术
动态存储装置主要的作用原理是利用电容内存储电荷的多寡来代表一个二进制比特是1还是0。由于在现实中晶体管会有漏电电流的现象，导致电容上所存储的电荷数量并不足以正确的判别数据，而导致数据毁损。因此对于动态存储装置来说，周期性地充电是一个无可避免的要件；由于存在动态存储装置中的数据会在电力切断以后很快消失，因此它属于一种易失性存储装置。
本申请的发明人在长期的研发过程中发现，为实现动态存储装置的非易失性，可以为动态存储装置连接非易失性存储装置，以在系统断电时，将动态存储装置的数据刷到非易失性存储装置中；但动态存储装置的数据与非易失性存储装置为分立存储器，会使得数据在写入和读出时均有一定延迟，会导致数据传输效率降低，断电时对备用电源具有较高要求，且会导致整个存储系统的集成度降低，成本升高。
发明内容
本申请主要解决的技术问题是提供3D动态存储装置及读数据方法、写数据方法、内存设备，以降低3D动态存储装置的读写时延，进而提高其数据读写效率，且提高3D动态存储装置的集成度，节约成本。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种3D动态存储装置。该3D动态存储装置包括：控制晶圆，设有DDR接口；动态存储晶圆，设置在控制晶圆的一侧，且与DDR接口电连接；非易失性存储晶圆，设置在动态存储晶圆背离控制晶圆的一侧，且与DDR接口电连接；控制晶圆用于接收写请求，并判断与写请求对应的数据为是否为热数据；在数据为热数据时，控制晶圆将数据存储至动态存储晶圆，且控制晶圆在断电异常时，将动态存储晶圆中存储的数据备份至非易失性存储晶圆。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种内存设备。该内存设备包括供电器件，用于在断电异常时为3D动态存储装置提供电能；3D动态存储装置，包括上述3D动态存储装置，3D动态存储装置中的控制晶圆用于接收写请求，并判断与写请求对应的数据为是否为热数据；在数据为热数据时，控制晶圆将数据存储至动态存储晶圆，且控制晶圆在断电异常时，将动态存储晶圆中存储的数据备份至非易失性存储晶圆。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种3D动态存储装置的写数据方法。3D动态存储装置包括依次层叠设置控制晶圆、动态存储晶圆及非易失性存储晶圆，动态存储晶圆及非易失性存储晶圆分别与控制晶圆的DDR接口电连接，写数据方法包括：控制晶圆接收写请求，并判断与写请求对应的数据是否为热数据；在数据为热数据时，控制晶圆将数据存储至动态存储晶圆；控制晶圆接收断电异常指令，将动态存储晶圆中存储的数据备份至非易失性存储晶圆中。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种3D动态存储装置的读数据方法。3D动态存储装置包括依次层叠设置控制晶圆、动态存储晶圆及非易失性存储晶圆，动态存储晶圆及非易失性存储晶圆分别与控制晶圆的DDR接口电连接，读数据方法包括：控制晶圆接收读请求，并判断与读请求对应的地址是否为热数据存储地址；若地址为热数据存储地址时，控制晶圆基于读请求从动态存储晶圆中读取对应的数据；若地址不为热数据存储地址时，控制晶圆基于读请求从非易失性存储晶圆中读取对应的数据。
本申请的有益效果是：区别于现有技术，本申请3D动态存储装置的控制晶圆的DDR接口分别与动态存储晶圆及非易失性存储晶圆电连接，控制晶圆将热数据写入动态存储晶圆，且在断电异常时将动态存储晶圆中存储的数据备份至非易失性存储晶圆；通过这种方式，在往动态存储晶圆里面存数据的时，因为把数据过滤了，降低了动态存储晶圆里数据的存储量，可以在断电的时候，尽快将数据备份到非易失性存储晶圆里面，能够减少数据备份花费的时间，能够降低对备用电源的要求。同时，控制晶圆、动态存储晶圆及非易失性存储晶圆形成三维堆叠结构，即3D结构，能够提高3D动态存储装置的集成度，节约成本。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请3D动态存储装置一实施例的结构示意图；
图2是图1实施例3D动态存储装置的功能结构框图；
图3是图1实施例3D动态存储装置一工作流程示意图；
图4是图1实施例3D动态存储装置一工作流程示意图；
图5是本申请内存设备一实施例的结构示意图；
图6是图1实施例内存设备一工作流程示意图；
图7是图1实施例内存设备一工作流程示意图；
图8是本申请3D动态存储装置的写数据方法一实施例的流程示意图；
图9是本申请3D动态存储装置的读数据方法一实施例的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，均属于本申请保护的范围。
本申请中的术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
本申请首先提出一种3D动态存储装置，如图1所示，图1是本申请3D动态存储装置一实施例的结构示意图。本实施例3D动态存储装置10包括：控制晶圆120，设有DDR接口121；动态存储晶圆130，设置在控制晶圆120的一侧，且与DDR接口121电连接；非易失性存储晶圆140，设置在动态存储晶圆130背离控制晶圆120的一侧，且与DDR接口121电连接；控制晶圆120用于接收写请求，并判断与写请求对应的数据为是否为热数据；在数据为热数据时，控制晶圆120将数据存储至动态存储晶圆130，且控制晶圆120在断电异常时，将动态存储晶圆130中存储的数据备份至非易失性存储晶圆140。
其中，3D动态存储装置10读写的数据分为热数据及冷数据，热数据是指访问频率较高的数据，而冷数据是访问频率较低的数据，可以根据3D动态存储装置10的应用需求或者性能等设置划分热数据与冷数据的访问频率。
通过这种方式，在往动态存储晶圆130里面存数据的时，因为把数据过滤了，降低了动态存储晶圆130里数据的存储量，可以在断电的时候，尽快将数据备份到非易失性存储晶圆140里面，能够减少数据备份花费的时间，能够降低对备用电源的要求。同时，控制晶圆120、动态存储晶圆130及非易失性存储晶圆140形成三维堆叠结构，即3D结构，能够提高3D动态存储装置10的集成度，节约成本。
可选地，控制晶圆120还用于在数据不是热数据，即数据为冷数据时，将数据存储至非易失性存储晶圆140。
可选地，控制晶圆120还用于接收读请求，并判断读请求对应的地址是否为热数据存储地址，在地址为热数据存储地址时，控制晶圆120基于读请求从动态存储晶圆130中读取对应的数据；在地址不为热数据存储地址时，控制晶圆120基于读请求从非易失性存储晶圆140中读取对应的数据。
由上述分析可知，热数据缓存于动态存储晶圆130中。冷数据缓存于非易失性存储晶圆140中，因此，在读数据时，可以基于读请求对应的地址为热数据存储地址或冷数据存储地址从不同的存储晶圆中读数据，能够提高数据读效率。
可选地，控制晶圆120还用于将从非易失性存储晶圆140中读取的，与读请求对应的数据存储至动态存储晶圆130。因为读取了数据，也即认定这个数据就变为了热数据，所以转存到动态存储晶圆130中。
可选地，控制晶圆120在接收到写请求时，判断动态存储晶圆130的可用存储空间是否达到预设值，若是，控制晶圆120将动态存储晶圆130中存储的部分数据备份至非易失性存储晶圆140中，并将写请求对应的数据写入至动态存储晶圆130；其中，部分数据为读取频率小于阈值的数据。
其中，该预设值可以基于备用电源的储能进行设置，例如基于备用电源的电能确定动态存储晶圆130中存储的数据量，以保证在备用电源供电的情况下能够将动态存储晶圆130中存储的数据量备份完成。
在动态存储晶圆130存满了的时候，将动态存储晶圆130中读取频率较小的，也即不常用的数据存储到非易失性存储晶圆140里。
控制晶圆120还用于在供电恢复时，将备份至非易失性存储晶圆140中的数据存储至动态存储晶圆130中。
可选地，控制晶圆120包括第一键合面，动态存储晶圆130靠近控制晶圆120的一侧设有第二键合面，第二键合面与第一键合面形成第一三维异质集成结构(图未标)，以将动态存储晶圆130与DDR接口121电连接；动态存储晶圆130靠近非易失性存储晶圆140的一侧设有第三键合面，非易失性存储晶圆140靠近动态存储晶圆130的一侧设有第四键合面，第四键合面与第三键合面形成第二三维异质集成结构(图未标)，部分第二三维异质集成结构与部分第一三维异质集成结构电连接，以将非易失性存储晶圆140与DDR接口121电连接。
三维异质集成是将两个芯片组件内部金属层直接跨芯片互连，物理及电气参数遵循半导体制程工艺特征，三维异质集成的互连密度和速度，较通过输入输出(I/O)接口，和/或，I/O电路实现的互连，极大提高。另外，三维异质集成的互连密度无限接近于芯片内部金属层的互连密度，因此能够实现堆叠芯片的高带宽、低功耗。
三维异质集成互连的物理及电气参数遵循半导体制程工艺特征，较传统PCB或2.5D封装，第一可编程门阵列组件1与第一存储阵列组件2的互连数量(存储访问带宽)提高4～2个数量级。较传统PCB或2.5D封装，实现第一可编程门阵列组件1与第一存储阵列组件2的直接互连，不经过IO接口和/或IO电路，使得互连距离更近，互连分布参数更低(尤其是互连线的对参考地分布电容更低)，存储访问的功耗开销显著降低。形成第一可编程门阵列组件1与第一存储阵列组件2的近存存储访问架构，实现第一可编程门阵列组件1上的功能模块13就近存储访问，避免传统共享总线的存储访问冲突和效率降低；节省了传统技术中用于互连第一可编程门阵列组件1与外部大容量存储器件的IO开销。
堆叠芯片中，相邻组件之间通过三维异质集成互连，逐层建立芯片内高密度金属层互连，堆叠芯片中的构成组件被层叠设计和封装在同一个堆叠芯片内，无需现有技术中的IO电路所提供的驱动、外部电平升压(输出时)、外部电平降压(输入时)、三态控制器、静电防护ESD和浪涌保护电路等功能，不用通过现有技术的IO接口和/或IO电路互连，而直接建立跨组件高密度金属层互连。因此减少可编程门阵列组件IO结构的使用，增加可编程门阵列组件和存储阵列组件的互连密度和互连速度；同时，三维异质集成互连因不通过传统IO结构，且互连距离较短，降低了芯片之间的通讯功耗；进而提高了堆叠芯片的集成度以及可编程门阵列组件和存储阵列组件互连频率，并降低了互连功耗。由此可编程门阵列组件上广泛互连可编程资源的可编程路由网络跨芯片延伸至存储芯片上的大容量存储阵列，并形成广泛互连，实现可编程资源以高带宽、可编程的方式，对存储芯片上的大容量存储阵列的三维异质集成的存储访问。多层芯片同时兼具外部存储器的大容量，以及类似可编程门阵列组件上通过可编程路由网络互连存储块BRAM(现有技术，容量小)的，大位宽、高带宽的关键优势。从根本上突破了现有技术可编程门阵列芯片扩展大规模存储器的IO数量瓶颈、访存带宽瓶颈和访存功耗瓶颈。
可选地，本实施3D动态存储装置10进一步包括基板110，设置在控制晶圆120背离动态存储晶圆130及非易失性存储晶圆140的一侧，用于为控制晶圆120、动态存储晶圆130及非易失性存储晶圆140提供支撑。
为了便于描述，动态存储晶圆130内设置动态存储阵列，非易失性存储晶圆140内设置非易失性介质。
DDR接口121与主机电连接，用于实现主机与控制晶圆120之前的数据传输。
在一应用场景中，DDR接口121从主机获取读请求，并从读请求中获取读地址，以根据该读地址从动态存储晶圆130或非易失性存储晶圆140中获取与该读地址对应的数据，并将该数据反馈给主机。
在另一应用场景中，DDR接口121从主机获取写请求，并从写请求中获取写地址及与写地址对应的数据，以根据该写地址将从与写地址对应的数据写入动态存储晶圆130或非易失性存储晶圆140中。进一步地，在断电异常时，将动态存储晶圆130的动态存储中的数据存储到非易失性存储晶圆140中，以实现3D动态存储装置10的非易失性。
可选地，一并参阅图1及图2，图2是图1实施例3D动态存储装置的功能结构框图。本实施例的控制晶圆120进一步包括：控制模块122；其中，DDR接口121用于从主机获取读写操作；控制模块122分别与DDR接口121及动态存储晶圆130及非易失性存储晶圆14电连接。
其中，控制模块122用于从DDR接口121获取读地址或者写地址及与写地址对应的数据，并依据写地址将与写地址对应的数据写入动态存储晶圆130或非易失性存储晶圆140中，或者依据读地址从动态存储晶圆130或非易失性存储晶圆140获取与读地址对应的数据，并反馈给DDR接口121，及控制模块122用于根据断电异常指令将动态存储晶圆130中缓存的数据存储到非易失性存储晶圆140中。
其中，DDR接口121设有数据接口，用于输入与写地址对应的数据及输出与读地址对应的数据；DDR接口121还设有地址接口，用于输入(从主机获取)写地址及读地址；DDR接口121还设有供电端口，用于连接供电器件，控制晶圆120在断电异常时，在供电器件提供的电能驱动下，将动态存储晶圆130中存储的数据备份至非易失性存储晶圆140中；供电端口还用于输入断电异常指令及给3D动态存储装置10供电。当然，DDR接口121还可以设置有其它类型的结构，例如，用户传输控制指令的接口等。
本实施例的供电端口还用于输入上电指令，控制模块122用于根据上指令将非易失性存储晶圆140中的数据恢复到动态存储晶圆130中，以提高数据访问时的速度。
如图3所示，本实施例的控制模块122进一步用于从写请求中获取写地址，并判断动态存储晶圆130中是否需要淘汰其动态存储空间中的数据(判断动态存储晶圆的可用存储空间是否达到预设值)(是否淘汰热区数据)；若是，则控制模块122将动态存储晶圆130中的部分数据存储到非易失性存储晶圆140(冷区)中，然后将与写地址对应的数据写入动态存储晶圆130中；若否，则控制模块122增加动态存储晶圆130的地址(热区数据地址)，并将与写地址对应的数据写入动态存储晶圆130中。
可选地，本实施例的控制模块122包括：操作处理子模块101、缓存判断子模块102、第一控制子模块103及第二控制子模块104；其中，操作处理子模块101与DDR接口121连接，操作处理子模块101用于从写请求中获取写地址及与写地址对应的数据；缓存判断子模块102与操作处理子模块101连接，缓存判断子模块102用于判断该数据是否为热数据，并用于判断动态存储晶圆130中是否有空闲存储空间(没有则需要淘汰数据)；第一控制子模块103分别与缓存判断子模块102及动态存储晶圆130连接，第一控制子模块103，用于控制动态存储晶圆130的读取与写入，且用于在缓存判断子模块102判定该数据为热数据，且动态存储晶圆130中有空闲存储空间时，将与写地址对应的数据写入动态存储晶圆130中；第二控制子模块104分别与缓存判断子模块102及非易失性存储晶圆140连接，用于控制非易失性存储晶圆140的读取与写入，且用于在缓存判断子模块102判定该数据为冷数据时，将该数据写入非易失性存储晶圆140，或者在缓存判断子模块102判定动态存储晶圆130中没有空闲存储空间时，将动态存储晶圆130中的部分数据存储至非易失性存储晶圆140中。
本实施例在将数据写入动态存储晶圆130之前，第一控制子模块103先判断动态存储晶圆130有无空闲存储空间，并在动态存储晶圆130中没有空闲存储空间时，先将动态存储晶圆130中的部分数据淘汰至非易失性存储晶圆140中，以使得动态存储晶圆130具有空闲存储空间来存储写入的数据，然后将与写地址对应的数据写入动态存储晶圆130的空闲存储空间中，并更新动态存储晶圆130中数据的地址信息。通过这种方式，能够避免动态存储晶圆130数据溢出而丢失。
第一控制子模块103可以根据动态存储晶圆130的历史读写记录获取动态存储晶圆130中存储空间的状态。
可选地，本实施例的第一控制子模块103进一步用于统计动态存储晶圆130内数据的读写频率，并在动态存储晶圆130中没有空闲存储空间时，将动态存储晶圆130中读写频率小于第一频率阈值的数据保存至非易失性存储晶圆140中。
可选地，如图4所示，本实施例的操作处理子模块101进一步用于从读请求中获取读地址，缓存判断子模块102判断与读请求对应的地址是否为热数据存储地址，在该地址为热数据存储地址时，第一控制子模块103基于读请求从动态存储晶圆130中读取对应的数据；在该地址为冷数据存储地址时，第二控制子模块104基于读请求从非易失性存储晶圆140中读取对应的数据。
可选地，本实施例的控制晶圆120进一步包括：多个缓冲单元150，设置在动态存储晶圆130与DDR接口121之间，用于将动态存储晶圆130的电压转换为控制晶圆120的电压，多个缓冲单元150不仅用于实现动态存储晶圆130与DDR接口121之间的电连接，而且还用于实现动态存储晶圆130与DDR接口121之间的电压转换，能够提高数据传输的平稳性。
进一步地，本实施例的控制晶圆120进一步包括多个第一缓冲单元160，设置在动态存储晶圆130与非易失性存储晶圆140之间，用于将所述非易失性存储晶圆140的电压转换为动态存储晶圆130的电压，多个第一缓冲单元160还用于实现动态存储晶圆130与非易失性存储晶圆140之间的电连接。
进一步地，本实施例动态存储装置10进一步包括多个缓冲单元170，设置在非易失性存储晶圆140与DDR接口121之间，用于将非易失性存储晶圆140的电压转换为控制晶圆120的电压，还用于实现非易失性存储晶圆140与控制晶圆120之间的电连接。
其中，动态存储晶圆130设有通孔，非易失性存储晶圆140通过设置在通孔内的缓冲单元170与DDR接口121电连接。
可选地，本实施例的动态存储晶圆130可以为动态随机存储器(Dynamic RandomAccess Memory，DRAM)晶圆。当然，在其它实施例中，动态存储晶圆还可以是同步动态随机存取内存(Synchronous Dynamic Random Access Memory，SDRAM)晶圆等。
对于分配DRAM的容量和带宽，本实施例可采用方法：假设DRAM的接口写延迟为tD，NVM的接口写延迟为tN，NVM通道对应的容量为CN，每次写NVM的数据长度为IN，若要求写NVM的接口延迟和DRAM的一致，那么DRAM的容量CD应不小于2*IN*(tN/tD)，DRAM的带宽不小于NVM通道带宽，能够保证DRAM中的数据能够都被写到NVM中。
本申请能够基于3D-IC技术实现拥有标准DDR接口的非易失性动态存储芯片(装置)；片内的控制模块实现接口逻辑，并利用接口逻辑协调，操作数据在动态存储晶圆和非易失性存储晶圆之间进行倒换，完成混合非易失的动态存储芯片。
在其它实施例中，动态存储装置还可以根据动态存储晶圆的容量大小及动态存储晶圆的容量大小确定动态存储装置的数量与动态存储晶圆的数量，及二者之间的对应关系，因此本申请的动态存储装置限定与上述1(基板)+2(1个动态存储晶圆及1个动态存储晶圆)的集成模式，其它集成模式也处于本申请的保护方案。
本申请进一步提出一种内存设备，如图5所示，图5是本申请内存设备一实施例的结构示意图。本实施例内存设备50包括3D动态存储装置51。其中，3D动态存储装置51为上述实施例的3D动态存储装置，这里不赘述。
可选地，本实施例内存设备50进一步包括供电器件52，与DDR接口(图未示)连接，用于在断电异常指令的触发下向3D动态存储装置(图未示)供电，并将断电异常指令发送给DDR接口，以使DDR接口将动态存储晶圆中缓存的数据存储到非易失性存储晶圆(图未示)中。通过这种方式，能够实现内存设备50的非易失性。
内存设备50还用于输入上电指令，DDR接口根据上指令将非易失性存储晶圆中的数据恢复到动态存储晶圆中，以提高数据访问时的速度。
内存设备50进一步包括数据缓冲器53及地址驱动器54，数据缓冲器53及地址驱动器54与动态存储装置51；数据缓冲器53用于对数据进行再驱动，以提高数据的电信号强度；地址驱动器54用于对与地址对应的电信号进行再驱动，以提高该电信号的强度。
在一应用场景中，如图6所示，内存设备50从主机接收写请求，并判断与写请求对应的数据是否为热数据，若是，则将该数据写入动态存储晶圆中，更新热数据表；若否，将该数据写入非易失性存储晶圆中。
具体方法可以参阅上述实施例的工作流程。
在另一应用场景中，如图7所示，内存设备50从主机接收读请求，并判断该读请求对应的地址是否为热数据存储地址；若是，则从动态存储晶圆中读取与该地址对应的数据，更新热数据表；若否，并从非易失性存储晶圆热区中读取该数据。
具体方法可以参阅上述实施例的工作流程。
其中，本实施例的内存设备50可以为双列直插式存储模块(Dual-Inline-Memory-Modules，DIMM)，其内设有两个动态存储装置51；其利用具有非易失的3D动态存储装置51构建标准DDR接口，使其具有非易失的特性。本实施例的内存设备50满足标准DDR接口的操作，且能够实现对动态存储晶圆的数据的实时刷新到非易失性存储晶圆(下电时数据全刷到非易失性存储晶圆)，上电时数据从非易失性存储晶圆恢复到动态存储晶圆的操作。
本申请进一步提出一种3D动态存储装置的写数据方法，可用于上述3D动态存储装置。如图8所示，图8是本申请3D动态存储装置的写数据方法一实施例的流程示意图。本实施例的写数据方法具体包括以下步骤：
步骤S81：控制晶圆接收写请求，并判断与写请求对应的数据是否为热数据。
步骤S82：在数据为热数据时，控制晶圆将数据存储至动态存储晶圆。
进一步地，本实施例在将热数据写入动态存储晶圆之前，先判断动态存储晶圆有无空闲存储空间，并在动态存储晶圆中没有空闲存储空间时，先将动态存储晶圆中的部分数据淘汰至非易失性存储晶圆中，以使得动态存储晶圆具有空闲存储空间存储数据，然后将与写地址对应的数据写入动态存储晶圆的空闲存储空间中，并更新动态存储晶圆中数据的地址信息。通过这种方式，能够避免动态存储晶圆数据溢出而丢失。
步骤S83：控制晶圆接收断电异常指令，将动态存储晶圆中存储的数据备份至非易失性存储晶圆中。
在断电或者异常情况下，主机会向DDR接口发送断电指令或者异常控制指令，控制晶圆控制将动态存储晶圆中的数据写入非易失性存储晶圆，避免断电或者异常导致数据丢失。
进一步地，DDR接口接收上电指令，控制晶圆将非易失性存储晶圆中的数据恢复至动态存储晶圆中，能够进一步提高数据读写的效率。
步骤S84：在数据不为热数据时，控制晶圆将数据存储至非易失性存储晶圆中。
关于3D动态存储装置的写数据方法可以参与上述3D动态存储装置的工作流程，这里不赘述。
本申请进一步提出一种3D动态存储装置的读数据方法，可用于上述3D动态存储装置。如图9所示，图9是本申请3D动态存储装置的写数据方法一实施例的流程示意图。本实施例的写数据方法具体包括以下步骤：
步骤S101：控制晶圆接收读请求，并判断与读请求对应的地址是否为热数据存储地址。
步骤S102：若地址为热数据存储地址时，控制晶圆基于读请求从动态存储晶圆中读取对应的数据。
步骤S103：若地址不为热数据存储地址时，控制晶圆基于读请求从非易失性存储晶圆中读取对应的数据。
关于3D动态存储装置的读数据方法可以参与上述3D动态存储装置的工作流程，这里不赘述。
区别于现有技术，本申请3D动态存储装置的控制晶圆的DDR接口分别与动态存储晶圆及非易失性存储晶圆电连接，控制晶圆将热数据写入动态存储晶圆，且在断电异常时将动态存储晶圆中存储的数据备份至非易失性存储晶圆；通过这种方式，在往动态存储晶圆里面存数据的时，因为把数据过滤了，降低了动态存储晶圆里数据的存储量，可以在断电的时候，尽快将数据备份到非易失性存储晶圆里面，能够减少数据备份花费的时间，能够降低对备用电源的要求。同时，控制晶圆、动态存储晶圆及非易失性存储晶圆形成三维堆叠结构，即3D结构，能够提高3D动态存储装置的集成度，节约成本。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (13)

1.一种3D动态存储装置，其特征在于，包括：
控制晶圆，设有DDR接口；
动态存储晶圆，设置在所述控制晶圆的一侧，且与所述DDR接口电连接；
非易失性存储晶圆，设置在所述动态存储晶圆背离所述控制晶圆的一侧，且与所述DDR接口电连接；
所述控制晶圆用于接收写请求，并判断与所述写请求对应的数据为是否为热数据；在所述数据为热数据时，所述控制晶圆将所述数据存储至所述动态存储晶圆，且所述控制晶圆在断电异常时，将所述动态存储晶圆中存储的数据备份至所述非易失性存储晶圆。
2.根据权利要求1所述的3D动态存储装置，其特征在于，所述控制晶圆还用于在所述数据不是所述热数据时，将所述数据存储至所述非易失性存储晶圆。
3.根据权利要求2所述的3D动态存储装置，其特征在于，所述控制晶圆还用于接收读请求，并判断所述读请求对应的地址是否为热数据存储地址，在所述地址为热数据存储地址时，所述控制晶圆基于所述读请求从所述动态存储晶圆中读取对应的数据；在所述地址不为热数据存储地址时，所述控制晶圆基于所述读请求从所述非易失性存储晶圆中读取对应的数据。
4.根据权利要求3所述的3D动态存储装置，其特征在于，所述控制晶圆还用于将从所述非易失性存储晶圆中读取的，与所述读请求对应的数据存储至所述动态存储晶圆。
5.根据权利要求2所述的3D动态存储装置，其特征在于，所述控制晶圆在接收到所述写请求时，判断所述动态存储晶圆的可用存储空间是否达到预设值，若是，所述控制晶圆将所述动态存储晶圆中存储的部分数据备份至所述非易失性存储晶圆中，并将所述写请求对应的数据写入至所述动态存储晶圆；
其中，所述部分数据为读取频率小于阈值的数据。
6.根据权利要求1所述的3D动态存储装置，其特征在于，所述控制晶圆还用于在供电恢复时，将备份至所述非易失性存储晶圆中的数据存储至所述动态存储晶圆中。
7.根据权利要求1～6任一项所述的3D动态存储装置，其特征在于，所述控制晶圆包括第一键合面，所述动态存储晶圆靠近所述控制晶圆的一侧设有第二键合面，所述第二键合面与所述第一键合面形成第一三维异质集成结构，以将所述动态存储晶圆与所述DDR接口电连接；
所述动态存储晶圆靠近所述非易失性存储晶圆的一侧设有第三键合面，所述非易失性存储晶圆靠近所述动态存储晶圆的一侧设有第四键合面，所述第四键合面与所述第三键合面形成第二三维异质集成结构，部分所述第二三维异质集成结构与部分所述第一三维异质集成结构电连接，以将所述非易失性存储晶圆与所述DDR接口电连接。
8.根据权利要求7所述的3D动态存储装置，其特征在于，所述控制晶圆进一步包括：
第一控制模块，连接所述DDR接口，用于控制所述动态存储晶圆的读取与写入；
第二控制模块，连接所述DDR接口，用于控制所述非易失性存储晶圆的读取与写入。
9.根据权利要求8所述的3D动态存储装置，其特征在于，所述控制晶圆接口包括：
供电端口，用于连接供电器件，所述控制晶圆在断电异常时，在所述供电器件提供的电能驱动下，将所述动态存储晶圆中存储的数据备份至所述非易失性存储晶圆。
10.根据权利要求9所述的3D动态存储装置，其特征在于，所述控制晶圆包括：
缓冲单元，所述缓冲单元用于将所述动态存储晶圆的电压转换为所述控制晶圆的电压；和/或
所述缓冲单元用于将所述非易失性存储晶圆的电压转换为所述控制晶圆的电压；和/或
所述缓冲单元用于将所述非易失性存储晶圆的电压转换为所述动态存储晶圆的电压。
11.一种内存设备，其特征在于，包括：
供电器件，用于在断电异常时为3D动态存储装置提供电能；
3D动态存储装置，包括上述权利要求1至10任一项所述的3D动态存储装置，所述3D动态存储装置中的所述控制晶圆用于接收写请求，并判断与所述写请求对应的数据为是否为热数据；在所述数据为热数据时，所述控制晶圆将所述数据存储至所述动态存储晶圆，且所述控制晶圆在断电异常时，将所述动态存储晶圆中存储的数据备份至所述非易失性存储晶圆。
12.一种3D动态存储装置的写数据方法，其特征在于，所述3D动态存储装置包括依次层叠设置控制晶圆、动态存储晶圆及非易失性存储晶圆，所述动态存储晶圆及所述非易失性存储晶圆分别与所述控制晶圆的DDR接口电连接，所述写数据方法包括：
所述控制晶圆接收写请求，并判断与所述写请求对应的数据是否为热数据；
在所述数据为热数据时，所述控制晶圆将所述数据存储至所述动态存储晶圆；
所述控制晶圆接收断电异常指令，将所述动态存储晶圆中存储的数据备份至所述非易失性存储晶圆中。
13.一种3D动态存储装置的读数据方法，其特征在于，所述3D动态存储装置包括依次层叠设置控制晶圆、动态存储晶圆及非易失性存储晶圆，所述动态存储晶圆及所述非易失性存储晶圆分别与所述控制晶圆的DDR接口电连接，所述读数据方法包括：
所述控制晶圆接收读请求，并判断与所述读请求对应的地址是否为热数据存储地址；
若所述地址为热数据存储地址时，所述控制晶圆基于所述读请求从所述动态存储晶圆中读取对应的数据；
若所述地址不为热数据存储地址时，所述控制晶圆基于所述读请求从所述非易失性存储晶圆中读取对应的数据。
CN202111206067.7A 2021-10-14 2021-10-14 3d动态存储装置及读数据方法、写数据方法、内存设备 Pending CN114038491A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111206067.7A CN114038491A (zh) 2021-10-14 2021-10-14 3d动态存储装置及读数据方法、写数据方法、内存设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111206067.7A CN114038491A (zh) 2021-10-14 2021-10-14 3d动态存储装置及读数据方法、写数据方法、内存设备

Publications (1)

Publication Number Publication Date
CN114038491A true CN114038491A (zh) 2022-02-11

Family

ID=80141471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111206067.7A Pending CN114038491A (zh) 2021-10-14 2021-10-14 3d动态存储装置及读数据方法、写数据方法、内存设备

Country Status (1)

Country Link
CN (1) CN114038491A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102831087A (zh) * 2012-07-27 2012-12-19 国家超级计算深圳中心(深圳云计算中心) 基于混合存储器的数据读写处理方法和装置
CN103810113A (zh) * 2014-01-28 2014-05-21 华中科技大学 一种非易失存储器和动态随机存取存储器的融合内存系统
CN105786400A (zh) * 2014-12-25 2016-07-20 研祥智能科技股份有限公司 一种异构混合内存组件、系统及存储方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102831087A (zh) * 2012-07-27 2012-12-19 国家超级计算深圳中心(深圳云计算中心) 基于混合存储器的数据读写处理方法和装置
CN103810113A (zh) * 2014-01-28 2014-05-21 华中科技大学 一种非易失存储器和动态随机存取存储器的融合内存系统
CN105786400A (zh) * 2014-12-25 2016-07-20 研祥智能科技股份有限公司 一种异构混合内存组件、系统及存储方法

Similar Documents

Publication Publication Date Title
US20240020228A1 (en) Zoned namespace with zone grouping
US9383808B2 (en) Dynamic allocation of power budget for a system having non-volatile memory and methods for the same
US8473760B2 (en) Memory system and server system
US7813212B2 (en) Nonvolatile memory having non-power of two memory capacity
US9269437B2 (en) Isolation switching for backup memory
US20170010832A1 (en) Non-volatile memory systems and methods of managing power of the same
US20220139428A1 (en) Memory module with battery and electronic system having the memory module
CN107039059B (zh) 存储器封装，包括其的存储器模块及存储器封装操作方法
CN105786400B (zh) 一种异构混合内存组件、系统及存储方法
US20190266096A1 (en) Data storage device, method of operating the same, and storage system having the same
KR20100097454A (ko) 복수의 상 변화 메모리들, 버퍼램, 및 낸드 플래시 메모리를 구비한 메모리 모듈
CN105518784A (zh) 具有用于高可靠性操作的存储控制器的数据处理器和方法
US10032494B2 (en) Data processing systems and a plurality of memory modules
US20200042238A1 (en) Data storage device, method of operating the same, and storage system having the same
CN113946290B (zh) 基于三维异质集成的存储器件以及存储系统
CN110415743B (zh) 半导体器件
CN103186470B (zh) 存储器储存装置及其存储器控制器与数据写入方法
CN104485130A (zh) 一种固态硬盘结构
KR102653845B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
CN114038491A (zh) 3d动态存储装置及读数据方法、写数据方法、内存设备
US11379117B2 (en) Storage system and method for using host-assisted variable zone speed grade modes to minimize overprovisioning
US20230342312A1 (en) Storage device and computer device
CN114067879A (zh) 3d非易失性存储装置及其读数据方法、写数据方法
WO2024001962A1 (zh) 存储器、芯片堆叠结构、芯片封装结构及电子设备
US11640252B2 (en) Idle-power mitigation circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination