CN114036090A - 基于fpga进行dma传输的加密图像缓冲解析模块 - Google Patents

基于fpga进行dma传输的加密图像缓冲解析模块 Download PDF

Info

Publication number
CN114036090A
CN114036090A CN202111239872.XA CN202111239872A CN114036090A CN 114036090 A CN114036090 A CN 114036090A CN 202111239872 A CN202111239872 A CN 202111239872A CN 114036090 A CN114036090 A CN 114036090A
Authority
CN
China
Prior art keywords
circuit
fpga
interface
pcie
hdmi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111239872.XA
Other languages
English (en)
Other versions
CN114036090B (zh
Inventor
霍炳秀
刘炳坤
刘海玲
朱恒飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Embedtec Co Ltd
Original Assignee
Tianjin Embedtec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Embedtec Co Ltd filed Critical Tianjin Embedtec Co Ltd
Priority to CN202111239872.XA priority Critical patent/CN114036090B/zh
Publication of CN114036090A publication Critical patent/CN114036090A/zh
Application granted granted Critical
Publication of CN114036090B publication Critical patent/CN114036090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Storage Device Security (AREA)

Abstract

本发明公开了一种基于FPGA进行DMA传输的加密图像缓冲解析模块，其特征在于，包括PCIE金手指接口电路、供电电路、HDMI接口电路、DDR3内存缓存电路、FPGA协议转换电路、逻辑存储与更新电路；所述PCIE金手指接口电路、HDMI接口电路、DDR3内存缓存电路、逻辑存储与更新电路均与所述FPGA协议转换电路相连。本发明的优点和有益效果是：具有集成度高、可操作性强，方便携带、稳定高效等特点。

Description

基于FPGA进行DMA传输的加密图像缓冲解析模块
技术领域
本发明涉及工业控制领域、数据传输领域和视频加速领域，具体涉及一种基于FPGA进行DMA传输的加密图像缓冲解析模块。
背景技术
FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
FPGA器件属于专用集成电路中的一种半定制电路，是可编程的逻辑列阵，能够有效的解决原有的器件门电路数较少的问题。FPGA 的基本结构包括可编程输入输出单元，可配置逻辑块，数字时钟管理模块，嵌入式块RAM，布线资源，内嵌专用硬核，底层内嵌功能单元。由于FPGA具有布线资源丰富，可重复编程和集成度高，投资较低的特点，在数字电路设计领域得到了广泛的应用。FPGA的设计流程包括算法设计、代码仿真以及设计、板机调试，设计者以及实际需求建立算法架构，利用EDA建立设计方案或HD编写设计代码，通过代码仿真保证设计方案符合实际要求，最后进行板级调试，利用配置电路将相关文件下载至FPGA芯片中，验证实际运行效果。
DMA(Direct Memory Access)是“存储器直接访问”。它是指一种高速的数据传输操作，允许在外部设备和存储器之间直接读写数据，既不通过CPU，也不需要CPU干预。
DMA是指外部设备不通过CPU而直接与系统内存交换数据的接口技术。要把外设的数据读入内存或把内存的数据传送到外设，一般都要通过CPU控制完成，如CPU程序查询或中断方式。利用中断进行数据传送，可以大大提高CPU的利用率。但是采用中断传送有它的缺点，对于一个高速I/O设备，以及批量交换数据的情况，只能采用DMA方式，才能解决效率和速度问题。DMA在外设与内存间直接进行数据交换，而不通过CPU，这样数据传送的速度就取决于存储器和外设的工作速度。
加密图像数据传输，其通信过程难点主要涉及两点：一是图像加密与解密，二是大量图像数据的解析与缓存。采用FPGA作为协议控制，实现了可定制协议处理，采用加密算法SM4，这是我国发布的一种分组密码标准，SM4主要用于数据加密，其算法公开，分组长度与密钥长度均为128bit，加密算法与密钥扩展算法都采用32轮非线性迭代结构，S盒为固定的8比特输入8比特输出。通过实现此算法实现加密。并通过DMA技术实现本装置与上层应用的大数据传输与缓存。因此，可以很好地解决加密图像大数据传输与缓存的这两个难点。
发明内容
本发明的目的在于克服现有技术中的缺陷，提供一种基于FPGA进行DMA传输的加密图像缓冲解析模块，此方法通过FPGA解析外部加密图像，通过DMA实现控制了整个装置图像数据传输的过程，实现图像传输，保证图像的稳定与安全。
本发明的技术方案如下：
一种基于FPGA进行DMA传输的加密图像缓冲解析模块，其特征在于，包括PCIE金手指接口电路、供电电路、HDMI接口电路、DDR3内存缓存电路、FPGA协议转换电路、逻辑存储与更新电路；所述PCIE金手指接口电路、HDMI接口电路、DDR3内存缓存电路、逻辑存储与更新电路均与所述FPGA协议转换电路相连；所述FPGA协议转换电路用于进行协议控制，外部输入的SM4 HDMI加密信号通过SM4解密转换成普通HDMI信号，在通过HDMI IP解析出图像数据传递给AXI DMA IP，通过M_AXI接口连接到AXI SMART CONNECT模块传输给MIG7 IP，完成外部输入加密图像信息的解密与DMA本地缓冲；另一侧调用XDMA IP，将PCIE金手指接口电路的PCIE信号、时钟信号和复位，上位机通过XDMA控制M_AXI接口连接到AXI SMART CONNECT读取MIG7 IP缓存的图像信息，完成本地缓存到上层应用的图像数据的完成。
本发明的优点和有益效果是：具有集成度高、可操作性强，方便携带、稳定高效等特点。
附图说明
图1是本发明一种基于FPGA进行DMA传输的图像缓冲解析模块的硬件连接原理框图。
图2是本发明一种基于FPGA进行DMA传输的加密图像缓冲解析模块的FPGA内部BLOCK DESIGN原理框图。
具体实施方式
以下结合具体实施例对本发明作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个部件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明中的具体含义。
如图1所示，一种基于FPGA进行DMA传输的加密图像缓冲解析模块，包括PCIE金手指接口电路、供电电路、HDMI接口电路、DDR3内存缓存电路、FPGA协议转换电路、逻辑存储与更新电路；所述PCIE金手指接口电路、HDMI接口电路、DDR3内存缓存电路、逻辑存储与更新电路均与所述FPGA协议转换电路相连。
如图2所示，所述FPGA协议转换电路用于进行协议控制，FPGA选用赛灵思公司7A325T芯片作为可编程逻辑芯片，首先外部输入的SM4 HDMI加密信号通过SM4解密转换成普通HDMI信号，在通过HDMI IP解析出图像数据传递给AXI DMA IP，通过M_AXI接口连接到AXI SMART CONNECT模块传输给MIG7 IP，完成外部输入加密图像信息的解密与DMA本地缓冲；另一侧调用XDMA IP，将PCIE金手指接口电路的PCIE信号、时钟信号和复位，使本模块成为标准PCIE从设备，上位机通过XDMA控制M_AXI接口连接到AXI SMART CONNECT读取MIG7IP缓存的图像信息，完成本地缓存到上层应用的图像数据的完成。
所述PCIE金手指接口电路用于将上层CPU接口电路引入，含有PCIE信号、复位信号、12V供电电源和时钟信号。通过此接口，将本模块的图像信号通过PCIE传输给上层CPU。
所述供电电路是本模块的电源电路，采用ADI公司的LTM4644电源芯片，将12主电源转换成3.3V、2.5V、1.5V和1.0V,供给下级所有电路。
所述HDMI接口电路用于将外部图像信号引入，采用标准HDMI接口，通过此接口，将外部加密图像信号传输给FPGA。
所述DDR3内存缓存电路用于将FPGA处理的数据进行缓存的，FPGA通过内部MIG7IP将图像信息缓存在DDR3内存里面。
所述逻辑存储与更新电路用于存储与更新FPGA逻辑程序，采用WINBOND公司的W25Q128作为存储FLASH，外部仿真器通过FPGA的JTAG接口将数据由SPI下载到FLASH中。
以上实施例仅是对本发明一种基于FPGA进行DMA传输的加密图像缓冲解析模块具体应用例子，并不限制本申请权利要求。凡是在本申请权利要求技术方案上进行的修改和非本质改进的，均在本申请权利要求保护范围之内。
以上对本发明的实例进行了详细说明，但所述内容仅为本发明的较佳实施例，不能被认为用于限定本发明的实施范围。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (6)

1.一种基于FPGA进行DMA传输的加密图像缓冲解析模块，其特征在于，包括PCIE金手指接口电路、供电电路、HDMI接口电路、DDR3内存缓存电路、FPGA协议转换电路、逻辑存储与更新电路；所述PCIE金手指接口电路、HDMI接口电路、DDR3内存缓存电路、逻辑存储与更新电路均与所述FPGA协议转换电路相连；所述FPGA协议转换电路用于进行协议控制，外部输入的SM4 HDMI加密信号通过SM4解密转换成普通HDMI信号，在通过HDMIIP解析出图像数据传递给AXI DMA IP，通过M_AXI接口连接到AXI SMART CONNECT模块传输给MIG7 IP，完成外部输入加密图像信息的解密与DMA本地缓冲；另一侧调用XDMA IP，将PCIE金手指接口电路的PCIE信号、时钟信号和复位，上位机通过XDMA控制M_AXI接口连接到AXI SMART CONNECT读取MIG7 IP缓存的图像信息，完成本地缓存到上层应用的图像数据的完成。
2.根据权利要求1所述的基于FPGA进行DMA传输的加密图像缓冲解析模块，其特征在于，所述PCIE金手指接口电路用于将上层CPU接口电路引入，含有PCIE信号、复位信号、12V供电电源和时钟信号，通过所述PCIE金手指接口将本模块的图像信号通过PCIE传输给上层CPU。
3.根据权利要求1所述的基于FPGA进行DMA传输的加密图像缓冲解析模块，其特征在于，所述供电电路采用ADI公司的LTM4644电源芯片，将12主电源转换成3.3V、2.5V、1.5V和1.0V，供给下级所有电路。
4.根据权利要求1所述的基于FPGA进行DMA传输的加密图像缓冲解析模块，其特征在于，所述HDMI接口电路用于将外部图像信号引入，采用标准HDMI接口，通过此接口，将外部加密图像信号传输给FPGA。
5.根据权利要求1所述的基于FPGA进行DMA传输的加密图像缓冲解析模块，其特征在于，所述DDR3内存缓存电路用于将FPGA处理的数据进行缓存的，FPGA通过内部MIG7 IP将图像信息缓存在DDR3内存里面。
6.根据权利要求1所述的基于FPGA进行DMA传输的加密图像缓冲解析模块，其特征在于，所述逻辑存储与更新电路用于存储与更新FPGA逻辑程序，采用WINBOND公司的W25Q128作为存储FLASH，外部仿真器通过FPGA的JTAG接口将数据由SPI下载到FLASH中。
CN202111239872.XA 2021-10-25 2021-10-25 基于fpga进行dma传输的加密图像缓冲解析模块 Active CN114036090B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111239872.XA CN114036090B (zh) 2021-10-25 2021-10-25 基于fpga进行dma传输的加密图像缓冲解析模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111239872.XA CN114036090B (zh) 2021-10-25 2021-10-25 基于fpga进行dma传输的加密图像缓冲解析模块

Publications (2)

Publication Number Publication Date
CN114036090A true CN114036090A (zh) 2022-02-11
CN114036090B CN114036090B (zh) 2023-10-17

Family

ID=80141900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111239872.XA Active CN114036090B (zh) 2021-10-25 2021-10-25 基于fpga进行dma传输的加密图像缓冲解析模块

Country Status (1)

Country Link
CN (1) CN114036090B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150037002A (ko) * 2013-09-30 2015-04-08 주식회사 유니테스트 Fpga 기반의 비실장형 스토리지 테스트 장치
CN204272169U (zh) * 2014-10-31 2015-04-15 国家电网公司 基于fpga的电力通信协议报文解析卡
CN107783927A (zh) * 2016-08-30 2018-03-09 安凯(广州)微电子技术有限公司 用于连接axi接口和dma接口的电路转换系统及方法
CN111309656A (zh) * 2020-03-20 2020-06-19 北京光润通科技发展有限公司 一种pfga通用dam ip核
CN112187341A (zh) * 2020-09-30 2021-01-05 哈尔滨理工大学 一种基于fpga的数据模拟源及其搭建与控制方法
CN112990157A (zh) * 2021-05-13 2021-06-18 南京广捷智能科技有限公司 一种基于fpga的图像目标识别加速系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150037002A (ko) * 2013-09-30 2015-04-08 주식회사 유니테스트 Fpga 기반의 비실장형 스토리지 테스트 장치
CN204272169U (zh) * 2014-10-31 2015-04-15 国家电网公司 基于fpga的电力通信协议报文解析卡
CN107783927A (zh) * 2016-08-30 2018-03-09 安凯(广州)微电子技术有限公司 用于连接axi接口和dma接口的电路转换系统及方法
CN111309656A (zh) * 2020-03-20 2020-06-19 北京光润通科技发展有限公司 一种pfga通用dam ip核
CN112187341A (zh) * 2020-09-30 2021-01-05 哈尔滨理工大学 一种基于fpga的数据模拟源及其搭建与控制方法
CN112990157A (zh) * 2021-05-13 2021-06-18 南京广捷智能科技有限公司 一种基于fpga的图像目标识别加速系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王炳辉等: ""基于FPGA的DMA数据传输系统设计"", 《电子设计工程》 *

Also Published As

Publication number Publication date
CN114036090B (zh) 2023-10-17

Similar Documents

Publication Publication Date Title
US9344091B2 (en) Die-stacked memory device with reconfigurable logic
CN103605632B (zh) 一种axi总线与ahb总线的通信方法与装置
CN105117360A (zh) 基于fpga的接口信号重映射方法
CN107911391A (zh) 一种基于fpga的axi协议与spi协议转换的方法
CN106970894A (zh) 一种基于Arria10的FPGA异构加速卡
CN205692166U (zh) 基于PowerPC架构中央处理器的核心板
CN114036090B (zh) 基于fpga进行dma传输的加密图像缓冲解析模块
CN102780598B (zh) 一种总线通信方法、总线通信单元及系统
CN110569173B (zh) 一种基于龙芯ip核的服务器健康管理芯片及实现方法
CN102662894B (zh) 总线从单元通用接口
CN110427206B (zh) 一种基于zynq的算法动态更新方法
CN106326175A (zh) 一种ahb总线和opb总线的转换方法及桥装置
CN103412847A (zh) 基于fpga的usb转多路链路接口电路
CN203632764U (zh) Camera link数据转换器
CN104156336A (zh) 一种usb2.0接口芯片的控制方法
CN210402342U (zh) 一种基于zynq的数据加解密结构
CN202495036U (zh) 总线从单元通用接口
CN203761518U (zh) 一种基于FPGA的Camera Link接口实验与开发系统
CN203644037U (zh) 系统级芯片
KR100642158B1 (ko) 슬레이브 그룹 인터페이스 장치와, 슬레이브 그룹 인터페이스 장치를 통해 버스와 주변 장치를 인터페이스하는 방법 및 시스템
CN203102274U (zh) 一种高速数据传输连接器
CN100435110C (zh) 片上系统的片上调试器
CN111651399A (zh) 一种ai板卡及主机
CN103414898A (zh) 一种高分辨率视频采集方法及系统
US8412916B2 (en) Computing system having CPU and bridge operating using CPU frequency

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant