CN114024177A - 一种夹板连接器阻抗优化的方法、系统、设备和存储介质 - Google Patents

一种夹板连接器阻抗优化的方法、系统、设备和存储介质 Download PDF

Info

Publication number
CN114024177A
CN114024177A CN202111270746.0A CN202111270746A CN114024177A CN 114024177 A CN114024177 A CN 114024177A CN 202111270746 A CN202111270746 A CN 202111270746A CN 114024177 A CN114024177 A CN 114024177A
Authority
CN
China
Prior art keywords
terminal
impedance
range
lower limit
determining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111270746.0A
Other languages
English (en)
Other versions
CN114024177B (zh
Inventor
余华国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202111270746.0A priority Critical patent/CN114024177B/zh
Publication of CN114024177A publication Critical patent/CN114024177A/zh
Application granted granted Critical
Publication of CN114024177B publication Critical patent/CN114024177B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/646—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00 specially adapted for high-frequency, e.g. structures providing an impedance match or phase match
    • H01R13/6473—Impedance matching
    • H01R13/6474—Impedance matching by variation of conductive properties, e.g. by dimension variations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices

Landscapes

  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

本发明提供一种夹板连接器阻抗优化的方法、系统、设备和存储介质，方法包括：基于预设特性阻抗值并根据连接器阻抗管控公差的要求确定端子处阻抗的上下限值；根据端子的长度和半径确定端子的电感，并根据所述电感和所述阻抗的上下限值确定所述端子电容的上下限值；根据所述端子电容的上下限值和地孔焊盘的面积确定所述端子伸出的角度的范围；以及根据所述角度的范围对所述端子和所述地孔焊盘进行布局。本发明降低了针对高速信号传输的连接器选型复杂度，提高了连接器端子与PCB板结合处的阻抗，从而减少了全链路的阻抗不连续点，增强了链路的信号完整性。

Description

一种夹板连接器阻抗优化的方法、系统、设备和存储介质
技术领域
本发明涉及连接器领域，更具体地，特别是指一种夹板连接器阻抗优化的方法、系统、设备和存储介质。
背景技术
随着电子产品工作频率的不断提高，数字信号的传递已不能使用单纯的集总理论来分析，此时需要使用分布式系统。传输线作为分布式系统的一种，其由两个导体构成，一个导体为信号路径，一个为返回路径，PCB上的每条走线均可以看作传输线。而一个完整的高速链路可能由多段传输线及连接器组成，其中任一模块出现阻抗不连续都会发生反射现象，从而降低了信号的传输品质。
夹板式连接器主要用于高度受限且不同板卡需要在水平方向保持一致的场景，以形成符合设计需求的信号传输通道。以PCIe(Peripheral Component Interface Express，总线和接口标准)5.0夹板连接器为例，其端子密集度高，端子间距较小，为保证夹板连接器本体串扰指标满足工业规范，需在Baseboard(基板)信号焊盘的前方0.3mm处添加地孔，并添加方形铜皮固定地孔属性。
当前参照协会要求，在使用夹板连接器的Baseboard信号pad(焊盘)前方增加地孔和铜皮后，在连接器端子与PCB(Printed circuit board，印刷电路板)结合处出现了阻抗过低的现象，72.55Ohm不满足PCIe协会要求的85Ohm+/-10％的要求；且有源误码测试无法通过。当前针对此阻抗偏低的问题并无明确的技术方案。
发明内容
有鉴于此，本发明实施例的目的在于提出一种夹板连接器阻抗优化的方法、系统、计算机设备及计算机可读存储介质，本发明通过确定连接器端子伸出角度的范围，增大了端子与地孔及铜皮的间距，降低容性，进而提升阻抗，减少阻抗不连续点，增强了链路的信号完整性。
基于上述目的，本发明实施例的一方面提供了一种夹板连接器阻抗优化的方法，包括如下步骤：基于预设特性阻抗值并根据连接器阻抗管控公差的要求确定端子处阻抗的上下限值；根据端子的长度和半径确定端子的电感，并根据所述电感和所述阻抗的上下限值确定所述端子电容的上下限值；根据所述端子电容的上下限值和地孔焊盘的面积确定所述端子伸出的角度的范围；以及根据所述角度的范围对所述端子和所述地孔焊盘进行布局。
在一些实施方式中，所述根据端子的长度和半径确定端子的电感包括：采用如下公式计算端子的电感：L＝5d[In(2d/r)-3/4]，其中，L表示以nH为单位的电感，d表示以inch为单位的单体长度，r表示以inch为单位的半径。
在一些实施方式中，所述根据所述端子电容的上下限值和地孔焊盘的面积确定所述端子伸出的角度的范围包括：根据所述端子电容的上下限值和地孔焊盘的面积确定第一间距的范围；以及根据所述第一间距的范围和所述端子与PCB接触处到所述地孔焊盘中心点的距离确定所述端子伸出的角度的范围。
在一些实施方式中，所述根据所述端子电容的上下限值和地孔焊盘的面积确定第一间距的范围包括：采用如下公式计算第一间距的范围：h＝ε0A/C，其中，h表示第一间距，ε0表示真空或空气中介电常数，一般为0.225pF/inch，A表示两个导体的正对面积，C表示电容。
本发明实施例的另一方面，提供了一种夹板连接器阻抗优化的系统，包括：阻抗模块，配置用于基于预设特性阻抗值并根据连接器阻抗管控公差的要求确定端子处阻抗的上下限值；第一计算模块，配置用于根据端子的长度和半径确定端子的电感，并根据所述电感和所述阻抗的上下限值确定所述端子电容的上下限值；第二计算模块，配置用于根据所述端子电容的上下限值和地孔焊盘的面积确定所述端子伸出的角度的范围；以及布局模块，配置用于根据所述角度的范围对所述端子和所述地孔焊盘进行布局。
在一些实施方式中，所述第一计算模块配置用于：采用如下公式计算端子的电感：L＝5d[In(2d/r)-3/4]，其中，L表示以nH为单位的电感，d表示以inch为单位的单体长度，r表示以inch为单位的半径。
在一些实施方式中，所述第二计算模块配置用于：根据所述端子电容的上下限值和地孔焊盘的面积确定第一间距的范围；以及根据所述第一间距的范围和所述端子与PCB接触处到所述地孔焊盘中心点的距离确定所述端子伸出的角度的范围。
在一些实施方式中，所述第二计算模块进一步配置用于：采用如下公式计算第一间距的范围：h＝ε0A/C，其中，h表示第一间距，ε0表示真空或空气中介电常数，一般为0.225pF/inch，A表示两个导体的正对面积，C表示电容。
本发明实施例的又一方面，还提供了一种计算机设备，包括：至少一个处理器；以及存储器，所述存储器存储有可在所述处理器上运行的计算机指令，所述指令由所述处理器执行时实现如上方法的步骤。
本发明实施例的再一方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时实现如上方法步骤的计算机程序。
本发明具有以下有益技术效果：通过确定连接器端子伸出角度的范围，降低了针对高速信号传输的连接器选型复杂度，提高了连接器端子与PCB板结合处的阻抗，从而减少了全链路的阻抗不连续点，增强了链路的信号完整性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明提供的夹板连接器阻抗优化的方法的实施例的示意图；
图2为现有技术中端子与下方地孔及铜皮的位置示意图；
图3为端子与地孔焊盘所在水平面等效直角三角形的示意图；
图4为本发明提供的夹板连接器阻抗优化的系统的实施例的示意图；
图5为本发明提供的夹板连接器阻抗优化的计算机设备的实施例的硬件结构示意图；
图6为本发明提供的夹板连接器阻抗优化的计算机存储介质的实施例的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
本发明实施例的第一个方面，提出了一种夹板连接器阻抗优化的方法的实施例。图1示出的是本发明提供的夹板连接器阻抗优化的方法的实施例的示意图。如图1所示，本发明实施例包括如下步骤：
S1、基于预设特性阻抗值并根据连接器阻抗管控公差的要求确定端子处阻抗的上下限值；
S2、根据端子的长度和半径确定端子的电感，并根据所述电感和所述阻抗的上下限值确定所述端子电容的上下限值；
S3、根据所述端子电容的上下限值和地孔焊盘的面积确定所述端子伸出的角度的范围；以及
S4、根据所述角度的范围对所述端子和所述地孔焊盘进行布局。
图2为现有技术中端子与下方地孔及铜皮的位置示意图。造成连接器端子处阻抗偏低的原因是端子与下方地孔及铜皮的间距较小所致(如图2中椭圆框所示)，即二者之间的容性较大，依据特性阻抗Z0＝SQRT(L/C)，SQRT表示开根，L为单位长度电感，C为单位长度电容，当L不变时，C变大则阻抗降低。本发明通过一定算法及计算机模拟，找出连接器端子伸出角度的范围，增大了端子与地孔及铜皮的间距，降低容性，进而提升阻抗，减少阻抗不连续点，增强了链路的信号完整性。
基于预设特性阻抗值并根据连接器阻抗管控公差的要求确定端子处阻抗的上下限值。按照连接器阻抗管控公差+/-10％的要求找到端子处阻抗的上下限值，即将预设特性阻抗值乘0.9即得到端子处阻抗的下限值，将预设特性阻抗值乘1.1即得到端子处阻抗的上限值。
根据端子的长度和半径确定端子的电感，并根据所述电感和所述阻抗的上下限值确定所述端子电容的上下限值。Z0＝SQRT(L/C)，已知阻抗Z0和电感L，可以确定电容C的上下限值。
在一些实施方式中，所述根据端子的长度和半径确定端子的电感包括：采用如下公式计算端子的电感：L＝5d[In(2d/r)-3/4]，其中，L表示以nH为单位的电感，d表示以inch为单位的单体长度，r表示以inch为单位的半径。
根据所述端子电容的上下限值和地孔焊盘的面积确定所述端子伸出的角度的范围。
在一些实施方式中，所述根据所述端子电容的上下限值和地孔焊盘的面积确定所述端子伸出的角度的范围包括：根据所述端子电容的上下限值和地孔焊盘的面积确定第一间距的范围；以及根据所述第一间距的范围和所述端子与PCB接触处到所述地孔焊盘中心点的距离确定所述端子伸出的角度的范围。
在一些实施方式中，所述根据所述端子电容的上下限值和地孔焊盘的面积确定第一间距的范围包括：采用如下公式计算第一间距的范围：h＝ε0A/C，其中，h表示第一间距，ε0表示真空或空气中介电常数，一般为0.225pF/inch，A表示两个导体的正对面积，C表示电容。A表示两个导体的正对面积，在本实施例中A表示地孔焊盘的面积。
图3为端子与地孔焊盘所在水平面等效直角三角形的示意图。如图3所示，现在已经求得第一间距h的值，并可以知道地孔焊盘中心点到端子与PCB接触处的距离，则可以求出tanφ的值，进而可以得到φ的范围。
根据所述角度的范围对所述端子和所述地孔焊盘进行布局。
以8mm长端子，1.5mm长焊盘(端子焊接点需要落在焊盘长边2/3的区间以内，否则有焊接不良及焊盘残桩过大的情况)，GND孔边沿距离焊盘边沿0.3mm，GND孔上覆盖0.6mm方形铜皮为例，85ohm+/-10％的阻抗为目标，通过计算当h＝0.4mm时，计算阻抗接近83ohm(当阻抗调整至85ohm是存在阻抗偏上限的问题)，此时φ等于75.96度，考虑阻抗公差及焊接差异，允许h有+/-0.1mm的波动，此时φ落在72.6～79.4度之间，取整定义73～79度之间。
本发明实施例降低了针对高速信号传输的连接器选型复杂度，提高了连接器端子与PCB板结合处的阻抗，从而减少了全链路的阻抗不连续点，增强了链路的信号完整性；依照本发明实施例修改后的连接器端子处阻抗切实提升到Spec范围内，78.59Ohm，且有源误码测试0误码通过。
需要特别指出的是，上述夹板连接器阻抗优化的方法的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于夹板连接器阻抗优化的方法也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在实施例之上。
基于上述目的，本发明实施例的第二个方面，提出了一种夹板连接器阻抗优化的系统。如图4所示，系统200包括如下模块：阻抗模块，配置用于基于预设特性阻抗值并根据连接器阻抗管控公差的要求确定端子处阻抗的上下限值；第一计算模块，配置用于根据端子的长度和半径确定端子的电感，并根据所述电感和所述阻抗的上下限值确定所述端子电容的上下限值；第二计算模块，配置用于根据所述端子电容的上下限值和地孔焊盘的面积确定所述端子伸出的角度的范围；以及布局模块，配置用于根据所述角度的范围对所述端子和所述地孔焊盘进行布局。
在一些实施方式中，所述第一计算模块配置用于：采用如下公式计算端子的电感：L＝5d[In(2d/r)-3/4]，其中，L表示以nH为单位的电感，d表示以inch为单位的单体长度，r表示以inch为单位的半径。
在一些实施方式中，所述第二计算模块配置用于：根据所述端子电容的上下限值和地孔焊盘的面积确定第一间距的范围；以及根据所述第一间距的范围和所述端子与PCB接触处到所述地孔焊盘中心点的距离确定所述端子伸出的角度的范围。
在一些实施方式中，所述第二计算模块进一步配置用于：采用如下公式计算第一间距的范围：h＝ε0A/C，其中，h表示第一间距，ε0表示真空或空气中介电常数，一般为0.225pF/inch，A表示两个导体的正对面积，C表示电容。
基于上述目的，本发明实施例的第三个方面，提出了一种计算机设备，包括：至少一个处理器；以及存储器，存储器存储有可在处理器上运行的计算机指令，指令由处理器执行以实现如下步骤：S1、基于预设特性阻抗值并根据连接器阻抗管控公差的要求确定端子处阻抗的上下限值；S2、根据端子的长度和半径确定端子的电感，并根据所述电感和所述阻抗的上下限值确定所述端子电容的上下限值；S3、根据所述端子电容的上下限值和地孔焊盘的面积确定所述端子伸出的角度的范围；以及S4、根据所述角度的范围对所述端子和所述地孔焊盘进行布局。
在一些实施方式中，所述根据端子的长度和半径确定端子的电感包括：采用如下公式计算端子的电感：L＝5d[In(2d/r)-3/4]，其中，L表示以nH为单位的电感，d表示以inch为单位的单体长度，r表示以inch为单位的半径。
在一些实施方式中，所述根据所述端子电容的上下限值和地孔焊盘的面积确定所述端子伸出的角度的范围包括：根据所述端子电容的上下限值和地孔焊盘的面积确定第一间距的范围；以及根据所述第一间距的范围和所述端子与PCB接触处到所述地孔焊盘中心点的距离确定所述端子伸出的角度的范围。
在一些实施方式中，所述根据所述端子电容的上下限值和地孔焊盘的面积确定第一间距的范围包括：采用如下公式计算第一间距的范围：h＝ε0A/C，其中，h表示第一间距，ε0表示真空或空气中介电常数，一般为0.225pF/inch，A表示两个导体的正对面积，C表示电容。
如图5所示，为本发明提供的上述夹板连接器阻抗优化的计算机设备的一个实施例的硬件结构示意图。
以如图5所示的装置为例，在该装置中包括一个处理器301以及一个存储器302。
处理器301和存储器302可以通过总线或者其他方式连接，图5中以通过总线连接为例。
存储器302作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本申请实施例中的夹板连接器阻抗优化的方法对应的程序指令/模块。处理器301通过运行存储在存储器302中的非易失性软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现夹板连接器阻抗优化的方法。
存储器302可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储夹板连接器阻抗优化的方法的使用所创建的数据等。此外，存储器302可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器302可选包括相对于处理器301远程设置的存储器，这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
一个或者多个夹板连接器阻抗优化的方法对应的计算机指令303存储在存储器302中，当被处理器301执行时，执行上述任意方法实施例中的夹板连接器阻抗优化的方法。
执行上述夹板连接器阻抗优化的方法的计算机设备的任何一个实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
本发明还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时执行夹板连接器阻抗优化的方法的计算机程序。
如图6所示，为本发明提供的上述夹板连接器阻抗优化的计算机存储介质的一个实施例的示意图。以如图6所示的计算机存储介质为例，计算机可读存储介质401存储有被处理器执行时执行如上方法的计算机程序402。
最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，夹板连接器阻抗优化的方法的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，程序的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种夹板连接器阻抗优化的方法，其特征在于，包括如下步骤：
基于预设特性阻抗值并根据连接器阻抗管控公差的要求确定端子处阻抗的上下限值；
根据端子的长度和半径确定端子的电感，并根据所述电感和所述阻抗的上下限值确定所述端子电容的上下限值；
根据所述端子电容的上下限值和地孔焊盘的面积确定所述端子伸出的角度的范围；以及
根据所述角度的范围对所述端子和所述地孔焊盘进行布局。
2.根据权利要求1所述的方法，其特征在于，所述根据端子的长度和半径确定端子的电感包括：
采用如下公式计算端子的电感：
L＝5d[In(2d/r)-3/4]
其中，L表示以nH为单位的电感，d表示以inch为单位的单体长度，r表示以inch为单位的半径。
3.根据权利要求1所述的方法，其特征在于，所述根据所述端子电容的上下限值和地孔焊盘的面积确定所述端子伸出的角度的范围包括：
根据所述端子电容的上下限值和地孔焊盘的面积确定第一间距的范围；以及
根据所述第一间距的范围和所述端子与PCB接触处到所述地孔焊盘中心点的距离确定所述端子伸出的角度的范围。
4.根据权利要求3所述的方法，其特征在于，所述根据所述端子电容的上下限值和地孔焊盘的面积确定第一间距的范围包括：
采用如下公式计算第一间距的范围：
h＝ε0A/C
其中，h表示第一间距，ε0表示真空或空气中介电常数，一般为0.225pF/inch，A表示两个导体的正对面积，C表示电容。
5.一种夹板连接器阻抗优化的系统，其特征在于，包括：
阻抗模块，配置用于基于预设特性阻抗值并根据连接器阻抗管控公差的要求确定端子处阻抗的上下限值；
第一计算模块，配置用于根据端子的长度和半径确定端子的电感，并根据所述电感和所述阻抗的上下限值确定所述端子电容的上下限值；
第二计算模块，配置用于根据所述端子电容的上下限值和地孔焊盘的面积确定所述端子伸出的角度的范围；以及
布局模块，配置用于根据所述角度的范围对所述端子和所述地孔焊盘进行布局。
6.根据权利要求5所述的系统，其特征在于，所述第一计算模块配置用于：
采用如下公式计算端子的电感：
L＝5d[In(2d/r)-3/4]
其中，L表示以nH为单位的电感，d表示以inch为单位的单体长度，r表示以inch为单位的半径。
7.根据权利要求5所述的系统，其特征在于，所述第二计算模块配置用于：
根据所述端子电容的上下限值和地孔焊盘的面积确定第一间距的范围；以及
根据所述第一间距的范围和所述端子与PCB接触处到所述地孔焊盘中心点的距离确定所述端子伸出的角度的范围。
8.根据权利要求7所述的系统，其特征在于，所述第二计算模块进一步配置用于：
采用如下公式计算第一间距的范围：
h＝ε0A/C
h＝ε0A/C
其中，h表示第一间距，ε0表示真空或空气中介电常数，一般为0.225pF/inch，A表示两个导体的正对面积，C表示电容。
9.一种计算机设备，其特征在于，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器上运行的计算机指令，所述指令由所述处理器执行时实现权利要求1-4任意一项所述方法的步骤。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-4任意一项所述方法的步骤。
CN202111270746.0A 2021-10-29 2021-10-29 一种夹板连接器阻抗优化的方法、系统、设备和存储介质 Active CN114024177B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111270746.0A CN114024177B (zh) 2021-10-29 2021-10-29 一种夹板连接器阻抗优化的方法、系统、设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111270746.0A CN114024177B (zh) 2021-10-29 2021-10-29 一种夹板连接器阻抗优化的方法、系统、设备和存储介质

Publications (2)

Publication Number Publication Date
CN114024177A true CN114024177A (zh) 2022-02-08
CN114024177B CN114024177B (zh) 2023-08-25

Family

ID=80058749

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111270746.0A Active CN114024177B (zh) 2021-10-29 2021-10-29 一种夹板连接器阻抗优化的方法、系统、设备和存储介质

Country Status (1)

Country Link
CN (1) CN114024177B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1568131A (zh) * 2003-06-18 2005-01-19 华为技术有限公司 对表贴焊盘的特征阻抗进行补偿的方法及采用该方法的印刷电路板
CN112888155A (zh) * 2021-01-14 2021-06-01 合肥移瑞通信技术有限公司 电路板，电路板过孔优化方法，电子设备及存储介质

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1568131A (zh) * 2003-06-18 2005-01-19 华为技术有限公司 对表贴焊盘的特征阻抗进行补偿的方法及采用该方法的印刷电路板
CN112888155A (zh) * 2021-01-14 2021-06-01 合肥移瑞通信技术有限公司 电路板，电路板过孔优化方法，电子设备及存储介质

Also Published As

Publication number Publication date
CN114024177B (zh) 2023-08-25

Similar Documents

Publication Publication Date Title
US8460036B1 (en) Electrical connector
US10897813B2 (en) Differential trace pair system
US8866282B2 (en) Semiconductor apparatus, signal transmission system and signal transmission method
CN109511220B (zh) 电路板和光模块
JP2008538446A (ja) １つ以上の受動部品を備えた成形リードフレームコネクタ
US9548551B1 (en) DIMM connector region vias and routing
US8609996B2 (en) Printed circuit board and layout method thereof
EP4171179A1 (en) Printed circuit board and electronic device with printed circuit board
US9936572B2 (en) Differential trace pair system
US10617003B2 (en) Method for manufacturing a surface mount technology (SMT) pad structure for next generation speeds
US6772262B1 (en) Memory module with improved data bus performance
US9379424B2 (en) Compensation for length differences in vias associated with differential signaling
WO2016105782A1 (en) Two-part electrical connector
CN111586969A (zh) 电路布线方法、ddr4内存电路及电子设备
US20070244684A1 (en) Method to model 3-D PCB PTH via
CN114024177A (zh) 一种夹板连接器阻抗优化的方法、系统、设备和存储介质
US7046100B2 (en) Direct current cut structure
US20200014150A1 (en) High-speed connector assembly, socket connector and socket terminal
CN112512209B (zh) 一种优化电容阻抗的pcb板及包括其的服务器
CN2571027Y (zh) 高密度电连接器
US11630492B2 (en) Electronic device comprising a mother board and a riser card
WO2024001193A1 (zh) 线缆组件、电路板、连接结构及电子设备
CN220292254U (zh) 一种改善阻抗的pcie金手指结构
CN109743834B (zh) 一种优化usb链路阻抗的方法
CN219834451U (zh) 一种优化跨平面阻抗的电容结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant