CN114023643A - 一种soi晶圆的表面处理方法 - Google Patents

一种soi晶圆的表面处理方法 Download PDF

Info

Publication number
CN114023643A
CN114023643A CN202111273132.8A CN202111273132A CN114023643A CN 114023643 A CN114023643 A CN 114023643A CN 202111273132 A CN202111273132 A CN 202111273132A CN 114023643 A CN114023643 A CN 114023643A
Authority
CN
China
Prior art keywords
soi wafer
thermal annealing
annealing process
temperature
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111273132.8A
Other languages
English (en)
Inventor
魏星
戴荣旺
汪子文
李名浩
陈猛
徐洪涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Zing Semiconductor Corp
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Zing Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS, Zing Semiconductor Corp filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202111273132.8A priority Critical patent/CN114023643A/zh
Priority to US17/586,254 priority patent/US20230133916A1/en
Publication of CN114023643A publication Critical patent/CN114023643A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种SOI晶圆的表面处理方法，包括以下步骤：提供一SOI晶圆，SOI晶圆包括背衬底、顶层硅和绝缘埋层，绝缘埋层位于背衬底和顶层硅之间，顶层硅的表面粗糙度大于
Figure DDA0003329316490000011
在第一目标温度下，通过长时间热退火工艺对顶层硅的表面进行第一次平坦化处理；以及在第二目标温度下，通过快速热退火工艺对顶层硅的表面进行第二次平坦化处理，以将长时间热退火工艺和快速热退火工艺结合，优化了SOI晶圆，特别是SOI晶圆的表面粗糙度，使得经过上述两个工艺的平坦化处理的SOI晶圆的顶层硅的表面粗糙度满足工艺需求。

Description

一种SOI晶圆的表面处理方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种SOI晶圆的表面处理方法。
背景技术
随着后摩尔时代的持续推进，人们对晶圆，特别是绝缘体上硅(Silicon-On-Insulator，SOI)在其结构、厚度均匀性以及表面平坦度等方面提出了更加苛刻的要求。目前，绝缘体上硅已经被人们在微电子、光学以及光电领域广泛应用，相应的，绝缘体上硅在材料方面增加了很多的挑战。绝缘体上硅是在顶层硅和背衬底之间引入至少一层埋氧化层，先进SOI器件要求顶层硅尽可能的薄，该要求直接体现出传统的机械化学抛光(CMP)方法的弊端，即CMP后顶层硅的厚度不均匀，很容易引入额外的表面缺陷。
为了解决上述问题，通常采用热退火处理取代传统的机械化学抛光方法来平坦化处理顶层硅的表面，热退火处理包括长时间的热退火处理和快速热退火，长时间的热退火处理的优势在于对晶圆长程起伏进行平坦化，而快速热退火的优势在于对晶圆短程起伏进行平坦化。其中，SOI的表面粗糙度对后道器件的影响较大，其是当前主要的评估热退火处理的标准。而SOI的热退火处理通常是在氩气和氢气的混合气氛下进行的，其中，氢气的主要作用是防止氧的存在，以恶化顶层硅表面的颗粒程度，但是由于氢气在高温下对硅表面存在刻蚀这一消极作用。以专利US8389412B2为例，该专利将快速热退火与氧化减薄工艺进行整合，通过快速热退火、氧化减薄处理、快速热退火和氧化减薄处理流程对晶圆进行处理，该工艺可以在一定程度上降低了SOI晶圆的表面粗糙度，但是，该工艺受制于晶圆短程起伏的有限性，使得SOI晶圆的表面粗糙度无法满足目前的工艺需求。另外，虽然氧化减薄处理对表面粗糙度有改善，但是由于已经进行了一次热处理，这就使得其所起的效果微乎其微。
发明内容
本发明的目的在于，提供一种SOI晶圆的表面处理方法，可以消除平坦化处理时氢气对SOI晶圆的消极作用，还可以优化晶圆的表面粗糙度。
为了达到上述目的，本发明提供一种SOI晶圆的表面处理方法，包括以下步骤：
提供一SOI晶圆，所述SOI晶圆包括背衬底、顶层硅和绝缘埋层，所述绝缘埋层位于所述背衬底和顶层硅之间，且所述顶层硅的表面粗糙度大于
Figure BDA0003329316470000021
在第一目标温度下，通过长时间热退火工艺对所述顶层硅的表面进行第一次平坦化处理；以及
在第二目标温度下，通过快速热退火工艺对所述顶层硅的表面进行第二次平坦化处理。
可选的，在所述长时间热退火工艺包括：
将所述SOI晶圆装载进入垂直炉管中，装载气氛为纯氩气气氛；以及
开始升温，同时将气氛切换为氩气和氢气的混合气氛；
升温至第一目标温度时，通过长时间热退火工艺对所述顶层硅的表面进行第一次平坦化处理，所述长时间热退火工艺的气氛为氩气和氢气的混合气氛或纯氩气气氛。
进一步的，装载温度为500℃～800℃；
在所述升温过程中，升温速率为0.5℃/min～20℃/min；以及
所述长时间热退火工艺的温度为1050℃～1250℃，退火时间为1min～120min。
进一步的，装载温度为650℃；
在所述升温过程中，升温速率为5℃/min～10℃/min；以及
所述长时间热退火工艺的温度为1100℃～1200℃，退火时间为30min～60min。
可选的，所述快速热退火工艺包括：
将SOI晶圆装载进入快速热退火反应腔中，并开始快速升温，升温气氛为氩气和氢气的混合气氛；以及
升温至第二目标温度时，通过快速热退火工艺对所述顶层硅的表面进行第二次平坦化处理，所述快速热退火工艺的气氛为氩气和氢气的混合气氛或纯氩气气氛。
可选的，所述快速热退火工艺的反应腔室气压可以为低压或常压，压力范围为1mbar-1010mbar；所述快速热退火工艺的温度为1100℃～1300℃，退火时间为1s～120s。
进一步的，所述快速热退火工艺的温度为1150℃～1250℃，退火时间为10s～60s。
可选的，所述混合气氛中氢气的占比小于10％。
进一步的，所述混合气氛中氢气的占比小于3％。
可选的，在所述快速热退火工艺之后还包括：
通过热氧化工艺在所述顶层硅上生长一层氧化硅膜层；以及
经过湿法刻蚀工艺去除所述氧化硅膜层。
与现有技术相比，本发明具有以下有益效果：
本发明提供一种SOI晶圆的表面处理方法，包括以下步骤：提供一SOI晶圆，所述SOI晶圆包括背衬底、顶层硅和绝缘埋层，所述绝缘埋层位于所述背衬底和顶层硅之间，且所述顶层硅的表面粗糙度大于
Figure BDA0003329316470000031
在第一目标温度下，通过长时间热退火工艺对所述顶层硅的表面进行第一次平坦化处理；以及在第二目标温度下，通过快速热退火工艺对所述顶层硅的表面进行第二次平坦化处理。本发明通过将长时间热退火工艺和快速热退火工艺结合，优化了SOI晶圆，特别是SOI晶圆的表面粗糙度，使得经过上述两个工艺的平坦化处理的SOI晶圆的顶层硅的表面粗糙度满足工艺需求。
另外，经过将长时间热退火工艺、快速热退火工艺和热氧化工艺的结合进一步的优化了SOI晶圆，特别是SOI晶圆的表面粗糙度，使得经过上述两个工艺的平坦化处理的SOI晶圆的顶层硅的表面粗糙度满足工艺需求，还优化了工艺流程，节省了流程时间成本。
附图说明
图1是本发明一实施例的一种SOI晶圆的表面处理方法的流程示意图；
图2a-2d是本发明一实施例的SOI晶圆的表面处理过程中顶层硅表面AFM 10μm*10μm非接触式扫面图。
具体实施方式
以下将对本发明的一种SOI晶圆的表面处理方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1是本实施例的一种SOI晶圆的表面处理方法的流程示意图。如图1所示，本实施例所提供的一种SOI晶圆的表面处理方法，包括以下步骤：
步骤S1：提供一SOI晶圆，所述SOI晶圆包括背衬底、顶层硅和绝缘埋层，所述绝缘埋层位于所述背衬底和顶层硅之间，且所述顶层硅的表面粗糙度大于
Figure BDA0003329316470000041
步骤S2：在第一目标温度下，通过长时间热退火工艺对所述顶层硅的表面进行第一次平坦化处理；
步骤S3：在第二目标温度下，通过快速热退火工艺对所述顶层硅的表面进行第二次平坦化处理。
下面结合图1-2d对本实施例所公开的一种SOI晶圆的表面处理方法进行更详细的介绍。
首先执行步骤S1，提供一SOI晶圆，所述SOI晶圆包括背衬底、顶层硅和绝缘埋层，所述绝缘埋层位于所述背衬底和顶层硅之间，且所述顶层硅的表面粗糙度大于
Figure BDA0003329316470000051
本步骤具体包括以下步骤：
首先，提供一键合后的SOI晶圆，所述SOI晶圆包括初始顶层硅、绝缘埋层和背衬底，所述绝缘埋层位于初始顶层硅和背衬底之间。所述初始顶层硅中形成有损伤层；
接着，从所述初始顶层硅远离绝缘埋层的表面通过初始退火工艺将SOI晶圆沿损伤层剥离，此时，顶层硅由于该剥离工艺使得其远离绝缘埋层的表面粗糙度大于
Figure BDA0003329316470000052
接着执行步骤S2，在第一目标温度下，通过长时间热退火工艺对所述顶层硅的表面进行第一次平坦化处理。
本步骤具体包括以下步骤：
首先，将SOI晶圆装载进入垂直炉管中，其中，装载温度为500℃～800℃，优选的，装载温度为650℃；装载温度的保持时间为1min～10min，优选的，装载温度的保持时间为5min；装载气氛为纯氩气气氛。
接着，开始升温，以进入第一升温过程，同时将第一升温过程的气氛切换为氩气和氢气的混合气氛，其中，氢气在混合气氛中的占比小于10％，优选的，氢气在混合气氛中的占比为3％，升温的升温速率为0.5℃/min～20℃/min，优选的，升温的升温速率为5℃/min～10℃/min。本步骤优化了氢气在混合气氛中的占比，以降低在退火过程中氢气对SOI晶圆的消极作用。
接着，升温至第一目标温度时，进入第一恒温过程，第一恒温过程中进行长时间的热处理阶段，第一恒温过程的气氛可以依然保持氩气和氢气的混合气氛，此时，氢气在混合气氛中的占比小于10％，优选的，氢气在混合气氛中的占比为3％；还可以切换为纯氩气气氛。第一目标温度为1050℃～1250℃，优选的，第一目标温度为1100℃～1200℃，长时间热退火工艺的退火时间为1min～120min，优选的，长时间热退火工艺的退火时间为30min～60min。
接着，将气氛切换为纯氩气气氛，并开始从第一目标温度降温，降温速率为1℃/min～10℃/min，优选的，降温速率为3℃/min～5℃/min，直至温度降至装置温度，即500℃～800℃，优选的为650℃，以完成对所述顶层硅的表面的第一次平坦化处理。
相较于现有技术，本实施例通过长时间热退火工艺和快速热退火工艺的结合优化了SOI晶圆，特别是SOI晶圆的表面粗糙度。
接着执行步骤S3，在第二目标温度下，通过快速热退火工艺对所述顶层硅的表面进行第二次平坦化处理。
本步骤具体包括以下步骤：
首先，将SOI晶圆装载进入快速热退火反应腔体中，并开始快速升温，以进入第二升温过程，同时第二升温过程的气氛为氩气和氢气的混合气氛，其中，氢气在混合气氛中的占比小于10％，优选的，氢气在混合气氛中的占比为3％。
接着，升温至第二目标温度时，进入第二恒温过程，所述第二恒温过程的气氛可以依然保持氩气和氢气的混合气氛，此时，氢气在混合气氛中的占比小于10％，优选的，氢气在混合气氛中的占比为3％；还可以切换为纯氩气气氛。所述快速热退火工艺的反应腔室气压为低压或常压，且压力范围为1mbar-1010mbar；所述第二目标温度为1100℃～1300℃，优选的，所述第二目标温度为1150℃～1250℃，所述快速热退火工艺的退火时间为1s～120s，优选的，所述快速热退火工艺的退火时间为10s～60s。
可选的，在步骤S3之后，
首先，通过热氧化工艺在所述顶层硅远离绝缘埋层的表面生长一层氧化硅膜层，其中，氧气气氛可以为干氧气氛、湿氧气氛或干氧和湿氧的混合气氛。
接着，经过湿法刻蚀工艺去除氧化硅膜层，从而实现了顶层硅的减薄工艺，同时进一步的优化了SOI晶圆，特别是SOI晶圆的表面粗糙度。所述湿法刻蚀工艺在HF溶液中进行，所述HF的浓度小于20％，优选的，HF的浓度为5％。
示例：
首先，如图2a所示，提供一经过剥离工艺的SOI晶圆，由于该剥离工艺使得所述SOI晶圆的顶层硅远离绝缘埋层的表面粗糙度较大，经过AFM10μm*10μm非接触式扫描得知顶层硅远离绝缘埋层的表面粗糙度为
Figure BDA0003329316470000071
接着，将SOI晶圆装载进入垂直炉管中，装载温度为650℃，装载温度的保持时间为5min，且装载气氛为纯氩气气氛；开始升温，以进入第一升温过程，同时将第一升温过程的气氛切换为氩气和氢气的混合气氛，氢气在混合气氛中的占比为2.5％，且升温的升温速率为5℃/min；升温至1100℃开始第一次退火，第一次退火的气氛切换为纯氩气气氛，退火时间为40min；将气氛切换为纯氩气气氛，并开始降温直至温度降至650℃，降温速率为1℃/min～5℃/min。如图2b所示，经过AFM10μm*10μm非接触式扫描得知顶层硅远离绝缘埋层的表面粗糙度为
Figure BDA0003329316470000072
接着，对SOI晶圆进行快速热退火工艺，其中升温过程的气氛为氩气和氢气的混合气氛，氢气在混合气氛中的占比为2.5％，退火过程中气氛切换为纯氩气气氛，退火温度为1200℃，退火时间为30s。如图2c所示，经过AFM10μm*10μm非接触式扫描得知顶层硅远离绝缘埋层的表面粗糙度为
Figure BDA0003329316470000073
在湿氧气氛下，在顶层硅的表面生长一氧化硅膜层；经过HF的浓度为5％的HF溶液中去除氧化硅膜层，以对顶层硅进行减薄处理。如图2d所示，经过AFM10μm*10μm非接触式扫描得知顶层硅远离绝缘埋层的表面粗糙度为
Figure BDA0003329316470000074
综上所述，本发明提供一种SOI晶圆的表面处理方法，通过将长时间热退火工艺和快速热退火工艺进行结合，同时优化混合气氛中的氢气含量，从而使得经过上述两个工艺的平坦化处理的SOI晶圆的顶层硅的表面粗糙度满足工艺需求，具体的，本方案的SOI晶圆的顶层硅的表面粗糙度小于
Figure BDA0003329316470000075
还优化了工艺流程，节省了流程时间成本。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种SOI晶圆的表面处理方法，其特征在于，包括以下步骤：
提供一SOI晶圆，所述SOI晶圆包括背衬底、顶层硅和绝缘埋层，所述绝缘埋层位于所述背衬底和顶层硅之间，且所述顶层硅的表面粗糙度大于
Figure FDA0003329316460000011
在第一目标温度下，通过长时间热退火工艺对所述顶层硅的表面进行第一次平坦化处理；以及
在第二目标温度下，通过快速热退火工艺对所述顶层硅的表面进行第二次平坦化处理。
2.如权利要求1所述的SOI晶圆的表面处理方法，其特征在于，
在所述长时间热退火工艺包括：
将所述SOI晶圆装载进入垂直炉管中，装载气氛为纯氩气气氛；以及
开始升温，同时将气氛切换为氩气和氢气的混合气氛；
升温至第一目标温度时，通过长时间热退火工艺对所述顶层硅的表面进行第一次平坦化处理，所述长时间热退火工艺的气氛为氩气和氢气的混合气氛或纯氩气气氛。
3.如权利要求2所述的SOI晶圆的表面处理方法，其特征在于，
装载温度为500℃～800℃；
在所述升温过程中，升温速率为0.5℃/min～20℃/min；以及
所述长时间热退火工艺的温度为1050℃～1250℃，退火时间为1min～120min。
4.如权利要求3所述的SOI晶圆的表面处理方法，其特征在于，
装载温度为650℃；
在所述升温过程中，升温速率为5℃/min～10℃/min；以及
所述长时间热退火工艺的温度为1100℃～1200℃，退火时间为30min～60min。
5.如权利要求1所述的SOI晶圆的表面处理方法，其特征在于，所述快速热退火工艺包括：
将SOI晶圆装载进入快速热退火反应腔中，并开始快速升温，升温气氛为氩气和氢气的混合气氛；以及
升温至第二目标温度时，通过快速热退火工艺对所述顶层硅的表面进行第二次平坦化处理，所述快速热退火工艺的气氛为氩气和氢气的混合气氛或纯氩气气氛。
6.如权利要求1所述的SOI晶圆的表面处理方法，其特征在于，所述快速热退火工艺的反应腔室气压为低压或常压，且压力范围为1mbar-1010mbar；所述快速热退火工艺的温度为1100℃～1300℃，退火时间为1s～120s。
7.如权利要求6所述的SOI晶圆的表面处理方法，其特征在于，所述快速热退火工艺的温度为1150℃～1250℃，退火时间为10s～60s。
8.如权利要求1所述的SOI晶圆的表面处理方法，其特征在于，所述混合气氛中氢气的占比小于10％。
9.如权利要求8所述的SOI晶圆的表面处理方法，其特征在于，所述混合气氛中氢气的占比小于3％。
10.如权利要求1所述的SOI晶圆的表面处理方法，其特征在于，在所述快速热退火工艺之后还包括：
通过热氧化工艺在所述顶层硅上生长一层氧化硅膜层；以及
经过湿法刻蚀工艺去除所述氧化硅膜层。
CN202111273132.8A 2021-10-29 2021-10-29 一种soi晶圆的表面处理方法 Pending CN114023643A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111273132.8A CN114023643A (zh) 2021-10-29 2021-10-29 一种soi晶圆的表面处理方法
US17/586,254 US20230133916A1 (en) 2021-10-29 2022-01-27 Process of surface treatment of soi wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111273132.8A CN114023643A (zh) 2021-10-29 2021-10-29 一种soi晶圆的表面处理方法

Publications (1)

Publication Number Publication Date
CN114023643A true CN114023643A (zh) 2022-02-08

Family

ID=80058974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111273132.8A Pending CN114023643A (zh) 2021-10-29 2021-10-29 一种soi晶圆的表面处理方法

Country Status (2)

Country Link
US (1) US20230133916A1 (zh)
CN (1) CN114023643A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1981063B1 (en) * 2005-12-27 2021-04-07 Shin-Etsu Chemical Co., Ltd. Process for producing a soi wafer

Also Published As

Publication number Publication date
US20230133916A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
US6645831B1 (en) Thermally stable crystalline defect-free germanium bonded to silicon and silicon dioxide
US8236667B2 (en) Silicon on insulator (SOI) wafer and process for producing same
CN105431936A (zh) 用于减小光点缺陷和表面粗糙度的绝缘体上半导体晶片的制造方法
KR20040013106A (ko) 표면 거칠기 감소 방법
US9793154B2 (en) Method for manufacturing bonded SOI wafer
EP3104395B1 (en) Method for manufacturing laminated wafer
US20110037142A1 (en) Soi wafer and method for forming the same
KR101066315B1 (ko) 접합 웨이퍼의 제조 방법
JP2009252822A (ja) シリコンウェーハ及びその製造方法
JP4983025B2 (ja) 半導体装置の製造方法
CN114023643A (zh) 一种soi晶圆的表面处理方法
CN114005751A (zh) 一种soi晶圆的表面处理方法
JP2007242972A (ja) Ｓｏｉウェーハの製造方法
US20230138958A1 (en) Method for treating a wafer surface
US20230133092A1 (en) Soi structured semiconductor silicon wafer and method of making the same
CN110739214A (zh) 一种减少注入损伤制备soi的方法
US20230134308A1 (en) Soi wafer and method of final processing the same
JP2008072049A (ja) 貼り合わせウェーハの製造方法
JP2007516586A (ja) ウェハの表面粗さを改善する方法
JP2019201148A (ja) 貼り合わせｓｏｉウェーハの製造方法
TWI611568B (zh) 絕緣體上矽晶圓的製造方法
US20100178750A1 (en) Method for producing bonded wafer
US10134602B2 (en) Process for smoothing the surface of a structure
TW202125703A (zh) 絕緣層上覆矽的製造方法
JP2006013179A (ja) Ｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination