CN114023373A - 一种验证nand数据通路正确性的测试方法 - Google Patents

一种验证nand数据通路正确性的测试方法 Download PDF

Info

Publication number
CN114023373A
CN114023373A CN202111317696.7A CN202111317696A CN114023373A CN 114023373 A CN114023373 A CN 114023373A CN 202111317696 A CN202111317696 A CN 202111317696A CN 114023373 A CN114023373 A CN 114023373A
Authority
CN
China
Prior art keywords
data
nand flash
test
nand
recording
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111317696.7A
Other languages
English (en)
Inventor
王宇
王璞
刘奇浩
杨雪
徐源长
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Sinochip Semiconductors Co Ltd
Original Assignee
Shandong Sinochip Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Sinochip Semiconductors Co Ltd filed Critical Shandong Sinochip Semiconductors Co Ltd
Priority to CN202111317696.7A priority Critical patent/CN114023373A/zh
Publication of CN114023373A publication Critical patent/CN114023373A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明涉及数据传输检测领域,针对NAND flash数据传输中会产生错误的问题,提出了一种可以排除NAND flash自身存储产生错误的测试方法,即首先遍历设定范围内的DQS delay值,并利用NAND flash的寄存器读写操作比较写入与读出的数据,将差异值进行记录,最后通过对差异值的检查结果判定,实现验证NAND flash数据通路是否会产生错误的测试方法。

Description

一种验证NAND数据通路正确性的测试方法
技术领域
本发明涉及数据传输检测领域,更具体涉及一种验证NAND flash数据通路正确性的测试方法。
背景技术
NAND闪存(NAND flash)是flash存储器的一种,被用作存储介质广泛用于存储设备中。在NAND flash与ddr数据传输过程中往往因为pcb板生产过程中可能产生的差异而产生少量通路错误,这种通路错误又因NAND flash自身特性产生的大量错误难以觉察,从而导致数据不可靠。
由于NAND flash自身特性,数据在其中存储时也会产生错误,在测试数据传输中产生的错误时,必须要排除这些NAND flash自身特性产生的影响。
发明内容
为了解决上述问题,本发明采用了一种针对通路错误进行验证的方法,确认数据传输过程中不会产生错误。
该方案的实现方式如下:
一种验证NAND数据通路正确性的测试方法,包括以下步骤:
a)调整NAND Flash数据采样的延时;
b) 设定测试数据pattern,选取被测通路上的NAND flash target,发送寄存器写命令,写入测试pattern数据。
c)选取被测通路上的NAND flash target,发送寄存器读命令,记录读取的数据,由NAND Flash寄存器比较写入和读出的数据;
d)记录读写数据的差异值并进行结果判定。
优选的,调整NAND Flash数据采样的延时还包括步骤:
选取DQS delay值的遍历范围,并设定初始DQS delay值,NAND Flash寄存器比较写入和读出的数据;
判断是否完成选取DQS delay值范围的遍历,如未完成则继续执行步骤a-c,记录每次的数据差异值,直到遍历完成,对数据差异值的变化曲线进行判定。
优选的,步骤d所述记录差异值通过脚本实现。
优选的,判定测试不通过的依据为有错误或包含不符合测试需求的值。
本发明的有益效果为:
通过利用NAND flash寄存器读写不经过存储单元的特性,排除了NAND flash自身特性产的错误的影响,可以更有效的针对数据通路正确性进行验证。
测试命令均可通过脚本进行自动化,避免了使用示波器、逻辑分析仪等传统方式检查通路正确性的繁琐操作。
测试结果趋势明显,利于分析,同时可批量测试,释放了人力,提高了测试效率。
附图说明
图1为本发明实施例所述方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
为了排除NAND flash特性影响,可以通过调整NAND flash数据采样的延时,即调整DQS的delay可以减少部分数据通路错误。同时由于NAND flash寄存器读写不会途径NANDflash存储单元的特性,可以排除NAND flash存储产生的错误。针对这种场景,可以采用以下测试方法:
遍历设定范围内的DQS delay值,
设定待测试的初始DQS delay值。
设定测试数据pattern。
选取被测通路上的NAND flash target,发送register write命令,写入测试pattern数据。
选取被测通路上的NAND flash target,发送register read命令,记录读取的数据。
比较测试pattern与读取的数据之间的差异值。
通过python脚本记录差异值并整理到结果表格中。
判断是否完成选取DQS delay值范围的遍历。如未完成则继续执行寄存器的读写数据比较步骤,直到完成。
遍历完成后,根据记录的数据,观察差异值的变化,确认是否有错误数为0或符合测试需求的值。
如存在错误数为0或符合测试需求的值,则测试通过,否则测试不通过。
最后应说明的是:以上所述仅为本发明的优选实施例而已,并不用于限制本发明,尽管参照前述实施例对本发明进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (5)

1.一种验证NAND数据通路正确性的测试方法,其特征在于,包括以下步骤:
a)调整NAND Flash数据采样的延时;
b) 设定测试数据pattern,选取被测通路上的NAND flash target,发送寄存器写命令,写入测试pattern数据。
2.c)选取被测通路上的NAND flash target,发送寄存器读命令,记录读取的数据,由NAND Flash寄存器比较写入和读出的数据;
d)记录读写数据的差异值并进行结果判定。
3.根据权利要求1所述的验证NAND数据通路正确性的测试方法,其特征在于,所述调整NAND Flash数据采样的延时还包括步骤:
选取DQS delay值的遍历范围,并设定初始DQS delay值,NAND Flash寄存器比较写入和读出的数据;
判断是否完成选取DQS delay值范围的遍历,如未完成则继续执行步骤a-c,记录每次的数据差异值,直到遍历完成,对数据差异值的变化曲线进行判定。
4.根据权利要求1所述的验证NAND数据通路正确性的测试方法,其特征在于,步骤d所述记录差异值通过脚本实现。
5.根据权利要求1所述的验证NAND数据通路正确性的测试方法,其特征在于,判定测试不通过的依据为有错误或包含不符合测试需求的值。
CN202111317696.7A 2021-11-09 2021-11-09 一种验证nand数据通路正确性的测试方法 Pending CN114023373A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111317696.7A CN114023373A (zh) 2021-11-09 2021-11-09 一种验证nand数据通路正确性的测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111317696.7A CN114023373A (zh) 2021-11-09 2021-11-09 一种验证nand数据通路正确性的测试方法

Publications (1)

Publication Number Publication Date
CN114023373A true CN114023373A (zh) 2022-02-08

Family

ID=80062338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111317696.7A Pending CN114023373A (zh) 2021-11-09 2021-11-09 一种验证nand数据通路正确性的测试方法

Country Status (1)

Country Link
CN (1) CN114023373A (zh)

Similar Documents

Publication Publication Date Title
US7362611B2 (en) Non-volatile memory copy back
US7730368B2 (en) Method, system and computer-readable code for testing of flash memory
US9514843B2 (en) Methods for accessing a storage unit of a flash memory and apparatuses using the same
US20230139518A1 (en) Method and device for testing memory array structure, and storage medium
CN114582411A (zh) 存储器检测方法、电路、装置、设备及存储介质
JP2009514088A (ja) フラッシュメモリをテストするための方法、システム、および、コンピュータで読み取り可能なコード
US10783978B1 (en) Read voltage-assisted manufacturing tests of memory sub-system
US6012157A (en) System for verifying the effectiveness of a RAM BIST controller's ability to detect faults in a RAM memory using states indicating by fault severity information
CN114664369A (zh) 一种存储芯片测试方法及装置
CN112349341B (zh) Lpddr测试方法、装置、可读存储介质及电子设备
CN116612803B (zh) 一种闪存的测试方法、系统、装置及存储介质
US7710802B2 (en) Method for testing memory
CN114023373A (zh) 一种验证nand数据通路正确性的测试方法
CN113628675A (zh) 一种ssd固态硬盘测试方法
CN100472667C (zh) 一种电子磁盘的测试方法
CN112802532A (zh) Dram测试方法、装置、可读存储介质及电子设备
CN112599178A (zh) Dram测试方法、装置、可读存储介质及电子设备
CN112017726A (zh) 闪存芯片的读干扰测试方法、装置及可读存储介质
KR102680970B1 (ko) Ecc 회로를 포함하는 반도체 메모리 장치 및 이를 이용한 테스트 방법
CN110993013A (zh) eMMC量产测试方法及装置
CN110444244A (zh) 存储设备读错误纠错能力的测试装置
CN113407372B (zh) 一种独立于操作系统的计算机系统内存检测方法及系统
CN111179997B (zh) 一种半导体存储器测试数据的存储方法及装置
CN113223598B (zh) 一种基于io劫持的磁盘测试方法、装置、设备及介质
CN116884469B (zh) 一种闪存性能的检测方法、装置、设备及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination