CN114006603A - 一种可重构N-path型滤波器 - Google Patents

Abstract

本发明公开了一种可重构N‑path型滤波器，所述滤波器包括四条滤波通道，每条滤波通道的结构均相同，且每条滤波通道的输入端相接，输出端相接；每条滤波通道内包含混频器x1、混频器x2、选通电容x1、选通电容x2和中间级滤波单元，滤波器的输入信号与混频器x1和选通电容x1的输入端相接，混频器x1的输出端与中间级滤波单元的输入端相接，中间级滤波单元的输出端与混频器x2的输入端相接，混频器x2的输出端与选通电容x2和滤波器的电路输出端相接。该滤波器避免了现有N‑path型滤波电路结构单一或配置复杂的问题，在实现滤波器中心频率可调谐、通带带宽可调的基础上，实现了低通、带通或带阻滤波器电路可重构的特点。

Description

一种可重构N-path型滤波器

技术领域

本发明属于电子信息领域，涉及一种可重构N-path型滤波器电路。

背景技术

滤波器作为无线收发机系统中的重要组成部分，其滤波效果与收发机性能的高低息息相关。在多模多频的无线设备内，不同频带间信号的相互干扰也会越来越复杂，因此对于高品质因数滤波器的选择是至关重要的。

相比通带固定的SAW或BAW滤波器，可重构滤波器如N通道滤波器可以通过数字开关精确控制中心频率来调节通带的位置，同时具有很高的品质因数，且易于集成在芯片中，是替代SAW或BAW滤波器的一个很好的选择。由于N通道滤波器具有容易集成、中心频率可程控调节、频率选择性高和线性度好等优点，因而在多模多频的无线电通信系统中有着广阔的应用前景。

发明内容

本发明的目的是提供一种基于N-path型可重构滤波器，该滤波器避免了现有N-path型滤波电路结构单一或配置复杂的问题，在实现滤波器中心频率可调谐、通带带宽可调的基础上，实现了低通、带通或带阻滤波器电路可重构的特点。

本发明的目的是通过以下技术方案实现的：

一种可重构N-path型滤波器，包括四条滤波通道，每条滤波通道的结构均相同，且每条滤波通道的输入端相接，输出端相接；

所述每条滤波通道内包含混频器、中间级滤波单元和选通电容；

所述混频器包括混频器x1和混频器x2(x＝1，2，3，4)，混频器x1和混频器x2结构相同，均由NMOS晶体管构成的开关实现，且不同滤波通道的混频器由相同频率且相位差为90°的时钟信号驱动；

所述选通电容包括选通电容x1和选通电容x2(x＝1，2，3，4)，选通电容x1和选通电容x2结构相同，均由开关和电容构成，通过控制开关来选择电容是否接入电路；

所述每条滤波通道的输入端为混频器x1和选通电容x1，滤波器的输入信号与混频器x1和选通电容x1的输入端相接，由混频器x1对输入信号实施混频操作，选通电容x1中的电容Cs由开关控制是否接入电路；

所述混频器x1的输出端与中间级滤波单元的输入端相接，通过对中间级滤波单元设置决定中间滤波单元的功能为低通滤波电路结构或高通滤波电路结构；

所述中间级滤波单元的输出端与混频器x2的输入端相接，混频器x2的输出端与选通电容x2和滤波器的电路输出端相接，由混频器x2对已完成滤波的信号进行混频，从而完成滤波，选通电容x2中的电容Cs由开关控制是否接入电路。

本发明中，混频器x1和混频器x2由方波时钟信号驱动，以此实现频率调制与解调功能。

本发明中，四条滤波通道中，滤波通道1中混频器11与混频器12由频率为f_lo初始相位为0°的方波时钟信号驱动，滤波通道2中混频器21与混频器22由频率为f_lo初始相位为90°的方波时钟信号驱动，滤波通道3中混频器31与混频器32由频率为f_lo初始相位为180°的方波时钟信号驱动，滤波通道4中混频器41与混频器42由频率为f_lo初始相位为270°的方波时钟信号驱动。

本发明中，中间级滤波单元为滤波功能配置单元，含有开关和可调电容组，外部控制信号通过控制开关控制可调电容组连接状态，若选通电容中的电容未接入电路，当可调电容组的一端与混频器x1的输出端、混频器x2的输入端相接，另一端接地时，滤波器则被重构为带通滤波器电路结构，当可调电容组跨接在混频器x1的输出端、混频器x2的输入端之间时，滤波器则被重构为带阻滤波器电路结构；若选通电容中的电容接入电路，当可调电容组跨接在混频器x1的输出端、混频器x2的输入端之间时，滤波器则被重构为低通滤波器电路结构。

本发明中，可调电容组含有五组可通过开关选择接通的电容，以实现对带宽的调节。

相比于现有技术，本发明具有如下优点：

1、与传统N-path型滤波器实现单一滤波功能相比，本发明的可重构滤波器可配置为带通滤波器、带阻滤波器或低通滤波器的电路结构。

2、本发明的可重构N-path型滤波器配置滤波功能方式简单，方便操作，较易实现，可降低成本。

3、相比于传统SAW滤波器和BAW滤波器，本发明的可重构N-path型滤波器可实现中心频率可调谐、带宽可配置。

附图说明

图1为本发明中可重构N-path型滤波器的结构图。

图2为本发明中可重构N-path型滤波器的电路图。

图3为本发明中可调电容组的电路图。

图4为本发明中带通滤波器中心频率可调谐曲线。

图5为本发明中带通滤波器带宽可调节曲线。

图6为本发明中带阻滤波器中心频率可调谐曲线。

图7为本发明中带阻滤波器带宽可调节曲线。

图8为本发明中低通滤波器曲线。

图9为本发明中低通滤波器频率调节曲线。

具体实施方式

下面结合附图对本发明的技术方案作进一步的说明，但并不局限于此，凡是对本发明技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，均应涵盖在本发明的保护范围中。

本发明提供了一种基于N-path型的可重构滤波器类型的集成电路，该可重构滤波器电路可以用于射频片上集成系统(SoC：System on a Chip)。如图1所示，所述可重构滤波器电路包括四条结构相同的滤波通道，每条滤波通道内包含混频器1、中间级滤波单元2、混频器3和选通电容4，其中：

所述混频器1包括混频器x1(x＝1，2，3，4)，混频器3包括混频器x2(x＝1，2，3，4)，混频器x1和混频器x2结构相同，均由NMOS晶体管构成的开关实现，且不同滤波通道的混频器由相同频率且相位差为90°的时钟信号驱动；

所述选通电容4包括选通电容x1(x＝1，2，3，4)和选通电容x2(x＝1，2，3，4)，选通电容x1和选通电容x2结构相同，均由开关和电容Cs构成，通过控制开关来选择电容Cs是否接入电路；

所述四条滤波通道的输入端相接，即每条滤波通道的混频器x1的输入端相接，并且与每条滤波通道的选通电容x1相接，输入信号与混频器x1的输入端相接，通过控制选通电容x1的开关来选择选通电容x1的电容是否接入电路；

所述四条滤波通道的输出端相接，即每条滤波通道的混频器x2的输出端相接，并且与每条通道的选通电容x2相接，混频器3的输出端与滤波器的电路输出端相接，通过控制选通电容x2的开关来选择选通电容x2的电容是否接入电路；

所述混频器1的输出端与中间级滤波单元的输入端相接；

所述中间级滤波单元2由开关和可调电容组构成，由开关控制可调电容组的连接关系；

所述中间级滤波单元2接控制信号EN和信号b1、b2、b3、b4和b5，其中控制信号EN决定可调电容组连接关系，信号b1、b2、b3、b4和b5选通连接电路的电容；

所述中间级滤波单元2的输出端与混频器3的输入端相接。

工作原理如下：

当选通电容4中Cs未被接入电路时，将混频器1与混频器3的驱动信号频率调节到有用信号相近，若中间级滤波单元2被配置为低通滤波器，输入信号通过混频器1进行下变频到基带附近，这时候有用信号主要集中在低频，而附近的干扰信号会被变频到其他较高的频率，经过中间级滤波单元2滤波后，干扰信号被有效抑制，混频器3又将滤波后的信号进行上变频，使信号重新回到原来频率。通过两次变频，即可实现带通滤波器。同理，当中间级滤波单元2被配置为高通滤波器时，即可实现带阻滤波器。当选通电容4中Cs被接入电路时，中间级滤波单元2被配置为高通滤波器电路结构，此时可实现整体为低通滤波器电路结构。

下面将分别描述本发明中的混频器、中间级滤波单元和选通电容。

如图2所示，本发明中的混频器可由NMOS晶体管构成，当驱动信号为低电平时，NMOS晶体管工作在截止区，呈现出高阻抗，即开关断开，频率截止；当驱动信号为高电平时，NMOS晶体管工作在深三极管区，合理选择NMOS晶体管W/L值，可使NMOS晶体管导通电阻较小，呈现出低阻抗，开关导通，频率通过，通过使用NMOS晶体管开关构成的混频器具有结构简单、功耗较小的特点。

如图2所示，本发明中的中间级滤波单元由开关和可调电容组构成，外部控制信号EN通过控制开关来选择可调电容组的连接关系，当EN为高电平时，EN_为低电平，NMOS晶体管Msx1和Msx3工作在截止区，Msx2工作在深三极管区，可调电容组CBx跨接在混频器x1与混频器x2之间，此时中间级滤波单元为高通滤波器；当EN为低电平时，EN_为高电平，NMOS晶体管Msx1和Msx3工作在深三极管区，Msx2工作在截止区，可调电容组CBx一端与NMOS晶体管Mpx1的漏极相接，同是也通过Msx1与Mpx2的源极相接，另一端通过Msx3与地相接，此时中间级滤波单元为低通滤波器。

如图2所示，输入信号Vin与NMOS晶体管Mp11源极、Ms14漏极相接，Mp11漏极与Ms11源极和可调电容组CB1一端相接，NMOS晶体管Ms11漏极与Ms12漏极、Mp12源极相接，可调电容组CB1另一端与Ms12源极、Ms13漏极相接，Ms13源极与地相接，NMOS晶体管Mp12漏极与Ms15漏极、电路输出相接，Mp11与Mp12栅极接频率为f_lo初始相位为0°的时钟驱动信号。

如图2所示，输入信号Vin与NMOS晶体管Mp21源极、Ms24漏极相接，Mp21漏极与Ms21源极和可调电容组CB2一端相接，NMOS晶体管Ms21漏极与Ms22漏极、Mp22源极相接，可调电容组CB2另一端与Ms22源极、Ms23漏极相接，Ms23源极与地相接，NMOS晶体管Mp22漏极与Ms25漏极、电路输出相接，Mp21与Mp22栅极接频率为f_lo初始相位为90°的时钟驱动信号。

如图2所示，输入信号Vin与NMOS晶体管Mp31源极、Ms34漏极相接，Mp31漏极与Ms31源极和可调电容组CB3一端相接，NMOS晶体管Ms31漏极与Ms32漏极、Mp32源极相接，可调电容组CB3另一端与Ms32源极、Ms33漏极相接，Ms33源极与地相接，NMOS晶体管Mp32漏极与Ms35漏极、电路输出相接，Mp31与Mp32栅极接频率为f_lo初始相位为180°的时钟驱动信号。

如图2所示，输入信号Vin与NMOS晶体管Mp41源极、Ms44漏极相接，Mp41漏极与Ms41源极和可调电容组CB4一端相接，NMOS晶体管Ms41漏极与Ms42漏极、Mp42源极相接，可调电容组CB4另一端与Ms42源极、Ms43漏极相接，Ms43源极与地相接，NMOS晶体管Mp42漏极与Ms45漏极、电路输出相接，Mp41与Mp42栅极接频率为f_lo初始相位为270°的时钟驱动信号。

如图2所示，控制信号EN与NMOS晶体管Ms12、Ms22、Ms32、Ms42的栅极、反相器的输入相接，反相器输出EN_与NMOS管Ms11栅极、Ms13栅极、Ms21栅极、Ms23栅极、Ms31栅极、Ms33栅极、Ms41栅极、Ms43栅极相接。

如图2所示，控制信号EN0接NMOS晶体管Ms14、Ms15、Ms24、Ms25、Ms34、Ms35、Ms44、Ms55栅极相接，NMOS晶体管Ms14、Ms15、Ms24、Ms25、Ms34、Ms35、Ms44、Ms45源极与电容Cs一端相接，电容Cs另一端接地，当EN0为高电平时，电容Cs接入电路，当EN0为低电平时，电容Cs不接入电路。

如图3所示，每个可调电容组CBx(x＝1，2，3，4)选用5个可配置电容，为了电路的对称性，采用两路实现。其中，电容ca1与cb1相等，电容ca2与cb2相等，电容ca3与cb3相等，电容ca4与cb4相等，电容ca5与cb5相等；开关sa1与sb1同时打开或关闭，开关sa2与sb2同时打开或关闭，开关sa3与sb3同时打开或关闭，开关sa4与sb4同时打开或关闭，开关sa5与sb5同时打开或关闭。

如图3所示，电容ca1、ca2、ca3、ca4和ca5上极板与UP节点相接，电容ca1、ca2、ca3、ca4和ca5下极板分别与开关sa1、sa2、sa3、sa4和sa5相接，开关sa1、sa2、sa3、sa4和sa5另一端与DN节点相接，电容cb1、cb2、cb3、cb4和cb5下极板与DN节点相接，电容cb1、cb2、cb3、cb4和cb5上极板分别与开关sb1、sb2、sb3、sb4和sb5相接，开关sb1、sb2、sb3、sb4和sb5另一端与UP节点相接。

如图4所示，当可重构滤波器配置为带通滤波器时，通过调节混频器x1和混频器x2的驱动时钟信号频率f_lo，即可实现调节带通滤波器通带中心频率。

如图5所示，当可重构滤波器配置为带通滤波器时，通过调节可调电容组接入电路的电容，即可实现调节带通滤波器带宽。

如图6所示，当可重构滤波器配置为带阻滤波器时，通过调节混频器x1和混频器x2的驱动时钟信号频率f_lo，即可实现调节带阻滤波器通带中心频率。

如图7所示，当可重构滤波器配置为带阻滤波器时，通过调节可调电容组接入电路的电容，即可实现调节带阻滤波器带宽。

如图8所示，实现可重构滤波器配置为低通滤波器。

如图9所示，当可重构滤波器配置为低通滤波器时，通过调节混频器x1和混频器x2的驱动时钟信号频率f_lo，即可实现调节低通滤波器截止频率。

由上述实施方案可以看出，本发明在实现中心频率可调节、通带带宽可调节的基础上，还可重构为带通滤波器、带阻滤波器或低通滤波器，从而可以满足多模多频电路系统的需求。

Claims (8)

1.一种可重构N-path型滤波器，其特征在于所述滤波器包括四条滤波通道，每条滤波通道的结构均相同，且每条滤波通道的输入端相接，输出端相接；

所述每条滤波通道内包含混频器、中间级滤波单元和选通电容；

所述混频器包括混频器x1和混频器x2，x＝1，2，3，4，混频器x1和混频器x2结构相同，不同滤波通道的混频器由相同频率且相位差为90°的时钟信号驱动；

所述选通电容包括选通电容x1和选通电容x2，选通电容x1和选通电容x2结构相同，均由开关和电容构成，通过控制开关来选择电容是否接入电路；

所述每条滤波通道的输入端为混频器x1和选通电容x1，滤波器的电路输入端与混频器x1和选通电容x1的输入端相接，由混频器x1对输入信号实施混频操作，选通电容x1中的电容Cs由开关控制是否接入电路；

所述混频器x1的输出端与中间级滤波单元的输入端相接，通过对中间级滤波单元设置决定中间滤波单元的功能为低通滤波电路结构或高通滤波电路结构；

所述中间级滤波单元的输出端与混频器x2的输入端相接，混频器x2的输出端与选通电容x2和滤波器的电路输出端相接，由混频器x2对已完成滤波的信号进行混频，从而完成滤波，选通电容x2中的电容由开关控制是否接入电路。

2.根据权利要求1所述的可重构N-path型滤波器，其特征在于所述混频器x1和混频器x2均由NMOS晶体管构成。

3.根据权利要求1或2所述的可重构N-path型滤波器，其特征在于所述混频器x1和混频器x2由方波时钟信号驱动。

4.根据权利要求1所述的可重构N-path型滤波器，其特征在于所述中间级滤波单元含有开关和可调电容组，外部控制信号通过控制开关控制可调电容组连接状态，若选通电容中的电容未接入电路，当可调电容组的一端与混频器x1的输出端、混频器x2的输入端相接，另一端接地时，滤波器则被重构为带通滤波器电路结构，当可调电容组跨接在混频器x1的输出端、混频器x2的输入端之间时，滤波器则被重构为带阻滤波器电路结构；若选通电容中的电容接入电路，当可调电容组跨接在混频器x1的输出端、混频器x2的输入端之间时，滤波器则被重构为低通滤波器电路结构。

5.根据权利要求4所述的可重构N-path型滤波器，其特征在于所述外部控制信号EN为高电平时，EN_为低电平，NMOS晶体管Msx1和Msx3工作在截止区，Msx2工作在深三极管区，可调电容组CBx跨接在混频器x1与混频器x2之间，此时中间级滤波单元为高通滤波器；当EN为低电平时，EN_为高电平，NMOS晶体管Msx1和Msx3工作在深三极管区，Msx2工作在截止区，可调电容组CBx一端与NMOS晶体管Mpx1的漏极相接，同时也通过Msx1与Mpx2的源极相接，另一端通过Msx3与地相接，此时中间级滤波单元为低通滤波器。

6.根据权利要求1所述的可重构N-path型滤波器，其特征在于所述可调电容组含有五组可通过开关选择接通的电容。

7.根据权利要求6所述的可重构N-path型滤波器，其特征在于所述电容采用两路实现，其中：电容ca1与cb1相等，电容ca2与cb2相等，电容ca3与cb3相等，电容ca4与cb4相等，电容ca5与cb5相等；开关sa1与sb1同时打开或关闭，开关sa2与sb2同时打开或关闭，开关sa3与sb3同时打开或关闭，开关sa4与sb4同时打开或关闭，开关sa5与sb5同时打开或关闭。

8.根据权利要求7所述的可重构N-path型滤波器，其特征在于所述电容ca1、ca2、ca3、ca4和ca5上极板与UP节点相接，电容ca1、ca2、ca3、ca4和ca5下极板分别与开关sa1、sa2、sa3、sa4和sa5相接，开关sa1、sa2、sa3、sa4和sa5另一端与DN节点相接，电容cb1、cb2、cb3、cb4和cb5下极板与DN节点相接，电容cb1、cb2、cb3、cb4和cb5上极板分别与开关sb1、sb2、sb3、sb4和sb5相接，开关sb1、sb2、sb3、sb4和sb5另一端与UP节点相接。

Images