CN114003453B - 一种测试方法、电子设备、系统及计算机存储介质 - Google Patents

一种测试方法、电子设备、系统及计算机存储介质 Download PDF

Info

Publication number
CN114003453B
CN114003453B CN202111272878.7A CN202111272878A CN114003453B CN 114003453 B CN114003453 B CN 114003453B CN 202111272878 A CN202111272878 A CN 202111272878A CN 114003453 B CN114003453 B CN 114003453B
Authority
CN
China
Prior art keywords
code block
memory
transmission code
length
access controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111272878.7A
Other languages
English (en)
Other versions
CN114003453A (zh
Inventor
胡瑞韬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zeku Technology Beijing Corp Ltd
Original Assignee
Zeku Technology Beijing Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zeku Technology Beijing Corp Ltd filed Critical Zeku Technology Beijing Corp Ltd
Priority to CN202111272878.7A priority Critical patent/CN114003453B/zh
Publication of CN114003453A publication Critical patent/CN114003453A/zh
Application granted granted Critical
Publication of CN114003453B publication Critical patent/CN114003453B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本申请实施例公开了一种测试方法，包括：控制无线综测仪向待测终端发送传输码块，且控制频谱分析仪通过近场探头采集待测终端所产生的电信号，对电信号进行分析，得到存取控制器将传输码块存储至内存中的总时长和内存的工作时钟频率，根据预先获取到的内存的数据带宽，预设的传输码块的长度，总时长和工作时钟频率，调用预设的访存效率的计算公式，计算得到存取控制器的访存效率。本申请实施例还同时提供了一种电子设备、测试系统及计算机存储介质。

Description

一种测试方法、电子设备、系统及计算机存储介质
技术领域
本申请涉及基带芯片中存取控制器的访问效率的测试技术，尤其涉及一种测试方法、电子设备、系统及计算机存储介质。
背景技术
目前，双倍速率同步动态随机内存储器(Double Data Rate SynchronousDynamic Random-Access Memory，DDR)作为数据存取交互的核心，已被广泛集成于各类移动终端的片上系统(System On Chip，SOC)，DDR中的存储颗粒并不能直接和数据处理芯片进行数据交互，必须经由存取控制器进行统一管理调度。
其中，存取控制器通常会作为一个独立的知识产权核(Intellectual Propertycore，IP核)进行设计，对存取控制器的性能进行测试、分析和评估，然而，相关技术中，通常采用仿真软件对其进行仿真测试，或者利用测试程序对其进行测试，由于上述方法均存在一定的局限性，使得得到的测试结果均无法准确的表征存取控制器在实际场景中的性能；由此可以看出，现有的对存取控制器访存效率的测试方法存在测试结果不准确的技术问题。
发明内容
本申请实施例提供一种测试方法、电子设备、系统及计算机存储介质，能够提高对存取控制器访存效率进行测试的测试结果的准确性。
本申请的技术方案是这样实现的：
第一方面，本申请实施例提供了一种测试方法，所述方法应用于电子设备中，包括：
控制无线综测仪向待测终端发送传输码块，且控制频谱分析仪通过近场探头采集所述待测终端所产生的电信号；其中，所述电信号为所述待测终端的基带芯片在接收到所述传输码块之后所述基带芯片的存取控制器将所述传输码块存储至所述待测终端的内存中所产生的信号；
对所述电信号进行分析，得到所述存取控制器将所述传输码块存储至所述内存中的总时长和所述内存的工作时钟频率；
根据预先获取到的所述内存的数据带宽，预设的所述传输码块的长度，所述总时长和所述工作时钟频率，调用预设的访存效率的计算公式，计算得到所述存取控制器的访存效率。
第二方面，本申请实施例提供一种电子设备，包括：
控制模块，用于控制无线综测仪向待测终端发送传输码块，且控制频谱分析仪通过近场探头采集所述待测终端所产生的电信号；其中，所述电信号为所述待测终端的基带芯片在接收到所述传输码块之后所述基带芯片的存取控制器将所述传输码块存储至所述待测终端的内存中所产生的信号；
分析模块，用于对所述电信号进行分析，得到所述存取控制器将所述传输码块存储至所述内存中的总时长和所述内存的工作时钟频率；
计算模块，用于根据预先获取到的所述内存的数据带宽，预设的所述传输码块的长度，所述总时长和所述工作时钟频率，调用预设的访存效率的计算公式，计算得到所述存取控制器的访存效率。
第三方面，本申请实施例提供一种测试系统，包括：无线综测仪，频谱分析仪，近场探头，待测终端以及电子设备，其中，所述电子设备执行如上述一个或多个实施例所述的测试方法。
第四方面，本申请实施例提供一种电子设备，包括：处理器以及存储有所述处理器可执行指令的存储介质；所述存储介质通过通信总线依赖所述处理器执行操作，当所述指令被所述处理器执行时，执行上述一个或多个实施例所述的测试方法。
第五方面，本申请实施例提供了一种计算机存储介质，存储有可执行指令，当所述可执行指令被一个或多个处理器执行的时候，所述处理器执行上述一个或多个实施例所述测试方法。
本申请实施例提供了一种测试方法、电子设备、系统及计算机存储介质，该方法应用于电子设备中，包括：控制无线综测仪向待测终端发送传输码块，且控制频谱分析仪通过近场探头采集待测终端所产生的电信号，其中，电信号为待测终端的基带芯片在接收到传输码块之后基带芯片的存取控制器将传输码块存储至待测终端的内存中所产生的信号，对电信号进行分析，得到存取控制器将传输码块存储至内存中的总时长和内存的工作时钟频率，根据预先获取到的内存的数据带宽，预设的传输码块的长度，总时长和工作时钟频率调用预设的访存效率的计算公式，计算得到存取控制器的访存效率；也就是说，在本申请实施例中，电子设备通过控制无线综测仪和频谱分析仪，能够采集到基带芯片在接收到传输码块之后存取控制器将传输码块存储至内存中所产生的信号，这样，可以通过对电信号的分析得到存储传输码块的总时长和内存的工作时钟频率，基于此，与预先获取到的内存的数据带宽和预设的传输码块的长度一起，代入至预设的访存效率的计算公式中，得到存取控制器的访存效率，这样，将待测终端放置于实际的使用场景中进行测试，使得测试得到的访存效率更加接近于实际的访存效率，从而提高了测试结果的准确性。
附图说明
图1为本申请实施例提供的一种可选的测试方法的流程示意图；
图2为相关技术中LPDDR的存取示意图；
图3为相关技术中LPDDR的结构示意图；
图4为相关技术中存取控制器存取数据的流程示意图；
图5为本申请实施例提供的一种可选的测试系统的实例的结构示意图；
图6为本申请实施例提供的一种可选的测试方法的实例的流程示意图；
图7为本申请实施例提供的一种可选的电信号的时域信号的示意图；
图8为本申请实施例提供的一种可选的电子设备的结构示意图；
图9为本申请实施例提供的一种可选的测试系统的结构示意图；
图10为本申请实施例提供的另一种可选的电子设备的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。
实施例一
本申请实施例提供了一种测试方法，该方法应用于电子设备中，图1为本申请实施例提供的一种可选的测试方法的流程示意图，如图1所示，该测试方法可以包括：
S101：控制无线综测仪向待测终端发送传输码块，且控制频谱分析仪通过近场探头采集待测终端所产生的电信号；
目前，由于低功耗双倍速率同步动态随机内存储器(Low Power Double DataRate Synchronous Dynamic Random-Access Memory，LPDDR)采用了低功耗设计，在相同数据速率下，其功耗相较传统DDR有明显的降低。因此，LPDDR作为数据存取、交互的核心，已被广泛地集成于各类移动处理终端的SOC中。另一方面，LPDDR中的存储颗粒并不能直接和数据处理芯片(如，应用处理器(Application Processor，AP)、基带芯片(baseband)等)进行数据交互，而必须经由存取控制器进行统一管理调度，图2为相关技术中LPDDR的存取示意图，如图2所示，LPDDR连接存取控制器，存取控制器连接数据处理芯片。
由图2可以看出，存取控制器作为SOC中数据交互链路的枢纽，直接决定了数据处理芯片对LPDDR颗粒的利用效率。一个与系统匹配的、高性能的存取控制器不但能够最大限度地提高LPDDR颗粒的利用效率，为整个SOC提供充裕的数据带宽，同时也能适应更加灵活多变的数据交互场景；反之，如果存取控制器设计不得当，不仅会造成系统数据交互链路的拥堵，同时也会浪费LPDDR颗粒的潜在性能。因此，随着人们对数据吞吐速率需求的增长，不仅对颗粒本身的频率、容量和数据带宽等参数提出了要求,也对存取控制器的设计提出了挑战，已然成为系统级芯片研发的一大潜在风险。故在SOC研发过程中，存取控制器通常会作为一个独立的IP核进行设计，通过合适手段对其性能进行分析和评估也具有重要的意义和价值。
相关技术中，对于存取控制器的性能评估主要有两种方法：一种是仿真分析法，即在存取控制器IP设计完成之后，利用仿真软件对该IP进行仿真。一种是测试程序法，即在产品固化、流片之后，通过在数据处理芯片上运行特定的内存带宽测试程序，以获取此场景下实际的数据带宽，该实际带宽与LPDDR理论带宽的比值即为系统访问内存的效率。
然而，上述两种方法均存在一定的局限性。对于仿真分析法，无法考虑芯片生产过程中的工艺偏差、封装结构等带来的影响，因此仿真结果可用作参考，但无法准确表征仿真对象在实际使用场景中的性能。对于测试程序法，虽然可以对产品直接进行实测，但测试程序下和芯片的实际使用场景仍有所差异，使得测试结果没有实际使用场景的代表性。另一方面，内存带宽测试程序通常不具备普适性，即对于不同类型的芯片，或者同类型但架构不同的芯片，都需要有针对性地开发各自的测试程序，增加了测试成本和复杂度。此外，对于一些非开源的SOC如绝大多数基带芯片，很难开发可以直接在芯片上运行的内存带宽测试程序，同时往往无法抓取芯片的运行日志(Log)，此时测试程序法将不再适用。
基于此，为了提高对存取控制器的存取效率进行测试的测试结果的准确性，本申请实施例提供了一种测试方法，首先，电子设备控制无线综测仪向待测终端发送传输码块，并且控制频谱分析仪通过近场探头采集待测终端所产生的电信号，其中，电信号为待测终端的基带芯片在接收到传输码块之后基带芯片的存取控制器将传输码块存储至待测终端的内存中所产生的信号；也就是说，在触发无线综测仪发送传输码块时控制频谱分析仪采集存取控制器将传输码块存储至待测终端的内存中所产生的信号，该信号可以分为时域信号和频域信号，这样，使得终端可以知晓待测终端中的存取控制器将传输码块存储至内存所产生的电信号的波形图。
需要说明的是，该内存可以为DDR或者LPDDR，或者其他类型的内存，这里，本申请实施例对此不做具体限定。
为了提高测试结果的准确性，需要尽量将测试终端放置于实际的使用环境中，在一种可选的实施例中，控制无线综测仪向待测终端发送传输码块，包括：
向无线综测仪发送配置信息；
控制无线综测仪按照信道参数，向待测终端发送传输码块。
也就是说，通过电子设备生成并发送的配置信息，使得无线综测仪能够为待测终端营造一个设置好的通信环境，其中，配置信息包括：无线综测仪向待测终端发送的传输码块，传输码块的长度以及传输传输码块的信道参数；也就是说，电子设备为待测终端配置好了需要发送的传输码块，传输码块的长度，以及发送该传输码块所使用的信道参数，这样，无线综测仪只需要采用该配置信息中的信道参数，将传输码块传输至待测终端即可。
这里，需要说明的是，由于电子设备将配置信息发送至待测终端，所以，电子设备知晓传输码块的长度以及发送传输码块的信道参数，这样有利于确定访存效率。
S102：对电信号进行分析，得到存取控制器将传输码块存储至内存中的总时长和内存的工作时钟频率；
在采集到电信号之后，电子设备对电信号进行分析，该电信号可以包括时域信号的波形图和频域信号的波形图，通过对波形图的分析，可以得到存取控制器将传输码块存储至内存中的总时长和内存的工作时钟频率。
为了得到存取控制器将传输码块存储至内存中的总时长和内存的工作时钟频率，在一种可选的实施例中，S102可以包括：
对电信号中的时域信号进行分析，得到总时长；
对电信号中的频域信号进行分析，得到工作时钟频率。
具体来说，针对电信号中的时域信号来说，可以根据时域信号的波形图，确定出该波形图中一个脉冲的宽度，将该脉冲宽度对应的时长确定为存取控制器将传输码块存储至内存中的总时长，针对电信号中的频域信号来说，可以根据频域信号的波形图，确定出该波形图中一个脉冲的宽度，将该脉冲宽度对应的频段范围，确定为内存的工作时钟频率。
S103：根据预先获取到的内存的数据带宽，预设的传输码块的长度，总时长和工作时钟频率，调用预设的访存效率的计算公式，计算得到存取控制器的访存效率。
通过S101和S102得到存取控制器将传输码块存储至内存中总时长和内存的工作时钟频率之后，可以结合内存的数据带宽和传输码块的长度一起，代入至预设的访存效率的计算公式中，计算得到存取控制器的访存效率。
针对访存效率来说，由于存取控制器的实现方式，使得存取控制器在存取数据时存在许多额外开销会影响访存效率的准确性，以内存为LPDDR为例来说，图3为相关技术中LPDDR的结构示意图，如图3所示，为了实现高密度、大容量的存储设计，LPDDR颗粒内部均采用了存储体(Bank)、行(Row)、列(Column)的层次结构，一个颗粒包含若干存储体，一个存储体包含若干行，一行包含了若干列，最后可以定位一个存储单元(Cell)。
基于上述层次结构，存取控制器在DDR颗粒中存取数据时就需要遵循一定的基本流程，一次简单的访存操作通常包括行激活、列选、预充电等流程，图4为相关技术中存取控制器存取数据的流程示意图，如图4所示，该存取数据的方法可以包括：
S401：根据寻址命令选择相应的存储体和行；
S402：对选择的存储体和行执行行激活(Row Active)操作
S403：根据列地址执行列选择，读写列内数据；
S404：当数据读写完毕时，再对所操作的行进行预充电；
S405：关闭该行。
在上述流程中，许多额外开销都会直接影响访存操作的效率，如读写之间的切换、同一存储体不同行之间的切换都需要比较长的切换时间，同时不同指令之间也有各种时间间隙的要求；此外，由于DDR颗粒中的数据是储存在电容上的，而电容上的电荷会随着时间不断地泄漏，因此为了保证数据的有效性，颗粒必须进行周期性自刷新。然而在自刷新周期内，所有工作指令只能等待而无法执行，进而影响到访存效率。
基于此，针对访存效率的计算公式可以采用以下两种方式中的任意一种方式实现：
为了计算得到存取控制器的访存效率，在一种可选的实施例中，S103可以包括：
根据内存的数据带宽，传输码块的长度，总时长和工作时钟频率，调用预设的存储的实际时长的计算公式，计算得到存取控制器将传输码块存储至内存中的实际时长；
将实际时长和总时长的比值，确定为存取控制器的访存效率。
具体来说，可以将通过以下公式来计算访存效率：
Figure BDA0003329265400000081
其中，tovhd表示额外开销占用的时长，tDQ数据传输的实际时长，tCK为访存操作的总时长，显然，可以得到：
tCK＝tovhd+tDQ    (2)
所以，这里，先将内存的数据带宽，传输码块的长度。总时长和工作时钟频率代入至预设的存储的实际时长的计算公式中，得到实际时长，最后将计算得到的实际时长与总时长的比值确定为访存效率。
进一步地，可以通过下述公式计算得到实际时长，在一种可选的实施例中，所述预设的存储的实际时长的计算公式如下：
Figure BDA0003329265400000082
其中，tDQ表示实际时长，TP表示传输码块的长度，fCK表示工作时钟频率，BW表示内存的数据带宽。
另外，还可以通过下述公式(4)直接计算得到访存效率，在一种可选的实施例中，预设的访存效率的计算公式如下：
Figure BDA0003329265400000083
其中，η表示存取控制器的访存效率，TP表示传输码块的长度，fCK表示工作时钟频率，BW表示内存的数据带宽，tCK表示总时长。
基带芯片在接收到传输码块之后还需要对传输码块进行译码，当译码成功时，将译码得到的数据存储至内存中，当译码失败时，将传输码块对应的软比特码块存储至内存中，基于此，还可以根据计算得到的访存效率来进一步计算软比特压缩率；在一种可选的实施例中，当基带芯片对传输码块译码失败时，得到传输码块对应的软比特码块，上述方法还包括：
对电信号进行分析，得到存取控制器将传输码块对应的软比特码块中的一个软比特码块存储至内存中的所需时长；
根据所需时长，调用预设的软比特压缩率的计算公式，计算得到基带芯片的软比特压缩率。
具体来说，可以先对电信号的时域信号进行分析，将时域信号中的一个脉冲宽度确定为存取控制器将传输码块对应的软比特码块中的一个软比特码块存储至内存中的所需时长，然后将所需时长代入至预设的软比特压缩率的计算公式中，计算得到基带芯片的软比特压缩率。
这里，针对基带芯片的软比特压缩率的计算公式可以采用以下两种方式中的任意一种方式实现：
为了计算得到基带芯片的软比特压缩率，在一种可选的实施例中，根据所需时长，调用预设的软比特压缩率的计算公式，计算得到基带芯片的软比特压缩率，包括：
根据所需时长，调用预设的软比特码块长度的计算公式，得到传输码块对应的软比特码块的长度；
将传输码块对应的软比特码块的长度与传输码块的长度的比值，确定为基带芯片的软比特压缩率。
具体来说，可以分为两步来计算基带芯片的软比特压缩率，首先，根据所需时长，调用预设的软比特码块长度的计算公式，计算得到传输码块对应的软比特码块的长度，然后，将传输码块对应的软比特码块的长度与传输码块的长度的比值，确定为基带芯片的软比特压缩率。
进一步地，为了计算得到存取控制器将传输码块对应的软比特码块中的一个软比特码块存储至内存中的所需时长，在一种可选的实施例中，预设的软比特码块长度的计算公式如下：
TS＝2×fCK×BW×tS×η    (5)
其中，Ts表示传输码块对应的软比特码块的长度，η表示存取控制器的访存效率，fCK表示工作时钟频率，BW表示内存的数据带宽，ts表示存取控制器将传输码块对应的软比特码块中的一个软比特码块存储至内存中的所需时长。
还可以直接采用如下公式(6)直接计算得到基带芯片的软比特压缩率，在一种可选的实施例中，预设的软比特压缩率的计算公式如下：
Figure BDA0003329265400000101
其中，Ts表示传输码块对应的软比特码块的长度，η表示存取控制器的访存效率，fCK表示工作时钟频率，BW表示内存的数据带宽，ts表示存取控制器将传输码块对应的软比特码块中的一个软比特码块存储至内存中的所需时长，TP表示传输码块的长度。
下面举实例来对上述一个或多个实施例中所述的测试方法进行说明。
还是以LPDDR为内存为例，图5为本申请实施例提供的一种可选的测试系统的实例的结构示意图，如图5所示，测试系统主要包括：被试品(相当于上述待测终端)、屏蔽箱、中控/数据处理器(相当于上述电子设备)、无线综合测试仪、近场探头和实时频谱分析仪；各个模块的主要功能如下：
被试品可以是载有待测基带芯片的移动终端，需要放置在屏蔽箱中以屏蔽外界电磁干扰。
中控/数据处理器可以是具有对应功能的计算机，在控制无线综合测试仪的同时负责处理实时频谱分析仪和近场探头采集到的数据。
无线综合测试仪由中控/数据处理器进行控制，可对第五代移动通信技术(the5th Generation Mobile Communication Technology，5G)/第四代移动通信技术(the 4thgeneration mobile communication technology，4G)的信道参数进行配置，在本测试中，还需要基于第三代合作伙伴计划(3GPP，3rd Generation Partnership Project)协议规范对所传输的码块长度进行设置和约束，这个长度就对应了基带芯片将一个码块存入LPDDR时的总数据量(相当于上述Tp)。
近场探头用于捕获被测基带芯片将码块存入LPDDR过程中辐射出的信号，以便进一步求出LPDDR的工作频率(相当于上述fCK)以及基带芯片将一个码块存入LPDDR所需要的时长(相当于上述tCK)。由于需要同时分析频率信息fCK和时域信息tCK，故需要利用一台实时频谱分析仪对探头捕获的信号进行采集，同时将采集的数据送往中控/数据处理器进行分析。
图6为本申请实施例提供的一种可选的测试方法的实例的流程示意图，如图6所示，该测试方法可以包括：
S601：中控/数据处理器控制无线综合测试仪配置4G/5G信道参数以及所要传输的码块大小Tp；
首先，通过中控/数据处理器控制无线综合测试仪配置信道在5GNR-SA-n78，并根据3GPP R16协议规范设置传输的一个低密度奇偶校验码(LDPC，Low Density ParityCheck Code)码块长度为最大值8448bit，即TP＝8448。
S602：码块传输时，中控/数据处理器同步触发实时频谱分析仪通过近场探头捕获的被测信号；
S603：将实时频谱分析仪采集到的被测信号送往中控/数据处理器，处理分析得到LPDDR的工作频率(fCK)以及基带芯片将码块存入LPDDR所需要的总时长(tCK)；
具体来说，图7为本申请实施例提供的一种可选的电信号的时域信号的示意图，如图7所示，可以看出，通过近场探头捕获到被测基带芯片将码块存入LPDDR过程中辐射出的信号，其在时域上表现为一簇脉冲，每个脉冲的宽度对应了将一个长度为8448比特的码块存入所需要的时长(tCK)，如图7所示，在本实例中tCK＝270ns。每个脉冲内信号的频率对应了被测LPDDR颗粒的工作频率(fCK)，在本实例中，fCK＝2GHz。
S604：结合LPDDR颗粒产品说明书中给出的颗粒位宽(Bw)，由公式(4)计算得到基带芯片的访存效率。
最后，根据厂商给出的被测基带芯片产品说明书查到该基带芯片使用的LPDDR颗粒位宽为16bit，即Bw＝16，因此，基于公式(4)，就能求出该,基带芯片内存访问效率为：
Figure BDA0003329265400000121
在本实例中，可在实际业务场景下对基带芯片进行测试，进而保障了测试结果的代表性、准确性和可靠性，对于一款基带芯片，只要其采用了将硬比特码块缓存到LPDDR的架构，都能够通过本实例中的方法对其内存访问效率进行测试，故该方法也具备一定的普适性，本实例既不用抓取芯片的Log，也无需针对性地开发测试程序，因此能有效地测试基带芯片的内存的访问效率，同时配置相对简单固定，实施难度较小，测试成本较低，为当前5G/4G基带芯片的存取控制器设计和验证提供了技术支撑和解决方案。
本申请实施例提供了一种测试方法、电子设备、系统及计算机存储介质，该方法应用于电子设备中，包括：控制无线综测仪向待测终端发送传输码块，且控制频谱分析仪通过近场探头采集待测终端所产生的电信号，其中，电信号为待测终端的基带芯片在接收到传输码块之后基带芯片的存取控制器将传输码块存储至待测终端的内存中所产生的信号，对电信号进行分析，得到存取控制器将传输码块存储至内存中的总时长和内存的工作时钟频率，根据预先获取到的内存的数据带宽，预设的传输码块的长度，总时长和工作时钟频率调用预设的访存效率的计算公式，计算得到存取控制器的访存效率；也就是说，在本申请实施例中，电子设备通过控制无线综测仪和频谱分析仪，能够采集到基带芯片在接收到传输码块之后存取控制器将传输码块存储至内存中所产生的信号，这样，可以通过对电信号的分析得到存储传输码块的总时长和内存的工作时钟频率，基于此，与预先获取到的内存的数据带宽和预设的传输码块的长度一起，代入至预设的访存效率的计算公式中，得到存取控制器的访存效率，这样，将待测终端放置于实际的使用场景中进行测试，使得测试得到的访存效率更加接近于实际的访存效率，从而提高了测试结果的准确性。
实施例二
基于同一发明构思，本申请实施例提供一种电子设备，图8为本申请实施例提供的一种可选的电子设备的结构示意图，如图8所示，该电子设备包括：控制模块81、分析模块82和计算模块83；其中，
控制模块81，用于控制无线综测仪向待测终端发送传输码块，且控制频谱分析仪通过近场探头采集待测终端所产生的电信号；其中，电信号为待测终端的基带芯片在接收到传输码块之后基带芯片的存取控制器将传输码块存储至待测终端的内存中所产生的信号；
分析模块82，用于对电信号进行分析，得到存取控制器将传输码块存储至内存中的总时长和内存的工作时钟频率；
计算模块83，用于根据预先获取到的内存的数据带宽，预设的传输码块的长度，总时长和工作时钟频率，调用预设的访存效率的计算公式，计算得到存取控制器的访存效率。
在一种可选的实施例中，控制模块81控制无线综测仪向待测终端发送传输码块中，包括：
向无线综测仪发送配置信息；其中，配置信息包括：无线综测仪向待测终端发送的传输码块，传输码块的长度以及传输传输码块的信道参数；
控制无线综测仪按照信道参数，向待测终端发送传输码块。
在一种可选的实施例中，分析模块82，具体用于：
对电信号中的时域信号进行分析，得到总时长；
对电信号中的频域信号进行分析，得到工作时钟频率。
在一种可选的实施例中，计算模块83，具体用于：
根据内存的数据带宽，传输码块的长度，总时长和工作时钟频率，调用预设的存储的实际时长的计算公式，计算得到存取控制器将传输码块存储至内存中的实际时长；
将实际时长和总时长的比值，确定为存取控制器的访存效率。
在一种可选的实施例中，预设的存储的实际时长的计算公式如上述公式(3)。
在一种可选的实施例中，预设的访存效率的计算公式上述公式(4)。
在一种可选的实施例中，当基带芯片对传输码块译码失败时，得到传输码块对应的软比特码块，电子设备还用于：
对电信号进行分析，得到存取控制器将传输码块对应的软比特码块中的一个软比特码块存储至内存中的所需时长；
根据所需时长，调用预设的软比特压缩率的计算公式，计算得到基带芯片的软比特压缩率。
在一种可选的实施例中，电子设备根据所需时长，调用预设的软比特压缩率的计算公式，计算得到基带芯片的软比特压缩率中，包括：
根据所需时长，调用预设的软比特码块长度的计算公式，得到传输码块对应的软比特码块的长度；
将传输码块对应的软比特码块的长度与传输码块的长度的比值，确定为基带芯片的软比特压缩率。
在一种可选的实施例中，预设的软比特码块长度的计算公式如上述公式(5)。
在一种可选的实施例中，预设的软比特压缩率的计算公式如上述公式(6)。
图9为本申请实施例提供的一种可选的测试系统的结构示意图，如图9所示，该测试系统900可以包括：无线综测仪91，频谱分析仪92，近场探头93以及电子设备94，其中，所述电子设备94执行如上述一个或多个实施例所述的测试方法。
在一种可选的实施例中，测试系统还包括：屏蔽箱；其中，屏蔽箱用于放置待测终端和近场探头。
图10为本申请实施例提供的另一种可选的电子设备的结构示意图，如图10所示，本申请实施例提供一种电子设备1000，包括：处理器101以及存储有所述处理器可执行指令的存储介质102；所述存储介质102通过通信总线103依赖所述处理器101执行操作，当所述指令被所述处理器执行时，执行上述一个或多个实施例中处理器侧执行的所述的测试方法。
需要说明的是，实际应用时，终端中的各个组件通过通信总线103耦合在一起。可理解，通信总线103用于实现这些组件之间的连接通信。通信总线103除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图10中将各种总线都标为通信总线103。
本申请实施例提供了一种计算机存储介质，存储有可执行指令，当所述可执行指令被一个或多个处理器执行的时候，所述处理器执行上述一个或多个实施例所述的测试方法。
其中，计算机可读存储介质可以是磁性随机存取内存储器(ferromagneticrandom access memory，FRAM)、只读内存储器(Read Only Memory，ROM)、可编程只读内存储器(Programmable Read-Only Memory，PROM)、可擦除可编程只读内存储器(ErasableProgrammable Read-Only Memory，EPROM)、电可擦除可编程只读内存储器(ElectricallyErasable Programmable Read-Only Memory，EEPROM)、快闪内存储器(Flash Memory)、磁表面内存储器、光盘、或只读光盘(Compact Disc Read-Only Memory，CD-ROM)等内存储器。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘内存储器和光学内存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读内存储器中，使得存储在该计算机可读内存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述，仅为本申请的较佳实施例而已，并非用于限定本申请的保护范围。

Claims (13)

1.一种测试方法，其特征在于，所述方法应用于电子设备中，包括：
控制无线综测仪向待测终端发送传输码块，且控制频谱分析仪通过近场探头采集所述待测终端所产生的电信号；其中，所述电信号为所述待测终端的基带芯片在接收到所述传输码块之后所述基带芯片的存取控制器将所述传输码块存储至所述待测终端的内存中所产生的信号；
对所述电信号进行分析，得到所述存取控制器将所述传输码块存储至所述内存中的总时长和所述内存的工作时钟频率；
根据预先获取到的所述内存的数据带宽，预设的所述传输码块的长度，所述总时长和所述工作时钟频率，调用预设的访存效率的计算公式，计算得到所述存取控制器的访存效率；
其中，预设的访存效率的计算公式如下：
Figure FDA0004067467080000011
其中，η表示所述存取控制器的访存效率，TP表示所述传输码块的长度，fCK表示所述工作时钟频率，BW表示所述内存的数据带宽，tCK表示所述总时长。
2.根据权利要求1所述的方法，其特征在于，所述控制无线综测仪向待测终端发送传输码块，包括：
向所述无线综测仪发送配置信息；其中，所述配置信息包括：所述无线综测仪向所述待测终端发送的所述传输码块，所述传输码块的长度以及传输所述传输码块的信道参数；
控制所述无线综测仪按照所述信道参数，向所述待测终端发送所述传输码块。
3.根据权利要求1所述的方法，其特征在于，所述对所述电信号进行分析，得到所述存取控制器将所述传输码块存储至所述内存中的总时长和所述内存的工作时钟频率，包括：
对所述电信号中的时域信号进行分析，得到所述总时长；
对所述电信号中的频域信号进行分析，得到所述工作时钟频率。
4.根据权利要求1至3任一项所述的方法，其特征在于，所述根据预先获取到的所述内存的数据带宽，预设的所述传输码块的长度，所述总时长和所述工作时钟频率，调用预设的访存效率的计算公式，计算得到所述存取控制器的访存效率，包括：
根据所述内存的数据带宽，所述传输码块的长度，所述总时长和所述工作时钟频率，调用预设的存储的实际时长的计算公式，计算得到所述存取控制器将所述传输码块存储至所述内存中的实际时长；
将所述实际时长和所述总时长的比值，确定为所述存取控制器的访存效率。
5.根据权利要求4所述的方法，其特征在于，预设的存储的实际时长的计算公式如下：
Figure FDA0004067467080000021
其中，tDQ表示所述实际时长，TP表示所述传输码块的长度，fCK表示所述工作时钟频率，BW表示所述内存的数据带宽。
6.根据权利要求1所述的方法，其特征在于，当所述基带芯片对所述传输码块译码失败时，得到所述传输码块对应的软比特码块，所述方法还包括：
对所述电信号进行分析，得到所述存取控制器将所述传输码块对应的软比特码块中的一个软比特码块存储至所述内存中的所需时长；
根据所需时长，调用预设的软比特压缩率的计算公式，计算得到所述基带芯片的软比特压缩率；
其中，预设的软比特压缩率的计算公式如下：
Figure FDA0004067467080000022
其中，η表示所述存取控制器的访存效率，fCK表示所述工作时钟频率，BW表示所述内存的数据带宽，ts表示所述存取控制器将所述传输码块对应的软比特码块中的一个软比特码块存储至所述内存中的所需时长，TP表示所述传输码块的长度。
7.根据权利要求6所述的方法，其特征在于，所述根据所需时长，调用预设的软比特压缩率的计算公式，计算得到所述基带芯片的软比特压缩率，包括：
根据所需时长，调用预设的软比特码块长度的计算公式，得到所述传输码块对应的软比特码块的长度；
将所述传输码块对应的软比特码块的长度与所述传输码块的长度的比值，确定为所述基带芯片的软比特压缩率。
8.根据权利要求7所述的方法，其特征在于，预设的软比特码块长度的计算公式如下：
TS＝2×fCK×BW×tS×η
其中，Ts表示所述传输码块对应的软比特码块的长度，η表示所述存取控制器的访存效率，fCK表示所述工作时钟频率，BW表示所述内存的数据带宽，ts表示所述存取控制器将所述传输码块对应的软比特码块中的一个软比特码块存储至所述内存中的所需时长。
9.一种电子设备，其特征在于，包括：
控制模块，用于控制无线综测仪向待测终端发送传输码块，且控制频谱分析仪通过近场探头采集所述待测终端所产生的电信号；其中，所述电信号为所述待测终端的基带芯片在接收到所述传输码块之后所述基带芯片的存取控制器将所述传输码块存储至所述待测终端的内存中所产生的信号；
分析模块，用于对所述电信号进行分析，得到所述存取控制器将所述传输码块存储至所述内存中的总时长和所述内存的工作时钟频率；
计算模块，用于根据预先获取到的所述内存的数据带宽，预设的所述传输码块的长度，所述总时长和所述工作时钟频率，调用预设的访存效率的计算公式，计算得到所述存取控制器的访存效率；
其中，预设的访存效率的计算公式如下：
Figure FDA0004067467080000031
其中，η表示所述存取控制器的访存效率，TP表示所述传输码块的长度，fCK表示所述工作时钟频率，BW表示所述内存的数据带宽，tCK表示所述总时长。
10.一种测试系统，其特征在于，包括：无线综测仪，频谱分析仪，近场探头，待测终端以及电子设备，其中，所述电子设备执行如所述权利要求1至8任一项所述的测试方法。
11.根据权利要求10所述的测试系统，其特征在于，所述测试系统还包括：屏蔽箱；其中，所述屏蔽箱用于放置所述待测终端和近场探头。
12.一种电子设备，其特征在于，包括：处理器以及存储有所述处理器可执行指令的存储介质；所述存储介质通过通信总线依赖所述处理器执行操作，当所述指令被所述处理器执行时，执行上述的权利要求1至8任一项所述的测试方法。
13.一种计算机存储介质，其特征在于，存储有可执行指令，当所述可执行指令被一个或多个处理器执行的时候，所述处理器执行所述的权利要求1至8任一项所述的测试方法。
CN202111272878.7A 2021-10-29 2021-10-29 一种测试方法、电子设备、系统及计算机存储介质 Active CN114003453B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111272878.7A CN114003453B (zh) 2021-10-29 2021-10-29 一种测试方法、电子设备、系统及计算机存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111272878.7A CN114003453B (zh) 2021-10-29 2021-10-29 一种测试方法、电子设备、系统及计算机存储介质

Publications (2)

Publication Number Publication Date
CN114003453A CN114003453A (zh) 2022-02-01
CN114003453B true CN114003453B (zh) 2023-04-07

Family

ID=79925305

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111272878.7A Active CN114003453B (zh) 2021-10-29 2021-10-29 一种测试方法、电子设备、系统及计算机存储介质

Country Status (1)

Country Link
CN (1) CN114003453B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103477334A (zh) * 2011-01-28 2013-12-25 高通股份有限公司 用于总线互连的总线时钟频率缩放及其相关装置、系统和方法
CN108880700A (zh) * 2018-05-31 2018-11-23 Oppo（重庆）智能科技有限公司 时钟信号的频率跳变方法、频率跳变装置及移动终端

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070086349A1 (en) * 2005-10-18 2007-04-19 Arcadyan Technology Corporation Network apparatus, method of self-testing network connectivity, and method of analyzing frequency spectrum
CN101452068A (zh) * 2009-01-04 2009-06-10 信息产业部通信计量中心 提高无线综测仪校准工作效率的测试方法及系统
CN201757767U (zh) * 2009-05-31 2011-03-09 广州飞机维修工程有限公司 一种飞机电子部件的通用综合自动测试系统
CN101605350A (zh) * 2009-07-01 2009-12-16 工业和信息化部通信计量中心 基于多种无线接入技术空间性能测试系统及其测试方法
CN102830298B (zh) * 2012-07-27 2017-04-12 中兴通讯股份有限公司 一种有源天线系统射频指标及无线指标的测试方法与装置
US9411701B2 (en) * 2013-03-13 2016-08-09 Xilinx, Inc. Analog block and test blocks for testing thereof
US10296069B2 (en) * 2017-06-27 2019-05-21 Qualcomm Incorporated Bandwidth-monitored frequency hopping within a selected DRAM operating point
CN111614408B (zh) * 2020-06-03 2022-04-08 福达新创通讯科技(厦门)有限公司 一种Zigbee模块的RF测试方法
CN112147931B (zh) * 2020-09-22 2022-06-24 哲库科技(北京)有限公司 一种信号处理器的控制方法、装置、设备以及存储介质

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103477334A (zh) * 2011-01-28 2013-12-25 高通股份有限公司 用于总线互连的总线时钟频率缩放及其相关装置、系统和方法
CN108880700A (zh) * 2018-05-31 2018-11-23 Oppo（重庆）智能科技有限公司 时钟信号的频率跳变方法、频率跳变装置及移动终端

Also Published As

Publication number Publication date
CN114003453A (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
CN109346119B (zh) 一种半导体存储器老化测试核心板
CN109557460B (zh) 一种基于fpga的卷积神经网络算法的测试方法及设备
CN116431413A (zh) 一种内存测试装置、方法、电子设备和存储介质
CN102469472B (zh) 一种wwan测试方法和测试系统
CN111752772A (zh) 存储设备仿真测试系统及方法
CN110928731B (zh) 一种基于硬件自测模块的dram眼图评估方法
CN102957572A (zh) 一种系统性能评估方法及装置
CN114003453B (zh) 一种测试方法、电子设备、系统及计算机存储介质
CN113687994A (zh) 一种多工位并发测试的memory烧写时间系统及其烧写方法
CN101179808B (zh) 高速移动条件下智能天线性能测试方法
CN109859788B (zh) 阻式存储器的误码率测试方法
CN103065687A (zh) 并行检测集成电路中ram生产缺陷的方法
CN109308162B (zh) 闪存的优化装置、优化方法及设备
CN115376600A (zh) 存储器的测试方法、装置、设备及介质
CN105097049A (zh) 一种用于多页存储阵列的损坏单元片内统计系统
CN204834060U (zh) 一种用于多页存储阵列的损坏单元片内统计系统
CN115808612B (zh) 一种芯片物理ip测试系统、方法及电子设备
CN110633214B (zh) 一种内部测试报文的配置方法及装置
CN113448863B (zh) 一种电控单元软件动态栈使用率的测试方法及装置
CN105450818B (zh) 移动终端功耗电流测量方法及装置
CN115407747B (zh) 数据处理方法、装置以及一种车辆
CN115629929B (zh) 一种内存错误检测方法、系统和设备
CN108918959A (zh) 车载终端模块功耗的自动化测试系统
US11914499B2 (en) Systems and methods for preparing trace data
CN114582412B (zh) 存储芯片的测试方法、装置、存储介质与电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant