CN113990381A - 受测装置电路、自动测试装置以及利用接地噪声测试的方法 - Google Patents

受测装置电路、自动测试装置以及利用接地噪声测试的方法 Download PDF

Info

Publication number
CN113990381A
CN113990381A CN202110807548.7A CN202110807548A CN113990381A CN 113990381 A CN113990381 A CN 113990381A CN 202110807548 A CN202110807548 A CN 202110807548A CN 113990381 A CN113990381 A CN 113990381A
Authority
CN
China
Prior art keywords
under test
ground
device under
generator
bounce
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110807548.7A
Other languages
English (en)
Inventor
杨吴德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN113990381A publication Critical patent/CN113990381A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016—Apparatus features
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

本公开提供一种接地弹跳产生器，其包括电阻器以及和电阻器并联的至少一个开关。接地弹跳产生器位于受测装置电路中，其中受测装置电路包括电源、至少一个接地弹跳产生器、至少一个受测装置，以及接地。受测装置串联在电源和接地弹跳产生器之间。受测装置和接地弹跳产生器串联在电源和接地之间。本公开的接地弹跳产生器可以模拟现实环境并产生影响受测装置的接地噪声，从而收集更接近现实应用的待测装置表现结果。

Description

受测装置电路、自动测试装置以及利用接地噪声测试的方法
技术领域
本公开内容是关于受测装置电路、自动测试装置，以及利用接地噪声测试的方法。
背景技术
自动测试装置(automatic test equipment，ATE)通常使用于装置开发以测试装置的表现，例如动态随机存取存储器(dynamic random accessory memory，DRAM)。平台(platform)是ATE的一个组件，且在平台上设计用于放置待测装置的受测装置(deviceunder test，DUT)。ATE的用途在于模拟待测装置的真实应用环境，并且筛选出不合格的案例。
发明内容
根据本公开的一实施例，提供一种受测装置电路，包括电源、至少一个接地弹跳产生器、至少一个受测装置，以及接地。各个接地弹跳产生器包括电阻器以及和电阻器并联的至少一个开关。受测装置串联在电源和接地弹跳产生器之间。受测装置和接地弹跳产生器串联在电源和接地之间。
在本公开的一些实施例中，受测装置电路进一步包括地址输入、控制输入以及数据输入/输出，其中地址输入、控制输入和数据输入/输出连接至受测装置。
在本公开的一些实施例中，开关包括继电器。
在本公开的一些实施例中，接地弹跳产生器为复数个，而且接地弹跳产生器彼此并联以及集体和受测装置串联。
在本公开的一些实施例中，受测装置为复数个，而且受测装置彼此并联以及集体和接地弹跳产生器串联。
根据本公开的一实施例，提供一种自动测试装置，其包括受测装置，其中受测装置包括印刷电路板以及在印刷电路板上的基座，基座连接至印刷电路板。自动测试装置还包括至少一个接地弹跳产生器在受测装置的印刷电路板上，以及连接至受测装置的处理器，其中基座和接地弹跳产生器串联。
在本公开的一些实施例中，自动测试装置进一步包括地址输入、控制输入以及数据输入/输出，其中地址输入、控制输入和数据输入/输出连接至受测装置。
在本公开的一些实施例中，接地弹跳产生器包括开关，且开关包括继电器。
根据本公开的一实施例，提供一种利用接地噪声测试的方法，包括将受测装置串联在自动测试装置中的电源和接地之间、将接地弹跳产生器串联在受测装置和接地之间、将待测装置耦合至受测装置、由电源提供电流经过受测装置和接地弹跳产生器、控制接地弹跳产生器以产生接地噪声，以及收集自动测试装置中的待测装置的表现结果。
在本公开的一些实施例中，方法进一步包括形成闭合电路在接地弹跳产生器中的开关上以最小化接地噪声、形成开路在接地弹跳产生器中的开关上以最大化接地噪声，以及重复形成闭合电路和开路在接地弹跳产生器中的开关上，以产生接地噪声。
在本公开的一些实施例中，控制接地弹跳产生器包括横跨接地弹跳产生器中的电阻器产生电压降。
在本公开的一些实施例中，电压降等于接地噪声的振幅。
在本公开的一些实施例中，接地弹跳产生器中的电阻器决定接地噪声的振幅。
在本公开的一些实施例中，接地噪声的振幅介于电源的电压的10％至30％之间。
在本公开的一些实施例中，接地噪声的振幅大于300mV。
在本公开的一些实施例中，接地噪声包括对称的或非对称的波型。
在本公开的一些实施例中，接地噪声包括规律的或非规律的波型。
在本公开的一些实施例中，待测装置包括动态随机存取存储器。
在本公开的一些实施例中，接地噪声影响耦合至受测装置的地址输入、控制输入或数据输入/输出。
附图说明
当结合附图阅读时，从以下详细描述中可以最好地理解本公开的各方面。应注意，根据工业中的标准方法，各种特征未按比例绘制。实际上，为了清楚地讨论，可任意增加或减少各种特征的尺寸。
图1A是根据一些实施例的包括复数个受测装置的自动测试装置的示意性方框图。
图1B是根据一些实施例的自动测试装置中的受测装置的示意性方框图。
图2是根据本公开的一些实施例的电路示意图，电路包括受测装置和接地弹跳产生器。
图3A至图3B分别是图2的电路中时间相关电压VA和电压VDUT的折线图。
图4是根据一些实施例的电路中时间相关电压VB的折线图，其中电路的接地弹跳产生器未运作。
图5是根据本公开的一些实施例的电路示意图，电路包括超过一个受测装置和一个接地弹跳产生器。
图6是根据本公开的一些实施例的电路示意图，电路包括一个受测装置和超过一个接地弹跳产生器。
图7是图6的电路中时间相关电压VC的折线图。
图8是根据本公开的一些实施例的电路示意图，电路包括受测装置和接地弹跳产生器。
具体实施方式
为了实现提及主题的不同特征，以下公开内容提供了许多不同的实施例或示例。以下描述组件、数值、配置等的具体示例以简化本公开。当然，这些仅仅是示例，而不是限制性的。例如，在以下的描述中，在第二特征之上或上方形成第一特征可以包括第一特征和第二特征以直接接触形成的实施例，并且还可以包括在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。另外，本公开可以在各种示例中重复参考数字和/或字母。此重复是为了简单和清楚的目的，并且本身并不表示所讨论的各种实施例和/或配置之间的关系。
此外，本文可以使用空间相对术语，诸如“在…下面”、“在…下方”、“下部”、“在…上面”、“上部”等，以便于描述一个元件或特征与如图所示的另一个元件或特征的关系。除了图中所示的取向之外，空间相对术语旨在包括使用或操作中的装置的不同取向。装置可以以其他方式定向(旋转90度或在其他方向上)，并且同样可以相应地解释在此使用的空间相对描述符号。
根据本公开的一些实施例，图1A绘示自动测试装置(automatic test equipment，ATE)的示意性方框图。如图1A中所示，自动测试装置120可包括设计作为治具(jig)的一部分的平台(platform)110。可以在平台110中配置复数个受测装置(device under test，DUT)100，用于放置待测装置(例如动态随机存取存储器(dynamic random accessorymemory，DRAM))。受测装置100的数量和配置方式可以具有任何适合的设计，从而达到装置质量测试的目的，并且上述的修改皆在本公开的范围内。
根据本公开的一些实施例，图1B绘示关于图1A的受测装置100的示意性方框图。在图1B中，受测装置100包括印刷电路板(printed circuit board，PCB)102和在印刷电路板102上的基座104。印刷电路板102可以设计成具有不同用途的电路，其中包括电源供应、数据传输或类似者。如图1B中所示，印刷电路板102可以连接至导线，例如自动测试装置120中的地址输入(address input)122、控制输入(control input)124或数据输入/输出(datainput/output)126。因此，可以在印刷电路板102中添加额外的测试组件，例如下述关于本公开的接地弹跳产生器。基座104可以连接至印刷电路板102，其成为在印刷电路板102和待测装置106之间的连接体。当提供电流至受测装置100时，自动测试装置120将运作以模拟应用环境，并借由连接至受测装置100的处理器130收集待测装置106的表现结果。当自动测试装置120的设计如上所述时，自动测试装置120可以利用受测装置100的印刷电路板102和基座104在待测装置106上执行多种测试，并且检测产品质量。在一些实施例中，受测装置100或自动测试装置120中可以包括其他的层或是装置，并且上述的修改皆在本公开的范围内。
自动测试装置的目的是模拟接近现实生活的应用环境。例如，实际应用的装置中存在接地噪声(ground noise)，并且商业装置应对接地噪声具有抵抗性。换而言之，装置表现测试更倾向于使用可以产生接地噪声至受测装置的自动测试装置。因此，本公开揭露的接地弹跳产生器(ground bounce generator)可用于产生人造、可控且会在现实生活中发生的接地噪声。根据本公开的一些实施例，图2绘示包括受测装置和接地弹跳产生器的电路示意图。如图2中所示，所绘示的受测装置200类似于图1A至图1B的受测装置100。然而，图2的电路和下述其他电路中所包括的受测装置可以是受测装置200或任何其他适合的受测装置。受测装置200可以串联在电源VDD和接地G之间。电源VDD和接地G可以提供电能至受测装置200，从而模拟待测装置的运作条件。另外，受测装置200可以连接至其他的导线，包括但不限于地址输入222、控制输入224和数据输入/输出226(类似于图1B中的地址输入122、控制输入124或数据输入/输出126)，用以提供针对ATE的装置表现测试的信号。在一些实施例中，可以包括连接至受测装置200的其他导线或装置，并且上述的修改皆在本公开的范围内。
接地弹跳产生器300可以串联在受测装置200和接地G之间，以产生接地噪声至受测装置200。参考图1B和图2，在一些实施例中，接地弹跳产生器300可以添加在受测装置100的印刷电路板102中且因此和基座104串联。然而，为了便于清楚的绘示，接地弹跳产生器300在图2中绘示成和受测装置200分离的组件。在一些实施例中，接地弹跳产生器300可以处于ATE中不同于上述的位置，并且上述的修改皆在本公开的范围内。
在一些实施例中，接地弹跳产生器300可以包括并联的电阻器R和开关302。在一些实施例中，开关302可以具有由ATE控制的继电器。可以由ATE的其他元件或是借由其他方法控制开关302，并且上述的修改皆在本公开的范围内。当启动(turn on)开关302并形成开关302上的闭合电路(closed circuit)时，来自电源VDD的电流流经受测装置200和开关302。因此，受测装置200直接连接至接地G，并且和来自电源VDD的电压可以主要提供至受测装置200。在这样的情况下，接地噪声可以视为在操作ATE期间的最小值。当关闭(turn off)开关302并形成开关302上的开路(open circuit)时，来自电源VDD的电流流经受测装置200和电阻器R，其中产生横跨电阻器R的电压降(voltage drop)。因此，来自电源VDD的电压可以由受测装置200和电阻器R共享。电压降可以视为接地弹跳产生器300提供至受测装置200的最大接地噪声。若重复启动和关闭开关302，具有接地弹跳产生器300的自动测试装置可以产生一组人造的接地噪声。
举例而言，在一个实施例中，电源VDD总共提供1.2V的电压，并且流经受测装置200的电流是300mA。当启动开关302时，受测装置200上的电压是1.2V，并且图2的电路中的位置A上的电压是0V。当关闭开关302时，发生横跨电阻器R的电压降。若电阻器R具有1Ω，根据欧姆定律(Ohm’s law)而言，位置A上的电压等于0.3V，并且受测装置200上的电压相应地下降至0.9V。根据上述的实施例，自动测试装置可以重复启动和关闭开关302并产生具有最大振幅为0.3V的接地噪声至受测装置200。上述实施例中的数值仅作为示例，并且可替换成任何适合用于装置表现测试的数值。
为了便于阐述，接地噪声可以绘示成折线图。图3A绘示图2的电路中的位置A的时间相关电压VA。参考图2和图3A，电压VA的上升和下降分别对应于开关302的关闭和启动，因此导致图3A中所示的波峰。波风的最大振幅可称为振幅H。波峰的振幅H可以由电阻器R决定。若电阻器R具有较大电阻，振幅H(或横跨电阻器R的电压降)也会增大。在一些实施例中，可以选择电阻器R以产生大于50mV的振幅H，使得接地噪声无法被忽略。由于现实的接地噪声通常大于300mV，在一些实施例中可以选择电阻器R以产生大于300mV的振幅H。在一些实施例中，可以选择电阻器R以产生振幅H介于电源VDD提供的电压的10％至30％之间。小于电源VDD的10％电压的振幅H可能太小而不足以模拟现实的接地噪声，而大于电源VDD的30％电压的振幅H可能对待测装置造成的影响远大于现实应用。在一些实施例中，振幅H和提供至受测装置的电压之间的比例可包括其他的数值，并且上述的修改皆在本公开的范围内。另外，波峰的保持时间(retention time)可称为时长T。ATE所控制的开关302决定时长T的大小。在一些实施例中，在操作ATE期间可以维持相同的时长T，其导致接地弹跳产生器产生的接地噪声的频率是固定且规律的。在一些其他的实施例中，在操作ATE期间可以变化时长T，如图3中所示的时长T1和时长T2，其导致接地噪声的非规律的频率。
图3B绘示图2的电路中的受测装置200上的时间相关电压VDUT。参考图2、图3A和图3B，图3A中的电压VA可造成图3B中的电压VDUT的相应变化。当电压VA上升时，电压VDUT相应地下降，并且反之亦然。在电源VDD提供的电压未被其他组件消耗的一些实施例中，电压VA和电压VDUT的总和等于电源VDD的电压。在一些其他的实施例中，电压VA的振幅H等于电压VDUT的下降。如图3A和图3B中所示，电压VDUT的振幅在振幅Vmax和振幅Vmin之间变化，并且振幅Vmin和图3A中的振幅H的总和等于振幅Vmax。电压VDUT的波峰保持时间也对应于电压VA的波峰保持时间，如图3B中所示的时长T1和时长T2。
通常而言，自动测试装置中的电源VDD和接地G作为电源供应方，其代表在电源VDD和接地G之间未提供接地噪声或是接地噪声小到可以忽略。图4绘示类似于图2中的电路的位置A的时间相关电压VB，其中图4代表的电路未包括接地弹跳产生器300。如图4中所示，在操作ATE期间的电压VB接近于零。在一些实施例中，可以忽略小于50mV的接地噪声。因此，图4对应于没有接地噪声提供至受测装置200，而自动测试装置无法模拟针对待测装置的现实应用环境。
根据本公开的一些实施例，图5绘示类似于图2的电路示意图，不同之处在于图5的电路包括超过一个受测装置200和一个接地弹跳产生器300。如图5中所示，超过一个的受测装置200可以彼此并联，并且集体和接地弹跳产生器300串联。因此在这样的配置下，接地弹跳产生器300产生的接地噪声可传递至全部的受测装置200。图5中绘示两个受测装置200，然而包括其他数量的受测装置的电路也在本公开的范围内。
如图2和图3A中所示，电路中的接地弹跳产生器300可以提供人造接地噪声的对称波型。为了模拟更接近现实应用中的接地噪声，电路中可以包括复数个接地弹跳产生器，并且产生接地噪声的非对称波型。根据本公开的一些实施例，图6绘示类似于图2的电路示意图，不同之处在于图6的电路包括一个受测装置200和超过一个接地弹跳产生器。超过一个的接地弹跳产生器可以彼此并联，并且集体和受测装置200串联。图6中绘示两个接地弹跳产生器300和接地弹跳产生器300′，然而包括其他数量的接地弹跳产生器的电路也在本公开的范围内。接地弹跳产生器300和接地弹跳产生器300′可以是相同或不同的接地弹跳产生器。在一些实施例中，接地弹跳产生器300和接地弹跳产生器300′产生的接地噪声可以是彼此不同的。例如，接地弹跳产生器300和接地弹跳产生器300′产生的接地噪声的振幅或频率可以是不相同的，因此造成非规律的接地噪声提供至受测装置200。图7绘示图6的电路中的位置C的时间相关电压VC，其中接地弹跳产生器300和接地弹跳产生器300′产生的接地噪声的振幅和频率是不同的。由于振幅和频率不相同，接地噪声的组合可以产生非对称且非规律的波峰。
根据本公开的一些实施例，图8绘示类似于图2的电路示意图，不同之处在于图8的电路包括受测装置200和接地弹跳产生器800。接地弹跳产生器800类似于接地弹跳产生器300，除了接地弹跳产生器800可包括超过一个开关。如图8中所示，接地弹跳产生器800包括两个开关302和开关304。值得注意的是，包括其他开关数量的接地弹跳产生器也在本公开的范围内。在一些实施例中，开关302和开关304可以是相同的开关类型，而在其他的实施例中两者可以是不同的类型。进一步而言，可以由一个ATE中相同或不同的系统控制开关302和开关304。由于接地弹跳产生器中包括超过一个开关，自动测试装置可以提供更多样的表现测试。在一些实施例中，可以在其他电路中(例如图5和图6所示的电路)使用接地弹跳产生器800。例如，图6中的至少一个接地弹跳产生器可以是接地弹跳产生器800。
由于如上所述的自动测试装置中包括至少一个接地弹跳产生器，自动测试装置可以在具有接地噪声的条件下测试待测装置。在待测装置耦合至ATE中的受测装置后，提供流经受测装置和接地弹跳产生器的电流和电压。当借由启动和关闭开关来控制接地弹跳产生器时，产生一组影响受测装置的人造接地噪声，并进一步影响连接至受测装置的导线，例如地址输入、控制输入或数据输入/输出。接着ATE的处理器可以收集待测装置更接近现实生活中应用的表现结果。
前面概述一些实施例的特征，使得本领域技术人员可更好地理解本公开的观点。本领域技术人员应该理解，他们可以容易地使用本公开作为设计或修改其他工艺和结构的基础，以实现相同的目的和/或实现与本文介绍的实施例相同的优点。本领域技术人员还应该理解，这样的等同构造不脱离本公开的精神和范围，并且在不脱离本公开的精神和范围的情况下，可以进行各种改变、替换和变更。
【符号说明】
100:受测装置
102:印刷电路板
104:基座
106:待测装置
110:平台
120:自动测试装置
122:地址输入
124:控制输入
126:数据输入/输出
130:处理器
200:受测装置
222:地址输入
224:控制输入
226:数据输入/输出
300,300′:接地弹跳产生器
302,304:开关
800:接地弹跳产生器
A,C:位置
G:接地
H:振幅
R:电阻器
T,T1,T2:时长
VA,VB,VC:电压
VDD:电源
VDUT:电压
Vmax,Vmin:振幅。

Claims (19)

1.一种受测装置电路，其特征在于，包括：
电源；
至少一接地弹跳产生器，其中各该接地弹跳产生器包括：
电阻器；以及
至少一开关，和该电阻器并联；
至少一受测装置，其中该受测装置串联在该电源和该接地弹跳产生器之间；以及
接地，其中该受测装置和该接地弹跳产生器串联在该电源和该接地之间。
2.根据权利要求1所述的受测装置电路，其中，进一步包括：
地址输入；
控制输入；以及
数据输入/输出，其中该地址输入、该控制输入和该数据输入/输出连接至该受测装置。
3.根据权利要求1所述的受测装置电路，其中该开关包括继电器。
4.根据权利要求1所述的受测装置电路，其中该接地弹跳产生器为复数个，而且该些接地弹跳产生器彼此并联以及集体和该受测装置串联。
5.根据权利要求1所述的受测装置电路，其中该受测装置为复数个，而且该些受测装置彼此并联以及集体和该接地弹跳产生器串联。
6.一种自动测试装置，其特征在于，包括：
受测装置，包括：
印刷电路板；以及
基座在该印刷电路板上，其中该基座连接至该印刷电路板；
至少一接地弹跳产生器在该受测装置的该印刷电路板上，其中该基座和该接地弹跳产生器串联；以及
处理器连接至该受测装置。
7.根据权利要求6所述的自动测试装置，其中，进一步包括：
地址输入；
控制输入；以及
数据输入/输出，其中该地址输入、该控制输入和该数据输入/输出连接至该受测装置。
8.根据权利要求6所述的自动测试装置，其中该接地弹跳产生器包括开关，且该开关包括继电器。
9.一种利用接地噪声测试的方法，其特征在于，包括：
将受测装置串联在自动测试装置中的电源和接地之间；
将接地弹跳产生器串联在该受测装置和该接地之间；
将待测装置耦合至该受测装置；
由该电源提供电流经过该受测装置和该接地弹跳产生器；
控制该接地弹跳产生器以产生该接地噪声；以及
收集该自动测试装置中的该待测装置的表现结果。
10.根据权利要求9所述的方法，其中，进一步包括：
形成闭合电路在该接地弹跳产生器中的开关上，以最小化该接地噪声；
形成开路在该接地弹跳产生器中的该开关上，以最大化该接地噪声；以及
重复形成该闭合电路和该开路在该接地弹跳产生器中的该开关上，以产生该接地噪声。
11.根据权利要求9所述的方法，其中控制该接地弹跳产生器包括横跨该接地弹跳产生器中的电阻器产生电压降。
12.根据权利要求11所述的方法，其中该电压降等于该接地噪声的振幅。
13.根据权利要求9所述的方法，其中该接地弹跳产生器中的电阻器决定该接地噪声的振幅。
14.根据权利要求9所述的方法，其中该接地噪声的振幅介于该电源的电压的10％至30％之间。
15.根据权利要求9所述的方法，其中该接地噪声的振幅大于300mV。
16.根据权利要求9所述的方法，其中该接地噪声包括对称的或非对称的波型。
17.根据权利要求9所述的方法，其中该接地噪声包括规律的或非规律的波型。
18.根据权利要求9所述的方法，其中该待测装置包括动态随机存取存储器。
19.根据权利要求9所述的方法，其中该接地噪声影响耦合至该受测装置的地址输入、控制输入或数据输入/输出。
CN202110807548.7A 2020-07-26 2021-07-16 受测装置电路、自动测试装置以及利用接地噪声测试的方法 Pending CN113990381A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/939,047 2020-07-26
US16/939,047 US11250925B1 (en) 2020-07-26 2020-07-26 Ground bounce generator in device under test, automatic test equipment, and method of testing with ground noise

Publications (1)

Publication Number Publication Date
CN113990381A true CN113990381A (zh) 2022-01-28

Family

ID=79688554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110807548.7A Pending CN113990381A (zh) 2020-07-26 2021-07-16 受测装置电路、自动测试装置以及利用接地噪声测试的方法

Country Status (3)

Country Link
US (2) US11250925B1 (zh)
CN (1) CN113990381A (zh)
TW (1) TWI779725B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000043490A (ko) * 1998-12-29 2000-07-15 윤종용 반도체 칩의 테스트 시스템 및 테스터
US6418070B1 (en) * 1999-09-02 2002-07-09 Micron Technology, Inc. Memory device tester and method for testing reduced power states
US7518424B2 (en) * 2004-11-08 2009-04-14 Elite Semiconductor Memory Technology Inc. Slew rate controlled output circuit
US8461858B1 (en) * 2008-12-11 2013-06-11 Altera Corporation Adjustable power supply sag and bounce generator
US10127127B2 (en) * 2015-06-04 2018-11-13 Qualcomm Incorporated Systems and methods for pre-warning a monitoring tool for a communication bus
WO2017204097A1 (ja) * 2016-05-25 2017-11-30 日本電気株式会社 接地回路、電気装置、接地制御方法、及び接地制御プログラム

Also Published As

Publication number Publication date
TW202205297A (zh) 2022-02-01
US20220101935A1 (en) 2022-03-31
US11551773B2 (en) 2023-01-10
US11250925B1 (en) 2022-02-15
US20220028473A1 (en) 2022-01-27
TWI779725B (zh) 2022-10-01

Similar Documents

Publication Publication Date Title
US6100716A (en) Voltage excursion detection apparatus
EP0342784B1 (en) Program controlled in-circuit test of analog to digital converters
CN101981460B (zh) 监控和调整电路性能的方法
KR20140000855A (ko) 테스트 인터페이스 보드 및 테스트 시스템
CN107271879B (zh) 半导体芯片老化测试装置及方法
US7915902B2 (en) Dynamic burn-in systems and apparatuses
CN113990381A (zh) 受测装置电路、自动测试装置以及利用接地噪声测试的方法
CN209895333U (zh) 服务器硬盘背板电源测试装置
Wan et al. The influence of No Fault Found in analogue CMOS circuits
Lafon et al. Near field immunity cartography method to characterize IC to fields radiated by an ESD
JP2005091065A (ja) 半導体装置への動作電圧供給装置及び動作電圧供給方法
Lin et al. Fault diagnosis for linear analog circuits
KR101410101B1 (ko) 이중 인라인 메모리 모듈 및 테스트 소켓을 이용한 고속 메모리 콤포넌트 테스트 시스템 및 장치
Milne et al. Assessing and comparing fault coverage when testing analogue circuits
JP3186555B2 (ja) 集積回路装置と基板との接続テスト装置および接続テスト方法
CN115113088A (zh) 一种拉载电流测试装置、电源及服务器
Russell et al. Systematic approaches to testing embedded analogue circuit functions
JP2018096823A (ja) 静電気耐性評価方法及びその装置
CN116148632A (zh) 模拟负载和芯片测试系统
Tupe et al. Comparative study of different spice software's using astable multivibrator in different spice software
König et al. ESD Interferences at the Chip-and Board-Level—Finding and Fixing Problems at the IC Level
KR100311010B1 (ko) 집적회로소자들의 검사방법
Ahmad Intermittent fault diagnosis and health monitoring for electronic interconnects
Grimaila et al. Robust functional testing for VLSI cellular neural network implementations
JPH0798355A (ja) 静電破壊試験方法及びその実施装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination