CN113986798A - 一种基于usb总线透明传输的同步串口卡及频率自适应方法 - Google Patents
一种基于usb总线透明传输的同步串口卡及频率自适应方法 Download PDFInfo
- Publication number
- CN113986798A CN113986798A CN202111331276.4A CN202111331276A CN113986798A CN 113986798 A CN113986798 A CN 113986798A CN 202111331276 A CN202111331276 A CN 202111331276A CN 113986798 A CN113986798 A CN 113986798A
- Authority
- CN
- China
- Prior art keywords
- control microprocessor
- slave control
- data
- stp
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 23
- 230000005540 biological transmission Effects 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims abstract description 18
- 230000003993 interaction Effects 0.000 claims abstract description 16
- 230000007246 mechanism Effects 0.000 claims abstract description 8
- 238000006243 chemical reaction Methods 0.000 claims abstract description 4
- 230000000630 rising effect Effects 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 7
- 230000006978 adaptation Effects 0.000 claims description 4
- 101100495597 Orientia tsutsugamushi groES gene Proteins 0.000 claims description 3
- 230000001186 cumulative effect Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 claims description 3
- 238000013500 data storage Methods 0.000 abstract description 4
- 238000000926 separation method Methods 0.000 abstract description 3
- 238000012545 processing Methods 0.000 description 5
- 230000003139 buffering effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
- G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明公开了一种基于USB总线透明传输的同步串口卡及频率自适应方法，本发明中：从控制微处理器分别通过电平转换模块接收数据和同步时钟信号；主控制微处理器分别与FIFO1和FIFO2进行信息交互；从控制微处理器分别与FIFO1和FIFO2进行信息交互；从控制微处理器与主控制微处理器进行信息交互；主控制微处理器通过USB收发器与PC机进行信息交互。本发明通过采用两片FIFO乒乓存储数据，解决了在外部时钟过高后数据包的部分丢包；利用从控制微处理器完成频率自适应，实现小图、大图及超大图等模式自动切换；实现主从控制微处理器完成数据存储与回传通道分离，有效的提高了数据流的畅通机制。
Description
技术领域
本发明属于软件开发技术领域，特别是涉及一种基于USB总线透明传输的同步串口卡及频率自适应方法。
背景技术
HDLC(High-level Data Link Control，高级数据链路控)协议是一种面向比特的高效链路层协议。一般情况下，HDLC通信协议IP核为三个部分，即外部接口模块、数据发送部分和数据接收部分。在这类面向比特的数据链路协议中，帧头和帧尾都是特定的二进制序列，通过控制字段来实现对链路的监控，可以采用多种编码方式实现高效的、可靠的透明传输。
SAR数据回放设备是机载合成孔径雷达的一个重要组成部分，一般用于将载机上SAR原始回波数据记录仪中的数据进行回放，以形成标准的计算机文件，并存储到硬盘中，以便事后地面精细成像使用。SAR原始数据具有数据率高，数据容量大的特点。
SAR数据回放设备需要将SAR原始数据透明传输至地面的显示设备用于分析机载SAR雷达的性能，为了及时响应任务需求不依赖SAR数据回放设备厂家，研制了基于USB总线透明传输的同步串口卡，经过设备厂家试用后，发现其不足之处在于：
1)基于USB总线同步串口卡只适应单频点的设备数据的回放；
2)基于USB总线同步串口卡在外部时钟过高后，会出现数据包的部分丢包；
3)某些回放设备存储的数据有小图、大图及超大图等模式，基于USB总线同步串口卡不能适应模式的切换。
发明内容
本发明的目的在于提供一种基于USB总线透明传输的同步串口卡及频率自适应方法，通过采用两片FIFO乒乓存储数据，解决了在外部时钟过高后数据包的部分丢包；利用从控制微处理器完成频率自适应，实现某些回放设备存储的数据有小图、大图及超大图等模式自动切换；实现主从控制微处理器完成数据存储与回传通道分离，有效的提高了数据流的畅通机制，实现了数据高效的、可靠的透明传输。
为解决上述技术问题，本发明是通过以下技术方案实现的：
本发明为一种基于USB总线透明传输的同步串口卡，包括主控制微处理器和从控制微处理器；所述从控制微处理器分别通过电平转换模块接收数据和同步时钟信号；所述主控制微处理器分别与FIFO1和FIFO2进行信息交互；所述从控制微处理器分别与FIFO1和FIFO2进行信息交互；所述从控制微处理器与主控制微处理器进行信息交互；所述主控制微处理器通过USB收发器与PC机进行信息交互；所述主控制微处理器通过FIFO1和FIFO2进行乒乓存储将输入传输至USB收发器。
优选地，所述主控制微处理器和从控制微处理器均与一有源晶振连接，所述USB收发器与一无源晶振连接。
一种基于USB总线透明传输的同步串口卡的频率自适应方法，包括以下步骤：
步骤一、主控制微处理器控制机制，包括以下子步骤：
Stp01、系统开始，主控制微处理器判断是否启动数据透明传输，若是则进入Stp02；若否则直接结束；
Stp02、主控制微处理器判断工作模式是否切换，若是则进入Stp03；若否则进入Stp04；
Stp03、主控制微处理器下发整体复位命令，下发模式至从控制微处理器，启动从控制微处理器模式状态机，然后进入Stp05；
Stp04、主控制微处理器启动小图数据接收状态机，然后进入Stp05；
Stp05、主控制微处理器通知从控制微处理器接收数据；
Stp06、主控制微处理器等待数据回传；
Stp07、主控制微处理器判断FIFO是否为空，若是则返回Stp06,若否则开始进行数据上传；
步骤二、从控制微处理器对接收的数据时钟频率进行侦测，并进行自适应切换；包括以下子步骤：
Stp11、从控制微处理器判断是否复位，若是则进入Stp12，若否则进入Stp13；
Stp12、从控制微处理器判断工作模式是否切换，若是则进入Stp14，若否则进入Stp13；
Stp13、启动默认接收状态机，进入Stp17；
Stp14、从控制微处理器启动频率侦测状态机；
Stp15、从控制微处理器自适应侦测数据时钟频率；
Stp16、从控制微处理器启动模式状态机；
Stp17、从控制微处理器进行7E标志判断；
Stp18、从控制微处理器判断是否为连续7个‘1’电平，若否则返回Stp17，若是则进行数据接收。
优选地，所述步骤Stp15自适应侦测数据时钟频率包括以下子步骤：
Stp21、系统工作时钟设置计时深度；
Stp22、从控制微处理器侦测数据时钟频率上升沿；
Stp23、上升沿计数自动累计；
Stp24、从控制微处理器判断上升沿计数的累计数是否达到计时深度；若是则进入Stp25；若否则返回Stp22；
Stp25、从控制微处理器判断频率是否变化，若是则进入Stp26，若否进入Stp27；
Stp26、从控制微处理器将工作频率更新为新频率，重新配置系统参数，然后进入Stp27；
Stp27、从控制微处理器进入模式状态机。
本发明具有以下有益效果：
本发明通过采用两片FIFO乒乓存储数据，解决了在外部时钟过高后数据包的部分丢包；利用从控制微处理器完成频率自适应，实现某些回放设备存储的数据有小图、大图及超大图等模式自动切换；实现主从控制微处理器完成数据存储与回传通道分离，有效的提高了数据流的畅通机制，实现了数据高效的、可靠的透明传输。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的一种基于USB总线透明传输的同步串口卡的系统框图；
图2为主控制微处理器的控制机制流程图；
图3为从控制微处理器的控制机制流程图；
图4为从控制微处理器频率自适应方法的流程图；
图5为乒乓存储操作的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例一：
如图1所示，请参阅图1所示，本发明为一种基于USB总线透明传输的同步串口卡及频率自适应方法，包括主控制微处理器和从控制微处理器；从控制微处理器分别通过电平转换模块接收数据和同步时钟信号；
主控制微处理器分别与FIFO1和FIFO2进行信息交互；从控制微处理器分别与FIFO1和FIFO2进行信息交互；
从控制微处理器与主控制微处理器进行信息交互；主控制微处理器通过USB收发器与PC机进行信息交互；
主控制微处理器通过FIFO1和FIFO2进行乒乓存储将输入传输至USB收发器。
其中，主控制微处理器和从控制微处理器均与一有源晶振连接，USB收发器与一无源晶振连接，通过有源晶振向主控制微处理器和从控制微处理器提供时钟数据信号；通过无源晶振向USB收发器提供时钟信号。
一种基于USB总线透明传输的同步串口卡的频率自适应方法，包括以下步骤：
步骤一、如图2所示，主控制微处理器控制机制，包括以下子步骤：
Stp01、系统开始，主控制微处理器判断是否启动数据透明传输，若是则进入Stp02；若否则直接结束；
Stp02、主控制微处理器判断工作模式是否切换，若是则进入Stp03；若否则进入Stp04；
Stp03、主控制微处理器下发整体复位命令，下发模式至从控制微处理器，启动从控制微处理器模式状态机，然后进入Stp05；
Stp04、主控制微处理器启动小图数据接收状态机，然后进入Stp05；
Stp05、主控制微处理器通知从控制微处理器接收数据；
Stp06、主控制微处理器等待数据回传；
Stp07、主控制微处理器判断FIFO是否为空，若是则返回Stp06,若否则开始进行数据上传；
步骤二、如图3所示，从控制微处理器对接收的数据时钟频率进行侦测，并进行自适应切换，包括以下子步骤：
Stp11、从控制微处理器判断是否复位，若是则进入Stp12，若否则进入Stp13；
Stp12、从控制微处理器判断工作模式是否切换，若是则进入Stp14，若否则进入Stp13；
Stp13、启动默认接收状态机，进入Stp17；
Stp14、从控制微处理器启动频率侦测状态机；
Stp15、从控制微处理器自适应侦测数据时钟频率；
Stp16、从控制微处理器启动模式状态机；
Stp17、从控制微处理器进行7E标志判断；
Stp18、从控制微处理器判断是否为连续7个‘1’电平，若否则返回Stp17，若是则进行数据接收。
实施例二、基于实施例一的如图4所述，自适应侦测数据时钟频率工作流程，
当模式进行切换时，如果系统不能及时的反应给数据接收状态机，就会出现数据解析不正常，导致上传数据无效，终端显示画面丢失现象发生。为了更好解决系统能够自由切换在不同的工作频率，增加了自适应侦测数据时钟频率状态机，系统在接收到模式改变命令时，就触发该状态机，首先系统让所有硬件寄存器统一复位至默认工作模式，然后通过定时计数方法来进行输入时钟计数值，得到新模式的频率值。再与频率寄存器值比对是否有变化，若有就启用新模式参数设置，若无则保留默认小图工作模式，具体步骤如下：
Stp21、系统工作时钟设置计时深度；
Stp22、从控制微处理器侦测数据时钟频率上升沿；
Stp23、上升沿计数自动累计；
Stp24、从控制微处理器判断上升沿计数的累计数是否达到计时深度；若是则进入Stp25；若否则返回Stp22；
Stp25、从控制微处理器判断频率是否变化，若是则进入Stp26，若否进入Stp27；
Stp26、从控制微处理器将工作频率更新为新频率，重新配置系统参数，然后进入Stp27；
Stp27、从控制微处理器进入模式状态机。
实施例三、基于实施例一的利用FIFO1和FIFO2解决数据包的部分丢包的工作原理如下：
HDLC协议是一种面向比特的高效链路层协议，所以如果同步频率时钟过高，FPGA内部FIFO由于空间有限就无法保证数据的完整性，所以需要通过外置大容量的FIFO乒乓存储数据，乒乓操作的应用可以节约缓冲区空间，就是可以通过比较小的缓冲空间来解决数据的无缝缓冲，而不需要一次进行大量的数据缓冲，同时通过巧用乒乓操作达到用低速的模块处理高速数据流的效果。
“乒乓操作”是一个经常应用于数据流控制的处理技术。最大的特点是通过输入选择单元和输出选择单元，按照节拍、相互配合地切换，将经过缓冲的数据流没有停顿地送到数据处理单元。如果将乒乓操作看成一个整体的模块的话，这个模块的输入数据流与输出数据流都是连续不断，没有任何停顿，因此非常适合对输入数据进行流水线式处理。也就是在遇到输入数据存在延迟，又想排除延迟所造成的影响的时候，可以使用乒乓操作。由此也可以看出，乒乓操作常常应用于流水线式算法，完成数据的无缝缓冲与处理；
如图5所示，使用两个FIFO(FIFO1和FIFO2)以乒乓操作的方式存储图像的数据。整个乒乓操作分为两个过程，当系统启动接收数据后，接收的图像数据首先存入FIFO1中，当FIFO1满后，产生写入USB请求，请求应答后，将FIFO1的数据写入到USB的FIFO中，在FIFO1满后向USB发送写请求的同时，FIFO2开始写入数据，当FIFO2满后，产生写入USB的请求，请求应答后，将FIFO2中的数据写入到USB的FIFO中。在此时，数据写入FIFO1.即在FIFO1满后将数据发送的同时往FIFO2中写入数据，当FIFO1发送完后FIFO2写满进行发送。使用两个FIFO进行轮流写入图像数据，并轮流写入USB的FIFO中回传至PC机。
值得注意的是，上述系统实施例中，所包括的各个单元只是按照功能逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即可；另外，各功能单元的具体名称也只是为了便于相互区分，并不用于限制本发明的保护范围。
另外，本领域普通技术人员可以理解实现上述各实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，相应的程序可以存储于一计算机可读取存储介质中，所述的存储介质，如ROM/RAM、磁盘或光盘等。
以上公开的本发明优选实施例只是用于帮助阐述本发明。优选实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (4)
1.一种基于USB总线透明传输的同步串口卡，其特征在于，包括主控制微处理器和从控制微处理器；所述从控制微处理器分别通过电平转换模块接收数据和同步时钟信号；
所述主控制微处理器分别与FIFO1和FIFO2进行信息交互；所述从控制微处理器分别与FIFO1和FIFO2进行信息交互；
所述从控制微处理器与主控制微处理器进行信息交互；所述主控制微处理器通过USB收发器与PC机进行信息交互；
所述主控制微处理器通过FIFO1和FIFO2进行乒乓存储将输入传输至USB收发器。
2.根据权利要求1所述的一种基于USB总线透明传输的同步串口卡，其特征在于，所述主控制微处理器和从控制微处理器均与一有源晶振连接，所述USB收发器与一无源晶振连接。
3.根据权利要求1-2任意一所述的一种基于USB总线透明传输的同步串口卡的频率自适应方法，其特征在于，包括以下步骤：
步骤一、主控制微处理器控制机制，包括以下子步骤：
Stp01、系统开始，主控制微处理器判断是否启动数据透明传输，若是则进入Stp02；若否则直接结束；
Stp02、主控制微处理器判断工作模式是否切换，若是则进入Stp03；若否则进入Stp04；
Stp03、主控制微处理器下发整体复位命令，下发模式至从控制微处理器，启动从控制微处理器模式状态机，然后进入Stp05；
Stp04、主控制微处理器启动小图数据接收状态机，然后进入Stp05；
Stp05、主控制微处理器通知从控制微处理器接收数据；
Stp06、主控制微处理器等待数据回传；
Stp07、主控制微处理器判断FIFO是否为空，若是则返回Stp06,若否则开始进行数据上传；
步骤二、从控制微处理器对接收的数据时钟频率进行侦测，并进行自适应切换；包括以下子步骤：
Stp11、从控制微处理器判断是否复位，若是则进入Stp12，若否则进入Stp13；
Stp12、从控制微处理器判断工作模式是否切换，若是则进入Stp14，若否则进入Stp13；
Stp13、启动默认接收状态机，进入Stp17；
Stp14、从控制微处理器启动频率侦测状态机；
Stp15、从控制微处理器自适应侦测数据时钟频率；
Stp16、从控制微处理器启动模式状态机；
Stp17、从控制微处理器进行7E标志判断；
Stp18、从控制微处理器判断是否为连续7个‘1’电平，若否则返回Stp17，若是则进行数据接收。
4.根据权利要求1所述的一种基于USB总线透明传输的同步串口卡的频率自适应方法，其特征在于，所述步骤Stp15自适应侦测数据时钟频率包括以下子步骤：
Stp21、系统工作时钟设置计时深度；
Stp22、从控制微处理器侦测数据时钟频率上升沿；
Stp23、上升沿计数自动累计；
Stp24、从控制微处理器判断上升沿计数的累计数是否达到计时深度；若是则进入Stp25；若否则返回Stp22；
Stp25、从控制微处理器判断频率是否变化，若是则进入Stp26，若否进入Stp27；
Stp26、从控制微处理器将工作频率更新为新频率，重新配置系统参数，然后进入Stp27；
Stp27、从控制微处理器进入模式状态机。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111331276.4A CN113986798B (zh) | 2021-11-11 | 2021-11-11 | 一种基于usb总线透明传输的同步串口卡及频率自适应方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111331276.4A CN113986798B (zh) | 2021-11-11 | 2021-11-11 | 一种基于usb总线透明传输的同步串口卡及频率自适应方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113986798A true CN113986798A (zh) | 2022-01-28 |
| CN113986798B CN113986798B (zh) | 2024-03-08 |
Family
ID=79747835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111331276.4A Active CN113986798B (zh) | 2021-11-11 | 2021-11-11 | 一种基于usb总线透明传输的同步串口卡及频率自适应方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113986798B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101232434A (zh) * | 2007-01-22 | 2008-07-30 | 中兴通讯股份有限公司 | 一种利用双口ram进行异步数据传输的装置 |
| CN103036823A (zh) * | 2012-12-14 | 2013-04-10 | 中船重工（武汉）凌久电子有限责任公司 | 基于fpga的波特率快速自适应方法、处理器及接收端 |
| CN103095295A (zh) * | 2012-12-28 | 2013-05-08 | 重庆西南集成电路设计有限责任公司 | 锁相频率合成器及自适应频率校准电路和校准方法 |
| CN104915303A (zh) * | 2015-06-23 | 2015-09-16 | 北京工业大学 | 基于PXIe总线的高速数字I/O系统 |
| CN105872432A (zh) * | 2016-04-21 | 2016-08-17 | 天津大学 | 快速自适应帧率变换的装置与方法 |
-
2021
- 2021-11-11 CN CN202111331276.4A patent/CN113986798B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101232434A (zh) * | 2007-01-22 | 2008-07-30 | 中兴通讯股份有限公司 | 一种利用双口ram进行异步数据传输的装置 |
| CN103036823A (zh) * | 2012-12-14 | 2013-04-10 | 中船重工（武汉）凌久电子有限责任公司 | 基于fpga的波特率快速自适应方法、处理器及接收端 |
| CN103095295A (zh) * | 2012-12-28 | 2013-05-08 | 重庆西南集成电路设计有限责任公司 | 锁相频率合成器及自适应频率校准电路和校准方法 |
| CN104915303A (zh) * | 2015-06-23 | 2015-09-16 | 北京工业大学 | 基于PXIe总线的高速数字I/O系统 |
| CN105872432A (zh) * | 2016-04-21 | 2016-08-17 | 天津大学 | 快速自适应帧率变换的装置与方法 |
Non-Patent Citations (2)
| Title |
|---|
| 周立国 等: "基于PCI Express 总线的SAR回波数据实时记录系统", 电子器件, vol. 31, no. 2, pages 591 - 595 * |
| 薛国凤;张健;: "基于FPGA的数据缓存与转发系统设计", 微计算机信息, no. 20, pages 165 - 167 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113986798B (zh) | 2024-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950006565B1 (ko) | 통신제어장치 | |
| CN106951388B (zh) | 一种基于PCIe的DMA数据传输方法及系统 | |
| US5045997A (en) | Data processor | |
| CN111683252B (zh) | 一种服务器以及一种视频压缩图像的输出系统和方法 | |
| US9128633B2 (en) | Semiconductor memory device and method of operating the semiconductor memory device | |
| JP2000076186A (ja) | 内部ル―プ同期部 | |
| JP2002354217A (ja) | 画像形成装置および画像形成方法 | |
| CN116225990A (zh) | 基于fpga的多通道ddr读写仲裁装置 | |
| CN100419723C (zh) | 多中断的缓存装置和方法 | |
| CN113760792A (zh) | 基于fpga的图像存取的axi4总线控制电路及其数据传输方法 | |
| KR20230025858A (ko) | 통신 장치 및 통신 시스템 | |
| CN117009087A (zh) | 一种图像输出方法、装置、设备及存储介质 | |
| CN114185830A (zh) | 基于mailbox的多处理器通信方法、设备、系统和存储介质 | |
| CN112328523A (zh) | 传输双倍速率信号的方法、装置及系统 | |
| CN113986798B (zh) | 一种基于usb总线透明传输的同步串口卡及频率自适应方法 | |
| CN115061959B (zh) | 数据交互方法、装置、系统、电子设备和存储介质 | |
| CN213069802U (zh) | 非同源时钟数据传输系统 | |
| US9965183B2 (en) | Method for processing data in storage device and storage device | |
| US6507609B1 (en) | Mechanism for capturing and reporting interrupt events of different clock domains | |
| JP4524974B2 (ja) | 入力信号速度変換装置、出力信号速度変換装置及び信号速度変換装置 | |
| CN112052204B (zh) | 非同源时钟数据传输系统 | |
| JP2001203705A (ja) | フロー制御回路及びフロー制御方法並びにフロー制御プログラムを記録した記憶媒体 | |
| CN215264798U (zh) | 一种基于usb总线透明传输的同步串口卡 | |
| US20080104286A1 (en) | Data transfer apparatus and data transfer method | |
| JP4904136B2 (ja) | 双方向データ通信用単一ポートメモリ制御装置およびその制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |