CN113972143A - 半导体结构的键合方法和半导体设备 - Google Patents

半导体结构的键合方法和半导体设备 Download PDF

Info

Publication number
CN113972143A
CN113972143A CN202111210755.0A CN202111210755A CN113972143A CN 113972143 A CN113972143 A CN 113972143A CN 202111210755 A CN202111210755 A CN 202111210755A CN 113972143 A CN113972143 A CN 113972143A
Authority
CN
China
Prior art keywords
semiconductor structure
bonding
bonding surface
monomer
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111210755.0A
Other languages
English (en)
Inventor
任小亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202111210755.0A priority Critical patent/CN113972143A/zh
Priority to PCT/CN2021/129242 priority patent/WO2023065410A1/zh
Publication of CN113972143A publication Critical patent/CN113972143A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03015—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for aligning the bonding area, e.g. marks, spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本公开提供了一种半导体结构的键合方法和半导体设备，涉及半导体技术领域，该半导体结构的键合方法包括：提供具有相对设置的第一面和第二面第一半导体结构；对第一面或第二面进行处理，形成具有第一键合面的至少一个第一单体；对第一半导体结构进行扩片处理；提供具有第二键合面的第二半导体结构；整体翻转第一半导体结构；对第一键合面与第二键合面进行对准处理；完成键合操作。本公开通过将具有至少一个第一单体的第一半导体结构进行整体翻转，而后再进行键合过程，大大减少了半导体结构键合过程中的翻转次数，避免了因多次翻转而导致的半导体结构的表面污染问题，从而有效提高了半导体结构的键合质量和键合效率。

Description

半导体结构的键合方法和半导体设备
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体结构的键合方法和半导体设备。
背景技术
在半导体制造过程中，通常需要对半导体结构的各个表面进行各种工艺处理。随着半导体行业的发展，对半导体结构的集成度和功能的要求越来越高封装技术在半导体产品中扮演着越来越重要的角色。在电子设备的内部结构中，半导体结构例如芯片、功能元器件等的密集度不断增加，而器件关键尺寸不断较小，这给半导体封装行业带来极大挑战。
相关技术中，半导体结构的封装工艺制程中，具有键合面的半导体结构会被多次翻转，从而不可避免的造成半导体结构的键合面被污染，降低了半导体结构的键合效率和键合质量。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开提供一种半导体结构的键合方法和半导体设备。
本公开实施例的第一方面提供了一种半导体结构的键合方法，包括：
提供第一半导体结构，所述第一半导体结构具有相对设置的第一面和第二面；
对所述第一面或所述第二面进行处理，使所述第一面或所述第二面上形成至少一个第一单体，其中，所述第一单体具有第一键合面；
对所述第一半导体结构进行扩片处理；
提供具有至少一个第二单体的第二半导体结构，所述第二单体具有第二键合面，所述第二半导体结构固定；
整体翻转所述第一半导体结构，使所述至少一个第一单体的第一键合面与所述至少一个第二单体的第二键合面相对；
对所述至少一个第一单体和所述至少一个第二单体进行对准处理，使所述第一键合面与所述第二键合面对准；
所述第一键合面和所述第二键合面键合连接。
根据本公开的一些实施例，在整体翻转所述第一半导体结构，使所述第一键合面与所述第二键合面相对中，包括：
以所述第一半导体结构的任意一条中轴线为旋转轴，所述第一半导体结构旋转第一预设角度，以使所述第一键合面与所述第二键合面相对；
或者，
所述第一半导体结构具有曲线边缘，以所述第一半导体结构的任意一条边缘切线，或者，与所述边缘切线相互平行的平行线为翻转轴，所述第一半导体结构整体翻转第二预设角度，以使所述第一键合面与所述第二键合面相对。
根据本公开的一些实施例，在对所述第一半导体结构和所述第二半导体结构进行对准处理中，包括：
获取所述第一单体的第一中心点和第一标志；
获取所述第二单体的第二中心点和第二标志；
使所述第一中心点与所述第二中心点重合、所述第一标志与所述第二标志重合。
根据本公开的一些实施例，在获取所述第一单体的第一中心点和第一标志中，包括：
在所述第一键合面上进行第一标记处理，其中，所述第一标记处理包括在所述第一键合面上添加第一标记点和第二标记点，所述第一标记点的形状与所述第二标记点的形状不同，且所述第一标记点与所述第二标记点斜对角设置；
在获取所述第二单体的第二中心点和第二标志中，包括：
在所述第二键合面上进行第二标记处理，其中，所述第二标记处理包括在所述第二键合面上添加第三标记点和第四标记点，所述第三标记点的形状与所述第四标记点的形状不同，且所述第三标记点与所述第四标记点斜对角设置。
根据本公开的一些实施例，所述第一单体为方形，所述第一标记点的个数为一个，所述第二标记点的个数为大于等于1的奇数个；
在所述第一键合面上进行第一标记处理中，包括：
将所述第一标记点布置于所述第一键合面的多个顶角中的一个顶角处，将奇数个所述第二标记点布置于所述第一键合面的多个顶角中的其余顶角处；
其中，所述第一标记点同与其呈对对角的顶角处的所述第二标记点之间形成第一虚拟连线，剩余的所述第二标记点之间形成第二虚拟连线，所述第一虚拟连线与所述第二虚拟连线的交点形成所述第一中心点；
所述第二单体为方形，所述第三标记点和所述第四标记点的个数均为一个；
在所述第二键合面上进行第二标记处理中，包括：
将所述第三标记点布置于所述第二键合面的多个顶角中的一个顶角处，所述第四标记点布置于与所述第三标记点呈对对角的顶角处；
其中，所述第三标记点和所述第四标记点之间形成第三虚拟连线，所述第三虚拟连线的中点为所述第二中心点。
根据本公开的一些实施例，对所述第一面或所述第二面进行处理中，包括：
对所述第一面或所述第二面进行锯切，以在所述第一面或所述第二面上形成所述至少一个第一单体，其中，所述第一单体的顶面形成所述第一键合面。
根据本公开的一些实施例，所述半导体结构的键合方法还包括：
对所述第一半导体结构中背离所述第一键合面的一侧照射UV射线。
根据本公开的一些实施例，在所述第一键合面和所述第二键合面键合连接中，包括：
将所述至少一个第一单体推出预定距离，并与与其相对准的所述第二单体抵接；
对所述第一单体的所述第一键合面和所述第二单体的第二键合面进行混合键合连接。
本公开实施例的第二方面提供了一种半导体设备，包括：
承载台，所述承载台上设有固定组件，所述固定组件用于将第一半导体结构固定于所述承载台上，第二半导体结构固定于所述承载台的旁侧，其中，所述第一半导体结构具有相对设置的第一面和第二面；
处理组件，用于对所述第一半导体结构的所述第一面或所述第二面进行处理，使所述第一面或所述第二面上形成至少一个第一单体；
翻转组件，与所述承载台连接，用于整体翻转所述承载台，以整体翻转所述第一半导体结构；
对准组件，用于对所述至少一个第一单体的第一键合面与所述第二半导体结构的至少一个第二单体的第二键合面进行对准处理；
探针组件，用于实现所述第一键合面和所述第二键合面键合连接。
根据本公开的一些实施例，所述固定组件包括固定环和固定薄膜，所述固定环可拆卸地连接在所述承载台上，所述固定薄膜贴附于所述固定环上，用于将所述第一半导体结构固定在所述固定环上。
根据本公开的一些实施例，所述第一半导体结构的所述第一面或所述第二面上设有多个横纵交错的切割道；
所述处理组件包括切割机，所述切割机沿所述切割道对所述第一半导体结构锯切，以使所述第一面或所述第二面上形成所述至少一个第一单体。
根据本公开的一些实施例，所述翻转组件包括第一机械手，所述第一机械手与所述承载台连接。
根据本公开的一些实施例，所述对准组件包括第二机械手和观察装置，所述第二机械手设置在所述承载台的边缘处，所述观察装置设置在所述第二机械手的工作端。
根据本公开的一些实施例，所述探针组件包括探针座和探针，所述探针座设置在所述第二机械手的工作端，所述探针座靠近所述观察装置设置，其中，所述探针为多个，且所述探针设在所述探针座内部，所述探针可沿所述探针座的轴向方向移动，以推动所述第一单体运动预定距离，使所述第一键合面贴合于所述第二键合面上。
根据本公开的一些实施例，所述探针座包括静电卡盘，多个所述探针位于所述静电卡盘内，所述探针的一端可伸出至所述静电卡盘的外侧。
根据本公开的一些实施例，所述探针座包括探针座本体，所述探针座本体具有工作面，所述工作面上设置有吸附区域，所述吸附区域与负压装置连通；
其中，多个所述探针位于所述探针座本体内部，且所述探针的一端可由所述吸附区域中穿出。
本公开实施例提供了一种半导体结构的键合方法和半导体设备，通过将具有至少一个第一单体的第一半导体结构进行整体翻转，而后再进行键合过程，大大减少了半导体结构键合过程中的翻转次数，避免了因多次翻转而导致的半导体结构的表面污染问题，从而有效提高了半导体结构的键合质量和键合效率。
本公开的一个或多个实施例的细节在下面的附图和描述中提出。本公开的其它特征和优点将从说明书，附图以及权利要求书变得明显。
附图说明
并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
图1是根据一示例性实施例示出的半导体结构的键合方法的流程图。
图2是根据一示例性实施例示出的半导体结构的键合方法的示意图。
图3是根据一示例性实施例示出的半导体结构的键合方法中第一半导体结构的固定方式的示意图。
图4是根据一示例性实施例示出的半导体结构的键合方法中对锯切后的第一半导体结构的照射UV射线的示意图。
图5是根据一示例性实施例示出的半导体结构的键合方法中对第一半导体结构进行扩片处理的示意图。
图6是图5的俯视方向的示意图。
图7是根据一示例性实施例示出的半导体结构的键合方法中对第一半导体结构进行第一标记处理的示意图。
图8是根据一示例性实施例示出的半导体结构的键合方法中进行对准处理的示意图。
图9是根据一示例性实施例示出的半导体结构的键合方法中进行键合连接的示意图。
图10是根据一示例性实施例示出的半导体设备中探针组件的示意图。
图11是根据一示例性实施例示出的半导体设备中探针组件的示意图。
附图标记：
10、第一半导体结构；20、第二半导体结构；
30、扩片环；40、承载台；
50、探针组件；60、固定组件；
70、处理组件；101、第一面；
102、第二面；103、切割道；
110、第一单体；210、第二单体；
501、探针座；502、探针；
601、固定环；602、固定薄膜；
1101、第一键合面；2101、第二键合面；
5011、探针座本体；5012、工作面；
5013、吸附区域；
A、第一中心点；B第二中心点；
L1、第一虚拟连线；L2、第二虚拟连线；
L3、第三虚拟连线；L4、第四虚拟连线；
M、第一标记点；N、第二标记点；
P、第三标记点；Q、第四标记点。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
半导体结构在封装过程中，通常是将整片晶圆切割成多个间隔开设置的芯片，而后通过机械手等转运设备吸附在该芯片的键合面上，使该芯片与晶圆分离，而后经过转运设备的多次翻转再与待键合的半导体结构进行键合，而半导体结构在经过多次翻转后，会不可避免的造成半导体结构的键合面被污染。
相关技术中，为了保证半导体结构键合的可靠性和安装性，在两个半导体结构键合之前，需要对半导体结构的键合面的表面进行清洗，并且每个芯片都需要进行清洗。导致后续封装过程中，尤其是采用混合键合方式的封装制程中，键合制程十分繁琐，降低了半导体结构的键合效率和键合质量。
本公开实施例提供了一种半导体结构的键合方法和半导体设备，通过将具有至少一个第一单体的第一半导体结构进行整体翻转，而后再进行键合过程，大大减少了半导体结构键合过程中的翻转次数，避免了因多次翻转而导致的半导体结构的表面污染问题，从而有效提高了半导体结构的键合质量和键合效率。
本公开示例性的实施例中提供了一种半导体结构的键合方法，如图1所示，图1示出了根据本公开以示例性的实施例提供的半导体结构的键合方法的流程图，下面结合图1至图9对半导体结构的键合方法进行介绍。
本实施例对半导体结构不作限制，下面将以半导体结构为晶圆为例进行介绍，但本实施例并不以此为限，本实施例中的半导体结构还可以为其他的结构，例如动态随机存储器(Dynamic Random Access Memory，DRAM)。
如图1所述，本公开一示例性的实施例提供了一种半导体结构的键合方法，包括：
步骤S100：提供第一半导体结构，第一半导体结构具有相对设置的第一面和第二面。
步骤S200：对第一面或第二面进行处理，使第一面或第二面上形成至少一个第一单体，其中，第一单体具有第一键合面。
步骤S300：对第一半导体结构进行扩片处理。
步骤S400：提供具有至少一个第二单体的第二半导体结构，第二单体具有第二键合面，第二半导体结构固定。
步骤S500：整体翻转第一半导体结构，使至少一个第一单体的第一键合面与至少一个第二单体的第二键合面相对。
步骤S600：对至少一个第一单体和至少一个第二单体进行对准处理，使第一键合面与第二键合面对准。
步骤S700：第一键合面和第二键合面键合连接。
示例性地，如图1和图7所示，在步骤S100中，提供第一半导体结构10，第一半导体结构10具有相对设置的第一面101和第二面102。第一半导体结构10包括但不限于晶圆，其中，第一半导体结构10也可以是芯片或者是半导体材料的基底。在本实施例中，以第一半导体结构10和第二半导体结构20均为晶圆为例进行说明。
其中，晶圆可以由半导体材质制成，半导体材料可以为硅、锗、硅锗化合物以及硅氧化合物中的一种或者多种。
参照图3所示，在步骤S200中，对第一半导体结构10的第一面101进行处理，使得第一面101上形成至少一个第一单体110。第一单体110的顶面形成第一键合面1101。
或者，对第一半导体结构10的第二面102进行处理，使得第二面102上形成至少一个第一单体110。第一单体110的顶面形成第一键合面1101。在一些实施例中，可以对第一面101或第二面102进行锯切，以在第一面101或第二面102上形成至少一个第一单体110，其中，第一单体110的顶面形成第一键合面1101。
其中，第一单体110的形成过程可以采用如下方法：
在第一半导体结构10的第一面101或者第二面102上设计多个沿横向和纵向交错设置的切割道103，沿同一延伸方向，相邻切割道103之间的间距可以相同，也可以不相同，该间距可以根据第一单体110的设计尺寸进行灵活设定。然后，可以将第一半导体结构10放置在半导体设备的承载台40上，并通过固定环601和固定薄膜602将第一半导体结构10固定在承载台40上。需要说明的是，固定环604可以采用半导体设备中的边缘环，固定薄膜602为胶制材料，具有粘性，从而将第一半导体结构10固定在边缘环上。而后利用半导体切割机沿切割道103进行锯切，以快速在第一半导体结构10的第一面101或者第二面102形成至少一个第一单体110，沿切割道103进行切割，能有效保证每个第一单体110的切割尺寸。
需要说明的是，参照图4，在步骤S200中，当第一半导体结构10的第一面101或者第二面102上形成至少一个第一单体110之后，还包括以下步骤：
对第一半导体结构10中背离第一键合面1101的一侧照射UV射线，以降低第一单体110与固定薄膜之间粘性，便于后续对第一半导体结构10进行扩片处理。
示例性地，在步骤S300中，对第一半导体结构10上具有至少一个第一单体110的那一面进行扩片处理。参照图5和图6，可以通过晶圆扩片机对第一半导体结构10上具有至少一个第一单体110的那一面进行扩片处理。其中，可以通过晶圆扩片机中的扩片环30压附在第一半导体结构10上的边缘位置处，扩片环30的直径小于固定环601的内径。而后，提升固定环601，使固定环601相对于扩片环30向上移动，使第一半导体结构10上相邻的第一单体100的间距增大，便于后续对第一单体110的对准处理。需要说明的是，可以先对具有多个第一单体的第一半导体结构进行扩片处理后，然后再整体翻转；也可以是相对具有多个第一单体的第一半导体结构进行整体翻转后，再进行扩片处理。
其中，对于经过扩片处理后的第一单体110，由于固定薄膜602上还依然具有粘附效果，因此，在进行对准处理后，通过探针组件50将第一单体110顶出预定距离，使该第一单体110与固定薄膜602分离后，再与第二单体210的第二键合面2101进行贴合。
示例性地，如图2所示，在步骤S400中，提供具有至少一个第二单体210的第二半导体结构20。第二半导体结构20包括但不限于晶圆，其中，第二半导体结构20也可以是芯片或者是半导体材料的基底。在本实施例中，以第二半导体结构20为晶圆为例进行说明。其中，晶圆可以由半导体材质制成，半导体材料可以为硅、锗、硅锗化合物以及硅氧化合物中的一种或者多种。
在第二单体210上具有第二键合面2101，该第二键合面2101可以是第二单体210的顶面。第二半导体结构20可以是固定在半导体设备中的，以便于后续封装制程中与翻转后的第一半导体结构10进行键合连接。
参照图2所示，在步骤S500中，对形成有至少一个第一单体110的第一半导体结构10进行整体翻转，其中，可以通过半导体设备中的机械手等设备对边缘环进行整体翻转，以使第一半导体结构10上的至少一个第一单体110的第一键合面1101与至少一个第二单体210的第二键合面2101相对。
需要说明的是，在对第一半导体结构10进行整体翻转过程中，可以采用以下方法进行翻转：
以第一半导体结构10的任意一条中轴线为旋转轴，将第一半导体结构10旋转第一预设角度，以使第一键合面1101与第二键合面2101相对。其中，第一预设角度的旋转范围为0-180°，该第一预设角度的旋转度数可以根据第二半导体结构20在半导体设备中的固定位置进行灵活选择的。
或者，还可以采用以下方法对第一半导体结构10进行整体翻转：
第一半导体结构10具有曲线边缘，以第一半导体结构10的任意一条边缘切线为翻转轴，对第一半导体结构10进行整体翻转第二预设角度。或者，以第一半导体结构10上与边缘切线相互平行的平行线为翻转轴，对第一半导体结构整体翻转第二预设角度，以使至少一个第一单体110的第一键合面1101与至少一个第二单体210的第二键合面2101相对。其中，第二预设角度的旋转范围为0-180°，该第二预设角度的旋转度数可以根据第二半导体结构20在半导体设备中的固定位置进行灵活选择的。
示例性地，如图8所示，在步骤S600中，对相对设置的至少一个第一单体110和至少一个第二单体210进行对准处理。需要说明的是，当第一半导体结构10中的多个第一单体110的规格尺寸与第二半导体结构20中的多个第二单体210的规格尺寸相同时，可以只对第一半导体结构10与第二半导体结构20进行一次对准处理。而当第一单体110的规格尺寸与第二单体210的规格尺寸不相同时，每个第一单体110与相对应的第二单体210进行键合之间，均需要执行对准处理。
其中，第一单体110和第二单体210之间可以采用以下方法进行对准处理：
获取第一单体110的第一中心点A和第一标志。其中，在获取第一单体110的第一中心点A和第一标志之前，先对第一单体110的第一键合面1101进行第一标记处理。在本实施例中，第一标记处理包括在第一键合面1101上添加第一标记点M和第二标记点N。其中，第一标记点M和第二标记点N的形状不相同，并且第一标记点M和第二标记点N斜对角设置。
在一些实施例中，每个第一单体110为方形，比如第一单体110的形状为正方形或者为长方形。
第一标记点M的个数为一个，第二标记点N的个数为大于等于1的奇数个，比如第二标记点的个数可以是1个，也可以是3个。在一个实施例中，第一标记点M的个数为1个，标记第一标记点M的形状为T型；第二标记点N的个数为3个，标记第二标记点N的形状为十字型。
将第一标记点M布置于第一单体110上第一键合面1101的多个顶角中的一个顶角处，将奇数个第二标记点N布置于第一键合面1101的多个顶角中的其余顶角处。也就是说，第一标记点M与其中一个第二标记点N呈斜对角设置在方形的第一单体110的其中一条对角线的两端，且该两个标记点之间形成第一虚拟连线L1，另外两个第二标记点N设置在另一条对角线的两端，该两个标记点之间形成第二虚拟连线L2，这样在第一单体110的第一键合面1101的表面上就会形成第一中心点A，即，第一虚拟连线L1和第二虚拟连线L2的交点形成第一中心点A。
需要说明的是，在又一个实施例中，第一单体110上的第一键合面1101上的第一标记点M和第二标记点N均为一个，其中，第一标记点M和第二标记点N沿同一直线对称设置，且该直线穿过方形的第一单体110的中心点。此时，第一标记点M和第二标记点N之间形成第四虚拟连线L4，第四虚拟连线L4的中心即为第一中心点A。
在完成对第一单体110的第一标记处理，和第二单体210的第二标记处理之后，利用高速摄像机获取并记录第一中心点A，以及获取第一虚拟连线L1和第二虚拟连线L2，其中，第一标志包括第一虚拟连线L1和第二虚拟连线L2，或者，第一标志包括第四虚拟连线L4。
获取第二单体210的第二中心点和第二标志。其中，在获取第二单体210的第二中心点B和第二标志之前，先对第二单体210的第二键合面2101进行第二标记处理。在本实施例中，第二标记处理包括在第二键合面2101上添加第三标记点P和第四标记点Q。其中，第三标记点P和第四标记点Q的形状不相同，并且第三标记点P和第四标记点Q斜对角设置。
在一些实施例中，每个第二单体210为方形，比如第二单体210的形状为正方形或者为长方形。
第三标记点P和第四标记点Q的个数均为一个，其中，标记第三标记点P的形状为T型，标记第四标记点Q的形状为十字形。将第三标记点P布置于第二单体210的第二键合面2101的多个顶角中的一个顶角处，第四标记点Q布置于第二键合面2101上与第三标记点P呈对角的顶角处。第三标记点P和第四标记点Q之间形成第三虚拟连线L3。此时，第三虚拟连线L3的中点为第二中心点B，需要说明的是，当第二单体210的尺寸确定之后，并且将第三标记点P和第四标记点Q的布置位置也确定以后，第三虚拟连线L3的长度及其中心点均能快速确定，该第三虚拟连线L3及其中心点的位置可以是预先储存在半导体设备的控制系统中的，也可以是利用高速摄像机捕获并记录储存的。其中，第二标记包括第三虚拟连线L3。
在获取了第一中心点A和第二中心点B，以及第一标志和第二标志之后，通过半导体设备中的机械手等设备调节第一半导体结构10与第二半导体结构20之间的相对位置，使第一中心点A与第二中心点B重合，以及使第三虚拟连线L3与第一虚拟连线L1重合，或者，使第三虚拟连线L3与第二虚拟连线L2重合，从而快速完成第一单体110与第二单体210之间的对准。
其中，第二标志包括第三虚拟连线L3。
在一些实施例中，当第一单体110的第一键合面1101上具有第四虚拟连线L4时，在第一单体110和第二单体210进行对准处理中，调整第一单体110的位置，使第一单体110的第一键合面1101上的第一中心点A与第二单体210的第二键合面2101上的第二中心点B重合，同时，调整第一单体110的旋转角度，从而快速完成第一单体110与第二单体210之间的对准。
在本实施例中，通过在第一单体110和第二单体210中设置标记点，并利用中心点重合以及虚拟连线重合的方式，可快速实现第一单体110和第二单体210之间的精确对准，提高后续制程中的键合质量。
示例性地，如图9所示，在步骤S700中，当至少一个第一单体110和至少一个第二单体210对准后，将其中一个第一单体110推出预定距离，使该第一单体110从固定薄膜602上脱离，并使该第一单体110与与其相对准的第二单体210抵接。
而后，对第一单体110的第一键合面1101与与其相对准的第二单体210的第二键合面2101进行混合键合连接。其中，混合键合是一种直接键合技术，例如，在不使用中间层(例如，焊料或粘合剂)的情况下在表面之间形成键合，并且可以同时获得金属-金属键合和电介质-电介质键合。
需要说明的是，在一些实施例中，也可以是对第一单体110和第二单体210之间进行单独的金属-金属键合；或者，也可以是对第一单体110和第二单体210之间进行单独的电介质-电介质键合。
在本实施例半导体结构的键合方法中，通过将具有至少一个第一单体的第一半导体结构进行整体翻转，而后将第一单体直接键合在第二半导体结构上，省去了将第一单体从第一半导体结构中单独分离转运的过程，避免了因多次翻转而导致的半导体结构的键合面的表面污染问题，从而有效提高了半导体结构的键合质量和键合效率。
本公开一示例性的实施例还提供了一种半导体设备。该半导体设备包括承载台40、处理组件70、翻转组件(图中未示出)、对准组件(图中未示出)和探针组件50。
其中，承载台40上设有固定组件60，该固定组件60用于将第一半导体结构10固定于承载台40上。待键合的第二半导体结构20固定于承载台40的旁侧。其中，第一半导体结构10具有相对设置的第一面101和第二面102。
处理组件70用于对第一半导体结构10的第一面101或第二面102进行处理，从而在第一面101或第二面102上形成至少一个第一单体110，其中，第一单体110的顶面形成第一键合面1101。
翻转组件与承载台40连接，用于对承载台40进行整体翻转，从而对第一半导体结构10进行整体翻转。
对准组件用于对至少一个第一单体110的第一键合面1101与第二半导体结构20的至少一个第二单体210的第二键合面2101进行对准处理。其中，对准组件进行对准处理的过程可以参照上述步骤S600中的对准处理过程。
探针组件50用于实现第一键合面1101和第二键合面1201之间的键合连接。需要说明的是，该键合连接方式包括混合键合、金属-金属键合和电介质-电介质键合。
如图3和图4所示，在一些实施例中，固定组件60包括固定环601和固定薄膜602。固定环601可拆卸地连接在承载台40上。固定薄膜602贴附于固定环601上，用于将第一半导体结构10固定在固定环上。
其中，固定环601可以采用半导体设备中的边缘环。固定薄膜602采用胶质材制成，例如采用芯片胶带等。第一半导体结构10的第一面101或者第二面102粘附于固定薄膜602。利用固定环601和固定薄膜602能快速且准确的将第一半导体结构10进行固定，提高后续对第一半导体结构10进行锯切处理时的稳定性，以有效保证第一半导体结构10的锯切精度。
参照图2和图3所示，在一些实施例中，处理组件70包括切割机，那么第一半导体结构10上至少一个第一单体110的形成过程可以采用如下方法：
在第一半导体结构10的第一面101或者第二面102上设有多个横纵交错的切割道103。
而后，利用切割机沿切割道103对第一半导体结构10进行锯切，从而在第一面101或第二面102上形成至少一个第一单体110。通过预先在第一面101或第二面102上设计切割道103，并采用切割机进行切割的方式形成第一单体110，操作简单，能有效保证每个第一单体110的切割尺寸。
在一些实施例中，翻转组件包括第一机械手，该第一机械手与承载台40连接。通过第一机械手对承载台40进行整体翻转，从而实现对第一半导体结构10进行整体翻转。
通过第一机械手，能有效保证第一半导体结构10的翻转精度，提高后续对准制程中的准确性，进而提高半导体结构的键合质量。
在一些实施例中，对准组件包括第二机械手和观察装置。第二机械手设置在承载台40的边缘处，用于对至少一个第一单体110的第一键合面1101与第二半导体结构20的至少一个第二单体210的第二键合面2101进行对准处理。观察装置设置在第二机械手的工作端，其中，观察装置可以包括高速摄像机，用于获取第一半导体结构10的第一中心点A、第一虚拟连线L1和第二虚拟连线L2，以及获取第二半导体结构20的第二中心点B和第三虚拟连线L3。利用第二机械手配合观察装置，使得第一中心点A与第二中心点B重合，第三虚拟连线L3与第一虚拟连线L1或第二虚拟连线L2重合。从而快速实现第一单体110与第二单体210之间的对准，提高半导体结构的对准精度，进而提高半导体结构的键合质量和键合效率。
如图10和图11所示，在一些实施例中，探针组件50包括探针座501和探针502。探针座501设置在第二机械手的工作端，并靠近观察装置设置。探针502的个数为多个，并设置在探针座501的内部。其中，探针502可沿探针座501的轴向方向移动，以推动第一单体110运动预定距离，使第一单体110的第一键合面1101贴合于第二单体210的第二键合面2101上。
在一个实施例中，参照图10所示，探针座501包括静电卡盘，多个探针502位于静电卡盘内，其中，探针502的一端可伸出至静电卡盘的外侧。其中，静电卡盘具有吸附功能，可以将第一单体110背离第一键合面1101的一面吸附住，防止经过对准处理后的第一单体110发生位置偏移，而后，多个探针502从静电卡盘中缓慢顶出，沿第一单体110的顶出方向，使该第一单体110与其周围的第一单体构成位置差，从而将该第一单体110的第一键合面1101与与其相对的第二键合面2101贴合。然后再进行混合键合处理，使第一单体110与第二单体210键合连接。
在一个实施例中，参照图11所示，探针座501包括探针座本体5011，探针座本体5011具有工作面5012，工作面5012上设置有吸附区域5013，吸附区域5013与负压装置连通。通过在探针座本体5011上设置吸附区域5013，可以将第一单体110背离第一键合面1101的一面吸附住，防止经过对准处理后的第一单体110发生位置偏移。
其中，多个探针502位于探针座本体5011内部，且探针502的一端可由吸附区域5013中穿出，沿第一单体110的顶出方向，使该第一单体110与其周围的第一单体构成位置差，从而将该第一单体110的第一键合面1101与与其相对的第二键合面2101贴合。然后再进行混合键合处理，使第一单体110与第二单体210键合连接。
在本实施例的半导体设备中，通过将形成至少一个第一单体的第一半导体结构进行整体翻转，而后对第一单体和第二单体进行对准处理，再利用探针组件使第一键合面与与其相对的第二键合面进行混合键合处理，省去了将第一单体从第一半导体结构中单独分离转运的过程，避免了因多次翻转而导致的半导体结构的键合面的表面污染问题，从而有效提高了半导体结构的键合质量和键合效率。
在本说明书的描述中，参考术语“实施例”、“示例性的实施例”、“一些实施方式”、“示意性实施方式”、“示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施方式或示例中。
在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
在本公开的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的顶或位置关系为基于附图所示的顶或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的顶、以特定的顶构造和操作，因此不能理解为对本公开的限制。
可以理解的是，本公开所使用的术语“第一”、“第二”等可在本公开中用于描述各种结构，但这些结构不受这些术语的限制。这些术语仅用于将第一个结构与另一个结构区分。
在一个或多个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的多个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本公开的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本公开。但正如本领域技术人员能够理解的那样，可以不按照这些特定的细节来实现本公开。
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (16)

1.一种半导体结构的键合方法，其特征在于，包括：
提供第一半导体结构，所述第一半导体结构具有相对设置的第一面和第二面；
对所述第一面或所述第二面进行处理，使所述第一面或所述第二面上形成至少一个第一单体，其中，所述第一单体具有第一键合面；
对所述第一半导体结构进行扩片处理；
提供具有至少一个第二单体的第二半导体结构，所述第二单体具有第二键合面，所述第二半导体结构固定；
整体翻转所述第一半导体结构，使所述至少一个第一单体的第一键合面与所述至少一个第二单体的第二键合面相对；
对所述至少一个第一单体和所述至少一个第二单体进行对准处理，使所述第一键合面与所述第二键合面对准；
所述第一键合面和所述第二键合面键合连接。
2.根据权利要求1所述的半导体结构的键合方法，其特征在于，在整体翻转所述第一半导体结构，使所述第一键合面与所述第二键合面相对中，包括：
以所述第一半导体结构的任意一条中轴线为旋转轴，所述第一半导体结构旋转第一预设角度，以使所述第一键合面与所述第二键合面相对；
或者，
所述第一半导体结构具有曲线边缘，以所述第一半导体结构的任意一条边缘切线，或者，与所述边缘切线相互平行的平行线为翻转轴，所述第一半导体结构整体翻转第二预设角度，以使所述第一键合面与所述第二键合面相对。
3.根据权利要求1所述的半导体结构的键合方法，其特征在于，在对所述第一半导体结构和所述第二半导体结构进行对准处理中，包括：
获取所述第一单体的第一中心点和第一标志；
获取所述第二单体的第二中心点和第二标志；
使所述第一中心点与所述第二中心点重合、所述第一标志与所述第二标志重合。
4.根据权利要求3所述的半导体结构的键合方法，其特征在于，在获取所述第一单体的第一中心点和第一标志中，包括：
在所述第一键合面上进行第一标记处理，其中，所述第一标记处理包括在所述第一键合面上添加第一标记点和第二标记点，所述第一标记点的形状与所述第二标记点的形状不同，且所述第一标记点与所述第二标记点斜对角设置；
在获取所述第二单体的第二中心点和第二标志中，包括：
在所述第二键合面上进行第二标记处理，其中，所述第二标记处理包括在所述第二键合面上添加第三标记点和第四标记点，所述第三标记点的形状与所述第四标记点的形状不同，且所述第三标记点与所述第四标记点斜对角设置。
5.根据权利要求4所述的半导体结构的键合方法，其特征在于，所述第一单体为方形，所述第一标记点的个数为一个，所述第二标记点的个数为大于等于1的奇数个；
在所述第一键合面上进行第一标记处理中，包括：
将所述第一标记点布置于所述第一键合面的多个顶角中的一个顶角处，将奇数个所述第二标记点布置于所述第一键合面的多个顶角中的其余顶角处；
其中，所述第一标记点同与其呈对对角的顶角处的所述第二标记点之间形成第一虚拟连线，剩余的所述第二标记点之间形成第二虚拟连线，所述第一虚拟连线与所述第二虚拟连线的交点形成所述第一中心点；
所述第二单体为方形，所述第三标记点和所述第四标记点的个数均为一个；
在所述第二键合面上进行第二标记处理中，包括：
将所述第三标记点布置于所述第二键合面的多个顶角中的一个顶角处，所述第四标记点布置于与所述第三标记点呈对对角的顶角处；
其中，所述第三标记点和所述第四标记点之间形成第三虚拟连线，所述第三虚拟连线的中点为所述第二中心点。
6.根据权利要求1所述的半导体结构的键合方法，其特征在于，对所述第一面或所述第二面进行处理中，包括：
对所述第一面或所述第二面进行锯切，以在所述第一面或所述第二面上形成所述至少一个第一单体，其中，所述第一单体的顶面形成所述第一键合面。
7.根据权利要求1所述的半导体结构的键合方法，其特征在于，所述半导体结构的键合方法还包括：
对所述第一半导体结构中背离所述第一键合面的一侧照射UV射线。
8.根据权利要求1-7任一项所述的半导体结构的键合方法，其特征在于，在所述第一键合面和所述第二键合面键合连接中，包括：
将所述至少一个第一单体推出预定距离，并与与其相对准的所述第二单体抵接；
对所述第一单体的所述第一键合面和所述第二单体的第二键合面进行混合键合连接。
9.一种半导体设备，其特征在于，包括：
承载台，所述承载台上设有固定组件，所述固定组件用于将第一半导体结构固定于所述承载台上，第二半导体结构固定于所述承载台的旁侧，其中，所述第一半导体结构具有相对设置的第一面和第二面；
处理组件，用于对所述第一半导体结构的所述第一面或所述第二面进行处理，使所述第一面或所述第二面上形成至少一个第一单体；
翻转组件，与所述承载台连接，用于整体翻转所述承载台，以整体翻转所述第一半导体结构；
对准组件，用于对所述至少一个第一单体的第一键合面与所述第二半导体结构的至少一个第二单体的第二键合面进行对准处理；
探针组件，用于实现所述第一键合面和所述第二键合面键合连接。
10.根据权利要求9所述的半导体设备，其特征在于，所述固定组件包括固定环和固定薄膜，所述固定环可拆卸地连接在所述承载台上，所述固定薄膜贴附于所述固定环上，用于将所述第一半导体结构固定在所述固定环上。
11.根据权利要求9所述的半导体设备，其特征在于，所述第一半导体结构的所述第一面或所述第二面上设有多个横纵交错的切割道；
所述处理组件包括切割机，所述切割机沿所述切割道对所述第一半导体结构锯切，以使所述第一面或所述第二面上形成所述至少一个第一单体。
12.根据权利要求9所述的半导体设备，其特征在于，所述翻转组件包括第一机械手，所述第一机械手与所述承载台连接。
13.根据权利要求9所述的半导体设备，其特征在于，所述对准组件包括第二机械手和观察装置，所述第二机械手设置在所述承载台的边缘处，所述观察装置设置在所述第二机械手的工作端。
14.根据权利要求13所述的半导体设备，其特征在于，所述探针组件包括探针座和探针，所述探针座设置在所述第二机械手的工作端，所述探针座靠近所述观察装置设置，其中，所述探针为多个，且所述探针设在所述探针座内部，所述探针可沿所述探针座的轴向方向移动，以推动所述第一单体运动预定距离，使所述第一键合面贴合于所述第二键合面上。
15.根据权利要求14所述的半导体设备，其特征在于，所述探针座包括静电卡盘，多个所述探针位于所述静电卡盘内，所述探针的一端可伸出至所述静电卡盘的外侧。
16.根据权利要求14所述的半导体设备，其特征在于，所述探针座包括探针座本体，所述探针座本体具有工作面，所述工作面上设置有吸附区域，所述吸附区域与负压装置连通；
其中，多个所述探针位于所述探针座本体内部，且所述探针的一端可由所述吸附区域中穿出。
CN202111210755.0A 2021-10-18 2021-10-18 半导体结构的键合方法和半导体设备 Pending CN113972143A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111210755.0A CN113972143A (zh) 2021-10-18 2021-10-18 半导体结构的键合方法和半导体设备
PCT/CN2021/129242 WO2023065410A1 (zh) 2021-10-18 2021-11-08 半导体结构的键合方法和半导体设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111210755.0A CN113972143A (zh) 2021-10-18 2021-10-18 半导体结构的键合方法和半导体设备

Publications (1)

Publication Number Publication Date
CN113972143A true CN113972143A (zh) 2022-01-25

Family

ID=79587589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111210755.0A Pending CN113972143A (zh) 2021-10-18 2021-10-18 半导体结构的键合方法和半导体设备

Country Status (2)

Country Link
CN (1) CN113972143A (zh)
WO (1) WO2023065410A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295451A (zh) * 2022-08-15 2022-11-04 武汉新芯集成电路制造有限公司 键合装置及键合方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103390A (ja) * 2006-10-17 2008-05-01 Renesas Technology Corp 半導体装置の製造方法
US20170200711A1 (en) * 2016-01-13 2017-07-13 Ziptronix, Inc. Systems and methods for efficient transfer of semiconductor elements

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4769429B2 (ja) * 2004-05-26 2011-09-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2013045780A (ja) * 2011-08-22 2013-03-04 Hitachi Ltd 半導体装置及びその製造方法
US8664039B2 (en) * 2011-10-18 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for alignment in flip chip bonding

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103390A (ja) * 2006-10-17 2008-05-01 Renesas Technology Corp 半導体装置の製造方法
US20170200711A1 (en) * 2016-01-13 2017-07-13 Ziptronix, Inc. Systems and methods for efficient transfer of semiconductor elements

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295451A (zh) * 2022-08-15 2022-11-04 武汉新芯集成电路制造有限公司 键合装置及键合方法

Also Published As

Publication number Publication date
WO2023065410A1 (zh) 2023-04-27

Similar Documents

Publication Publication Date Title
US11990463B2 (en) Device for bonding chips
AU2005227167B2 (en) Wafer scale die handling
TW201735234A (zh) 用於高效率傳輸半導體元件的系統與方法
JP4846411B2 (ja) 半導体パッケージ用治具
US10297488B2 (en) Workpiece support jig
US10475681B2 (en) Chip accommodation tray
US10804131B2 (en) Carrier plate removing method
CN113972143A (zh) 半导体结构的键合方法和半导体设备
US11901171B2 (en) Integrated aligned stealth laser with blade and grinding apparatus for wafer edge trimming process
CN113643972A (zh) 晶片的加工方法和保持工作台
CN101533229A (zh) 用于投影曝光装置的标线以及使用它的曝光方法
WO2021084902A1 (ja) チップ付き基板の製造方法、及び基板処理装置
JP2009176957A (ja) 積層型半導体装置の製造方法
US20150155247A1 (en) Bridge structure for embedding semiconductor die
US11289354B2 (en) Conveying mechanism
KR20230012417A (ko) 적층 디바이스 웨이퍼의 형성 방법
KR20230019019A (ko) 칩의 제조 방법
US20240136174A1 (en) Integrated stealth laser for wafer edge trimming process
KR20070042336A (ko) 단일 블레이드를 이용한 이중 소잉 장치 및 방법
KR20240045095A (ko) 수지 기판의 가공 방법
JP7570889B2 (ja) 規格ウエーハ対応トレーの製造方法
JP6585961B2 (ja) 搬送機構及び加工装置
JP2024154648A (ja) 積層ウェーハの切削方法
TWI750286B (zh) 晶圓對準方法和系統
CN114683108A (zh) 加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination