CN113964207A - 一种SiC肖特基功率二极管及其制备方法 - Google Patents

一种SiC肖特基功率二极管及其制备方法 Download PDF

Info

Publication number
CN113964207A
CN113964207A CN202111005198.9A CN202111005198A CN113964207A CN 113964207 A CN113964207 A CN 113964207A CN 202111005198 A CN202111005198 A CN 202111005198A CN 113964207 A CN113964207 A CN 113964207A
Authority
CN
China
Prior art keywords
cathode
metal layer
sic
ohmic contact
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111005198.9A
Other languages
English (en)
Other versions
CN113964207B (zh
Inventor
李鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaoxin Microelectronics Technology Shanghai Co ltd
Original Assignee
Yaoxin Microelectronics Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaoxin Microelectronics Technology Shanghai Co ltd filed Critical Yaoxin Microelectronics Technology Shanghai Co ltd
Priority to CN202111005198.9A priority Critical patent/CN113964207B/zh
Publication of CN113964207A publication Critical patent/CN113964207A/zh
Application granted granted Critical
Publication of CN113964207B publication Critical patent/CN113964207B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种SiC肖特基功率二极管，包括衬底、隔离层以及外延层；外延层的第一区域中部刻有阴极凹槽，第二区域以及阴极凹槽在表面形成N+注入区；阴极凹槽两侧的外延层形成两个P+注入区，一个上方覆盖第一钝化层，另一个上方部分覆盖第二钝化层，部分覆盖阳极欧姆接触金属层；还包括：阴极欧姆接触金属层，覆盖在N+注入区的正上方且填满阴极凹槽；阳极肖特基金属层，堆叠在第一区域的最上方，并与阳极欧姆接触金属层电连接，与二个P+注入区一起形成PIN结构；阴极欧姆接触金属层和阳极肖特基金属层之间有中间介质。本发明提升了高工作电压下的4H‑SiC肖特基功率二极管的性能和良率。

Description

一种SiC肖特基功率二极管及其制备方法
技术领域
本发明属于半导体技术领域，具体涉及一种SiC肖特基功率二极管及其制备方法。
背景技术
SiC(碳化硅)常见的晶体类型有3C、4H以及6H等。其中，4H-SiC因其质量好、价格低的特点，是制造电力电子功率器件的不二之选。
4H-SiC肖特基功率二极管适用于整流、逆变等功率系统中，是目前电动汽车、工业控制、高铁等新型产业能源转换系统中不可或缺的新型功率元器件之一。随着功率容量的不断提升，4H-SiC肖特基功率二极管的工作电压和工作电流也要随之进一步提升。
现有的4H-SiC功率肖特基功率二极管中，为了实现较高的工作电压(大于3000V)，大多是通过加厚其外延层来实现的，3000V以上的工作电压需要外延层的厚度在30μm以上。然而，当外延层的厚度大于20μm时，SiC外延工艺将使得4H-SiC肖特基功率二极管的性能和良率大幅下降，对器件的产品化不利。因此，如何提升高工作电压下的4H-SiC肖特基功率二极管的性能和良率，是一个亟待解决的技术问题。
发明内容
为了解决现有技术中所存在的上述问题，本发明提供了一种SiC肖特基功率二极管及其制备方法。
本发明要解决的技术问题通过以下技术方案实现：
一种SiC肖特基功率二极管，包括：
N型4H-SiC衬底；
P型4H-SiC隔离层，覆盖在所述N型4H-SiC衬底上方；
N型4H-SiC外延层，覆盖在所述P型4H-SiC隔离层上方；所述N型4H-SiC外延层的厚度为2μm～4μm；
其中，所述N型4H-SiC外延层沿z方向分为两个区域，其中第一区域沿x方向的中部刻有阴极凹槽，第二区域以及所述阴极凹槽均从表面注入氮元素形成连续的N+注入区；沿x方向在所述阴极凹槽两侧的N型4H-SiC外延层的部分表面注入铝元素形成两个P+注入区，其中第一个P+注入区上方覆盖第一钝化层，第二个P+注入区上方靠近所述阴极凹槽的部分覆盖第二钝化层，其余部分覆盖阳极欧姆接触金属层；所述P+注入区和所述N+注入区不相接；
所述SiC肖特基功率二极管还包括：阴极欧姆接触金属层、阳极肖特基金属层以及该两者之间的中间介质；
其中，所述阴极欧姆接触金属层，覆盖在所述N+注入区的正上方，且填满所述阴极凹槽；所述第一钝化层、所述第二钝化层均和所述阴极凹槽正上方突出的阴极欧姆接触金属层水平相接；
所述阳极肖特基金属层，堆叠在所述第一区域的最上方，并与所述阳极欧姆接触金属层电连接，以和所述阳极欧姆接触金属层以及所述第二个P+注入区形成PIN结构。
优选地，所述阴极凹槽包括：矩形阴极凹槽；
所述矩形阴极凹槽的深度为0.3μm～0.5μm，宽度为5μm～10μm。
优选地，所述阴极凹槽包括：倒梯形阴极凹槽；
所述倒梯形阴极凹槽的深度为0.3μm～0.5μm，底部宽度为5μm～10μm，底部内角的角度为80°±5°。
优选地，所述第一钝化层和所述第二钝化层均为SiO2钝化层，所述SiO2钝化层的厚度为500nm±100nm。
优选地，所述N+注入区的厚度为0.3μm～0.5μm。
优选地，所述阴极欧姆接触金属层的材质包括：Ni、Ti、NiSi合金或TiSi合金。
优选地，所述阳极欧姆接触金属层的材质包括：Ti、Al、TiAl合金或TiSi合金。
优选地，所述阳极肖特基金属层的材质包括：Ti、Ni、W、Au或Pt。
本发明还提供了一种SiC肖特基功率二极管的制备方法，包括：
获取N型4H-SiC衬底，并在所述N型4H-SiC衬底上方淀积P型4H-SiC隔离层；
在所述P型4H-SiC隔离层上方淀积厚度为2～4μm的N型4H-SiC外延层；其中，所述N型4H-SiC外延层沿z方向分为第一区域和第二区域两个区域；
在所述第一区域沿x方向的中部刻蚀阴极凹槽；
从所述第二区域以及所述阴极凹槽的表面注入氮元素，形成连续的N+注入区；
沿x方向在所述阴极凹槽两侧的N型4H-SiC外延层的部分表面注入铝元素形成两个P+注入区；
在第一个所述P+注入区上方淀积第一钝化层，并在第二个所述P+注入区上方靠近所述阴极凹槽的部分淀积第二钝化层；
在所述N+注入区正上方制作阴极欧姆接触金属层，并在第二个所述P+注入区上方除所述第二钝化层以外的部分制作阳极欧姆接触金属层，然后进行热退火处理；其中，制作完成的阴极欧姆接触金属层填满所述阴极凹槽；
在当前样品上生长中间介质，以将所述阴极欧姆接触金属层与待要制作的阳极肖特基金属层间隔开；
在所述第一区域的最上方堆叠所述阳极肖特基金属层，以使该阳极肖特基金属层与所述阳极欧姆接触金属层以及第二个所述P+注入区形成PIN结构。
优选地，所述阴极凹槽包括：矩形阴极凹槽或倒梯形阴极凹槽；其中，
所述矩形阴极凹槽的深度为0.3μm～0.5μm，宽度为5μm～10μm；
所述倒梯形阴极凹槽的深度为0.3μm～0.5μm，底部宽度为5μm～10μm，底部内角的角度为80°±5°。
本发明提供的SiC肖特基功率二极管，阴极和阳极设置于同侧，使得两极间的导通路径行进在外延层的水平方向上，不依赖于外延层在垂直方向上的厚度；由此使得本发明对外延层的厚度要求不高，在2～4μm的厚度下即可工作在3000V以上；相比于现有的肖特基功率二极管若要达到3000V以上的工作电压需要外延层的厚度在30μm以上，本发明对外延工艺要求不高，现有外延工艺完全可以满足，不会因工艺的不足而导致器件的性能和良率下降。其中，为了确保肖特基功率二极管在高工作电压下的性能，本发明一方面在外延层中刻蚀阴极凹槽来制作阴极欧姆接触金属层作为阴极，以此来增大阴极的表面面积，从而提升肖特基功率二极管的电流导通面积以及缩短从阳极到阴极的电流路径，有效提升器件的正向导通能力。另一方面，本发明在阴极凹槽两侧设置了两个P+注入区；其中一个P+注入区形成器件表面电场保护，可以降低器件表面泄露电流、提升肖特基功率二极管的击穿电压；在另一个P+注入区上方设置阳极欧姆接触金属层，并使该阳极欧姆接触金属层与阳极肖特基金属层电连接，使得该P+注入区+阳极欧姆接触金属层+阳极肖特基金属层三者形成了PIN结构，增大了肖特基功率二极管的大电流处理能力(通常为工作电流的12倍)，从而提升了肖特基功率二极管对浪涌电流的抗扰性；此外，将阳极肖特基金属层和阳极欧姆接触金属层互联，还可以起到降低器件开启电压的作用。
以下将结合附图及对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种SiC肖特基功率二极管的结构示意图；
图2是本发明实施例提供的另一种SiC肖特基功率二极管的结构示意图；
图3是本发明实施例提供的又一种SiC肖特基功率二极管的结构示意图；
图4是本发明实施例中在N型4H-SiC外延层上形成的N+注入区和P+注入区的示意图；
图5是当俯视本发明实施例提供的肖特基功率二极管时，阳极肖特基金属层和阴极欧姆接触金属层的示例图；
图6是本发明实施例提供的一种SiC肖特基功率二极管的制备方法流程图；
图7(a)至图7(i)以图形化的方式示出了本发明实施例中制备SiC肖特基功率二极管的流程。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
本发明实施例中，为了对SiC肖特基功率二极管的结构进行更为清楚的描述，将其放置在了三维坐标系下进行描述；也就是说，本发明实施例中所称x方向指的是三维坐标系下的x轴方向，即通常所说的水平方向，y轴方向即是代表上、下的垂直方向；相应的，本发明实施例中所称z方向指的是三维坐标系下的z轴方向，即与x轴、y轴两者所成平面相垂直的方向。
为了提升高工作电压下的4H-SiC肖特基功率二极管的性能和良率，本发明实施例提供了一种SiC肖特基功率二极管。参见图1、图2以及图3所示，该SiC肖特基功率二极管包括：
N型4H-SiC衬底1；
P型4H-SiC隔离层2，覆盖在N型4H-SiC衬底1上方；
N型4H-SiC外延层3，覆盖在P型4H-SiC隔离层2上方；该N型4H-SiC外延层3的厚度为2～4μm；
其中，参见图4所示的俯视图，N型4H-SiC外延层3沿z方向分为两个区域，其中第一区域沿x方向的中部刻有阴极凹槽4，第二区域以及阴极凹槽4均从表面注入氮元素形成连续的N+注入区5；沿x方向在阴极凹槽4两侧的N型4H-SiC外延层3的部分表面注入铝元素形成两个P+注入区6，其中第一个P+注入区6上方覆盖第一钝化层7，第二个P+注入区6上方靠近阴极凹槽4的部分覆盖第二钝化层，其余部分覆盖阳极欧姆接触金属层8，第二钝化层和第一钝化层的材质相同；P+注入区6和N+注入区5不相接。本领域技术人员均知晓的是，N+所表示的含义是N型掺杂原子的注入量大于1018原子数/cm-3。P+所表示的含义是P型掺杂原子的注入量大于1018原子数/cm-3。
并且，本发明实施例提供的该SiC肖特基功率二极管还包括：阴极欧姆接触金属层9、阳极肖特基金属层10以及该两者之间的中间介质11；
其中，阴极欧姆接触金属层9，覆盖在N+注入区5的正上方，且填满阴极凹槽4；该阴极欧姆接触金属层9即是肖特基功率二极管的阴极。这里，在N+注入区5上方制作阴极欧姆接触金属，可以降低肖特基功率二极管的导通电阻。第一钝化层7、第二钝化层均和阴极凹槽4正上方突出的阴极欧姆接触金属层9水平相接，即他们三者在水平方向上是靠在一起的。
阳极肖特基金属层10，堆叠在第一区域的最上方，并与阳极欧姆接触金属层8电连接，以和阳极欧姆接触金属层8以及第二个P+注入区6形成PIN结构。
参见图1、图2以及图3所示，阳极肖特基金属层10依次覆盖在下方的N型4H-SiC外延层3、目标钝化层、中间介质11以及阳极欧姆接触金属层8之上；其中，阳极欧姆接触金属层8和阳极肖特基金属层10构成SiC肖特基功率二极管的阳极。目标钝化层可以包括第一钝化层7和/或第二钝化层，具体而言，在图1，阳极肖特基金属层10下方所覆盖的目标钝化层仅包括第一钝化层7；在图2中，阳极肖特基金属层10下方所覆盖的目标钝化层仅包括第一钝化层7和第二钝化层；在图3中，阳极肖特基金属层10下方所覆盖的目标钝化层仅包括第二钝化层；这三种情况对于本发明提供的肖特基功率二极管来说都是可以正常工作的。
本发明实施例中，参见图1、图2以及图3所示，中间介质为非导电材料，如HfO2(二氧化铪)或SiO2(二氧化硅)等，其主要覆盖在阴极凹槽4正上方突出的阴极欧姆接触金属层9上方，作用在于将这一部分的阴极欧姆接触金属层9与上方的阳极肖特基金属层10间隔开，为了达到更好的电隔离一效果，这部分中间介质在x、z所成平面的尺寸可以超出其下方覆盖的阴极欧姆接触金属层9，即这部分中间介质同时对下方的两个钝化层进行一定程度的覆盖。
此外，参见图5所示，第二区域上方的阴极欧姆接触金属层9和第一区域上方的阳极肖特基金属层10之间也间隔有中间介质11，这一部分中间介质11和阴极凹槽4上方的中间介质11连接在一起。
图1、图2以及图3中，左侧P+注入保护区的作用在于提升肖特基功率二极管的击穿电压，右侧P+注入保护区的作用在于方便在其上方制作阳极欧姆接触金属层8，从而与阳极肖特基金属层10一起形成PIN结构，即混合肖特基结构，这样可以提升肖特基功率二极管的大电流处理能力。
本发明实施例提供的SiC肖特基功率二极管，阴极和阳极设置于同侧，使得两极间的导通路径行进在外延层的水平方向上，不依赖于外延层在垂直方向上的厚度；由此使得本发明对外延层的厚度要求不高，在2～4μm的厚度下即可工作在3000V以上；相比于现有的肖特基功率二极管若要达到3000V以上的工作电压需要外延层的厚度在30μm以上，本发明对外延工艺要求不高，现有外延工艺完全可以满足，不会因工艺的不足而导致器件的性能和良率下降。其中，为了确保肖特基功率二极管在高工作电压下的性能，本发明一方面在外延层中刻蚀阴极凹槽来制作阴极欧姆接触金属层作为阴极，以此来增大阴极的表面面积，从而提升肖特基功率二极管的电流导通面积以及缩短从阳极到阴极的电流路径，有效提升器件的正向导通能力。另一方面，本发明在阴极凹槽两侧设置了两个P+注入区；其中一个P+注入区形成器件表面电场保护，可以降低器件表面泄露电流、提升肖特基功率二极管的击穿电压；在另一个P+注入区上方设置阳极欧姆接触金属层，并使该阳极欧姆接触金属层与阳极肖特基金属层电连接，使得该P+注入区、阳极欧姆接触金属层以及阳极肖特基金属层三者形成了PIN结构，增大了肖特基功率二极管的大电流处理能力，从而提升了肖特基功率二极管对浪涌电流的抗扰性；此外，将阳极肖特基金属层和阳极欧姆接触金属层互联，还可以起到降低器件开启电压的作用。
在一种可选实现方式中，上述的阴极凹槽4可以包括：矩形阴极凹槽；该矩形阴极凹槽的深度为0.3μm～0.5μm，宽度为5μm～10μm。
在另一种可选实现方式中，上述的阴极凹槽4可以包括：倒梯形阴极凹槽；该倒梯形阴极凹槽的深度为0.3μm～0.5μm，底部宽度为5μm～10μm，底部内角的角度为80°±5°。
优选地，上述的第一钝化层7和第二钝化层均为SiO2(二氧化硅)钝化层，该SiO2钝化层的厚度为500nm±100nm，器件工作电压越高，所需厚度越厚。可以理解的是，其他具有钝化性质的材质也可以用来制作本发明实施例中的钝化层，如Al2O3(三氧化二铝)、Si3N4(氮化硅)、AlTiO3(钛酸铝)等。
优选地，上述N+注入区5的高度可以0.3μm～0.5μm，P+注入区6的高度可参考此参数。阴极欧姆接触金属层9的材质可以包括：Ni(镍)、Ti(钛)、NiSi(镍硅)合金或TiSi(钛硅)合金。另外，阳极欧姆接触金属层8的材质可以包括：Ti、Al(铝)、TiAl(钛铝)合金或TiSi合金。阳极肖特基金属层10的材质可以包括：Ti、Ni、W(钨)、Au(金)或Pt(铂)。
本发明实施例对N型4H-SiC衬底1的厚度、P型4H-SiC隔离层2的厚度、N型4H-SiC外延层3的第二区域上方的阴极欧姆接触金属层9的厚度，阳极肖特基接触金属的厚度以及中间介质11的厚度不做限定，可根据实际对肖特基功率二极管的性能需求来选定。另外还需要说明的是，上文示出的其余各项结构尺寸参数仅仅作为示例，并不构成对本发明实施例的限定，实际的器件可根据工作电压以及对性能的需求来灵活设计。
下面对本发明实施例提供的SiC肖特基功率二极管的制备方法进行详细说明，参见图6所示，该方法包括以下步骤：
S1：获取N型4H-SiC衬底，并在N型4H-SiC衬底上方淀积P型4H-SiC隔离层。
具体的，采用化学气相淀积工艺，在N型4H-SiC衬底的上表面淀积P型4H-SiC材料，形成P型4H-SiC隔离层。
该步骤S1可以形象地用图7(a)来表示。
S2：在P型4H-SiC隔离层上方淀积厚度为2μm～4μm的N型4H-SiC外延层；其中，N型4H-SiC外延层沿z方向分为第一区域和第二区域两个区域。
具体的，采用化学气相淀积工艺，在P型4H-SiC隔离层的上表面淀积厚度为2μm～4μm的N型4H-SiC材料，形成N型4H-SiC外延层。该步骤S2可以形象地用图7(b)来表示。
需要说明的是，该步骤S2中并未对P型4H-SiC隔离层进行实质的划分，而是将其视为第一区域和第二区域两个区域，便于后续在这两个区域上分别制作不同的器件内部结构。
S3：在第一区域沿x方向的中部刻蚀阴极凹槽。
具体的，采用干法刻蚀工艺，在第一区域沿x方向的中部进行刻蚀，形成刻蚀深度小于N型4H-SiC外延层的厚度的凹槽，便于后续制作肖特基二极管的阴极。该步骤S3可以形象地用图7(c)来表示。
这里，阴极凹槽可以包括：矩形阴极凹槽或倒梯形阴极凹槽；其中，当是矩形阴极凹槽时，凹槽的深度为0.3μm～0.5μm，宽度为5μm～10μm；当是倒梯形阴极凹槽时，凹槽的深度为0.3μm～0.5μm，底部宽度为5μm～10μm，底部内角的角度为80°±5°。
S4：从第二区域以及阴极凹槽的表面注入氮元素，形成连续的N+注入区。
具体的，采用离子注入工艺，从第二区域以及阴极凹槽的表面注入氮元素，形成连续的N+注入区。该步骤S4可以形象地用图7(d)来表示。图7(d)是以第一区域所在的一侧所做的前视图，故而在第二区域中形成的N+注入区并未在图7(d)中示出。
优选地，该N+注入区的高度可以0.3μm～0.5μm。
S5：沿x方向在阴极凹槽两侧的N型4H-SiC外延层的部分表面注入铝元素形成两个P+注入区。
该步骤S5可以形象地用图7(e)来表示。
具体而言，采用离子注入工艺，沿x方向在阴极凹槽两侧的N型4H-SiC外延层的部分表面注入铝元素，形成两个P+注入区。其中，左侧的P+注入区用于提升肖特基功率二极管的击穿电压，右侧的P+注入保护区的作用在于方便在其上方制作阳极欧姆接触金属层，从而与阳极肖特基金属层一起形成PIN结构，提升肖特基功率二极管的大电流处理能力。
优选地，P+注入区的高度可以0.3μm～0.5μm。
S6：在第一个P+注入区上方淀积第一钝化层，并在第二个P+注入区上方靠近阴极凹槽的部分淀积第二钝化层。
该步骤S6可以形象地用图7(f)来表示。
具体的，先在当前样品表面整面淀积钝化层；然后，在该钝化层上旋涂剥离胶和光刻胶；在光刻胶上光刻出需要去除掉的钝化层的图形；接着，采用刻蚀工艺去掉该图形内的钝化层，最后再去除剥离胶和光刻胶。
优选地，该第一钝化层和第二钝化层的材质均可采用SiO2、Al2O3、Si3N4或AlTiO3等，其厚度为500nm±100nm。
S7：在N+注入区正上方制作阴极欧姆接触金属层，并在第二个P+注入区上方除第二钝化层以外的部分制作阳极欧姆接触金属层，然后进行热退火处理；其中，制作完成的阴极欧姆接触金属层填满阴极凹槽。
具体而言，采用磁控溅射方法或电子束蒸发方法在N+注入区正上方制作阴极欧姆接触金属层；同理的，采用磁控溅射方法或电子束蒸发方法在第二个P+注入区上方除第二钝化层以外的部分制作阳极欧姆接触金属层。然后，对当前得到的样品进行热退火处理，退火温度为950℃～1000℃，退火时间3分钟。
该步骤S7可以形象地用图7(g)来表示。由于图7(g)是以第一区域所在的一侧所做的前视图，故而在第二区域中的N+注入区正上方的阴极欧姆接触金属层并未在图7(g)中示出。
其中，在N+注入区上方制作阴极欧姆接触金属，可以降低肖特基功率二极管的导通电阻。而在第二个P+注入区上方除第二钝化层以外的部分制作阳极欧姆接触金属层，则是为了与后续待制作的阳极肖特基金属层一起形成PIN结构，提升肖特基功率二极管的大电流处理能力。
该步骤S7可以形象地用图7(g)来表示。
该步骤S7中，阴极欧姆接触金属层和阳极欧姆接触金属层的制作顺序不分先后，先制作哪一个都是可以的。
优选地，制作阴极欧姆接触金属层的材质可以包括：Ni(镍)、Ti(钛)、NiSi(镍硅)合金或TiSi(钛硅)合金。另外，制作阳极欧姆接触金属层的材质可以包括：Ti、Al(铝)、TiAl(钛铝)合金或TiSi合金。
S8：在当前样品上生长中间介质，以将阴极欧姆接触金属层与待要制作的阳极肖特基金属层间隔开。
具体而言，使用外延生长工艺，在当前样品上的目标区域生长中间介质。该中间介质的材质为非导电的材质，如HfO2(二氧化铪)或SiO2(二氧化硅)等。
其中，当前样品上的目标区域，一部分指的是阴极凹槽正上方突出的阴极欧姆接触金属层上方的区域(参见图7(h)中的网格区域)，这部分区域在x、z所成平面的尺寸大于其下方的阴极凹槽的槽口，从而在生长完中间介质后，可以将阴极凹槽正上方突出的阴极欧姆接触金属层与后续生长将要在这部分中间介质上方的阳极肖特基金属层间隔开。此外，在第二区域上方的阴极欧姆接触金属层和第一区域上方的阳极肖特基金属层之间(参见图5中的网格区域)生长另一部分的中间介质，图7(h)中并未示出这一部分的中间介质。
S9：在第一区域的最上方堆叠阳极肖特基金属层，以使该阳极肖特基金属层与阳极欧姆接触金属层以及第二个P+注入区形成PIN结构。
其中，制作完成的阳极肖特基金属层和阳极欧姆接触金属层构成SiC肖特基功率二极管的阳极。
示例性的，当阳极肖特基金属层依次堆叠在下方的N型4H-SiC外延层、第一钝化层、中间介质层以及阳极欧姆接触金属层上时，该步骤S9可以形象地用图7(i)来表示。
可以理解的是，在第一区域的最上方制作阳极肖特基金属层，即是在当前样品的上表面上、由第一区域向上投影的区域内制作阳极肖特基金属层，其在x、z所成平面内的具体尺寸和形状不做限定，图5中示出的俯视阳极肖特基金属层时的形状仅仅作为一种示例。
基于本发明实施例提供的SiC肖特基功率二极管的制备方法可见，该肖特基功率二极管对材料的需求难度低，所需制备工艺简单，制备成本不高，可实现3000V以上高压4H-SiC肖特基功率二极管的产品化。采用本发明实施例提供的方法所制备出的肖特基功率二极管可工作在3000V以上的高压下，且具有较高的正向导通能力、较高的反向特性、较低的表面漏电流以及较高的浪涌电流抗扰性能，具有较高的可靠性。
需要说明的是，对于产品制备方法实施例而言，由于其基本相似于产品实施例，所以描述的比较简单，相关之处参见产品实施例的部分说明即可。
在本发明实施例的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
本发明实施例中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
尽管在此结合各实施例对本申请进行了描述，然而，在实施所要求保护的本申请过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种SiC肖特基功率二极管，其特征在于，包括：
N型4H-SiC衬底(1)；
P型4H-SiC隔离层(2)，覆盖在所述N型4H-SiC衬底(1)上方；
N型4H-SiC外延层(3)，覆盖在所述P型4H-SiC隔离层(2)上方；所述N型4H-SiC外延层(3)的厚度为2μm～4μm；
其中，所述N型4H-SiC外延层(3)沿z方向分为两个区域，其中第一区域沿x方向的中部刻有阴极凹槽(4)，第二区域以及所述阴极凹槽(4)均从表面注入氮元素形成连续的N+注入区(5)；沿x方向在所述阴极凹槽(4)两侧的N型4H-SiC外延层(3)的部分表面注入铝元素形成两个P+注入区(6)，其中第一个P+注入区(6)上方覆盖第一钝化层(7)，第二个P+注入区(6)上方靠近所述阴极凹槽(4)的部分覆盖第二钝化层，其余部分覆盖阳极欧姆接触金属层(8)；所述P+注入区(6)和所述N+注入区(5)不相接；
所述SiC肖特基功率二极管还包括：阴极欧姆接触金属层(9)、阳极肖特基金属层(10)以及该两者之间的中间介质(11)；
其中，所述阴极欧姆接触金属层(9)，覆盖在所述N+注入区(5)的正上方，且填满所述阴极凹槽(4)；所述第一钝化层(7)、所述第二钝化层均和所述阴极凹槽(4)正上方突出的阴极欧姆接触金属层(9)水平相接；
所述阳极肖特基金属层(10)，堆叠在所述第一区域的最上方，并与所述阳极欧姆接触金属层(8)电连接，以和所述阳极欧姆接触金属层(8)以及所述第二个P+注入区(6)形成PIN结构。
2.根据权利要求1所述的SiC肖特基功率二极管，其特征在于，所述阴极凹槽(4)包括：矩形阴极凹槽；
所述矩形阴极凹槽的深度为0.3μm～0.5μm，宽度为5μm～10μm。
3.根据权利要求1所述的SiC肖特基功率二极管，其特征在于，所述阴极凹槽(4)包括：倒梯形阴极凹槽；
所述倒梯形阴极凹槽的深度为0.3μm～0.5μm，底部宽度为5μm～10μm，底部内角的角度为80°±5°。
4.根据权利要求1所述的SiC肖特基功率二极管，其特征在于，所述第一钝化层(7)和所述第二钝化层均为SiO2钝化层，所述SiO2钝化层的厚度为500nm±100nm。
5.根据权利要求1所述的SiC肖特基功率二极管，其特征在于，所述N+注入区(5)的厚度为0.3μm～0.5μm。
6.根据权利要求1所述的SiC肖特基功率二极管，其特征在于，所述阴极欧姆接触金属层(9)的材质包括：Ni、Ti、NiSi合金或TiSi合金。
7.根据权利要求1所述的SiC肖特基功率二极管，其特征在于，所述阳极欧姆接触金属层(8)的材质包括：Ti、Al、TiAl合金或TiSi合金。
8.根据权利要求1所述的SiC肖特基功率二极管，其特征在于，所述阳极肖特基金属层(10)的材质包括：Ti、Ni、W、Au或Pt。
9.一种SiC肖特基功率二极管的制备方法，其特征在于，包括：
获取N型4H-SiC衬底，并在所述N型4H-SiC衬底上方淀积P型4H-SiC隔离层；
在所述P型4H-SiC隔离层上方淀积厚度为2～4μm的N型4H-SiC外延层；其中，所述N型4H-SiC外延层沿z方向分为第一区域和第二区域两个区域；
在所述第一区域沿x方向的中部刻蚀阴极凹槽；
从所述第二区域以及所述阴极凹槽的表面注入氮元素，形成连续的N+注入区；
沿x方向在所述阴极凹槽两侧的N型4H-SiC外延层的部分表面注入铝元素形成两个P+注入区；
在第一个所述P+注入区上方淀积第一钝化层，并在第二个所述P+注入区上方靠近所述阴极凹槽的部分淀积第二钝化层；
在所述N+注入区正上方制作阴极欧姆接触金属层，并在第二个所述P+注入区上方除所述第二钝化层以外的部分制作阳极欧姆接触金属层，然后进行热退火处理；其中，制作完成的阴极欧姆接触金属层填满所述阴极凹槽；
在当前样品上生长中间介质，以将所述阴极欧姆接触金属层与待要制作的阳极肖特基金属层间隔开；
在所述第一区域的最上方堆叠所述阳极肖特基金属层，以使该阳极肖特基金属层与所述阳极欧姆接触金属层以及第二个所述P+注入区形成PIN结构。
10.根据权利要求9所述的制备方法，其特征在于，所述阴极凹槽包括：矩形阴极凹槽或倒梯形阴极凹槽；其中，
所述矩形阴极凹槽的深度为0.3μm～0.5μm，宽度为5μm～10μm；
所述倒梯形阴极凹槽的深度为0.3μm～0.5μm，底部宽度为5μm～10μm，底部内角的角度为80°±5°。
CN202111005198.9A 2021-08-30 2021-08-30 一种SiC肖特基功率二极管及其制备方法 Active CN113964207B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111005198.9A CN113964207B (zh) 2021-08-30 2021-08-30 一种SiC肖特基功率二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111005198.9A CN113964207B (zh) 2021-08-30 2021-08-30 一种SiC肖特基功率二极管及其制备方法

Publications (2)

Publication Number Publication Date
CN113964207A true CN113964207A (zh) 2022-01-21
CN113964207B CN113964207B (zh) 2024-05-24

Family

ID=79460574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111005198.9A Active CN113964207B (zh) 2021-08-30 2021-08-30 一种SiC肖特基功率二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN113964207B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540343A (zh) * 2009-04-14 2009-09-23 西安电子科技大学 偏移场板结构的4H-SiC PiN/肖特基二极管及其制作方法
KR101435937B1 (ko) * 2013-04-15 2014-11-03 홍익대학교 산학협력단 쇼트키 배리어 다이오드 및 그 제조방법
CN105405897A (zh) * 2015-10-29 2016-03-16 中山大学 一种纵向导通型GaN基沟槽结势垒肖特基二极管及其制作方法
CN106024914A (zh) * 2016-06-30 2016-10-12 广东省半导体产业技术研究院 混合阳极电极结构的GaN基肖特基二极管及其制备方法
CN107331616A (zh) * 2017-06-19 2017-11-07 中国科学院微电子研究所 一种沟槽结势垒肖特基二极管及其制作方法
CN107591455A (zh) * 2017-09-05 2018-01-16 西安理工大学 一种SiC沟槽型台阶状结势垒肖特基二极管
CN109449085A (zh) * 2018-09-12 2019-03-08 秦皇岛京河科学技术研究院有限公司 一种抗浪涌能力增强型的4H-SiC肖特基二极管及其制备方法
CN110323283A (zh) * 2019-05-29 2019-10-11 西安电子科技大学芜湖研究院 一种浮结型肖特基势垒二极管及其制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540343A (zh) * 2009-04-14 2009-09-23 西安电子科技大学 偏移场板结构的4H-SiC PiN/肖特基二极管及其制作方法
KR101435937B1 (ko) * 2013-04-15 2014-11-03 홍익대학교 산학협력단 쇼트키 배리어 다이오드 및 그 제조방법
CN105405897A (zh) * 2015-10-29 2016-03-16 中山大学 一种纵向导通型GaN基沟槽结势垒肖特基二极管及其制作方法
CN106024914A (zh) * 2016-06-30 2016-10-12 广东省半导体产业技术研究院 混合阳极电极结构的GaN基肖特基二极管及其制备方法
CN107331616A (zh) * 2017-06-19 2017-11-07 中国科学院微电子研究所 一种沟槽结势垒肖特基二极管及其制作方法
CN107591455A (zh) * 2017-09-05 2018-01-16 西安理工大学 一种SiC沟槽型台阶状结势垒肖特基二极管
CN109449085A (zh) * 2018-09-12 2019-03-08 秦皇岛京河科学技术研究院有限公司 一种抗浪涌能力增强型的4H-SiC肖特基二极管及其制备方法
CN110323283A (zh) * 2019-05-29 2019-10-11 西安电子科技大学芜湖研究院 一种浮结型肖特基势垒二极管及其制作方法

Also Published As

Publication number Publication date
CN113964207B (zh) 2024-05-24

Similar Documents

Publication Publication Date Title
CN110112207B (zh) 一种氧化镓基混合PiN肖特基二极管及其制备方法
DE112017007060T5 (de) Leistungshalbleitereinheit
CN112038393B (zh) 一种碳化硅功率二极管器件及其制备方法
DE102014106094A1 (de) Halbleitervorrichtung mit einer Superjunctionstruktur mit einem, zwei oder mehreren Paaren von Kompensationsschichten
CN114068328B (zh) 一种自对准沟槽栅结构igbt的制备方法
CN111192928B (zh) 一种高击穿电压低反向漏电的垂直GaN肖特基器件结构
CN109755325A (zh) 一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法
CN105938852A (zh) 半导体装置及半导体装置的制造方法
CN112736126B (zh) 一种SiC MOSFET结构及其制作方法
CN211017091U (zh) 一种垂直型GaN基凹槽结势垒肖特基二极管
CN116487445B (zh) 一种用n-区包围p+渐变环的碳化硅功率器件及其制备方法
CN113964207B (zh) 一种SiC肖特基功率二极管及其制备方法
CN110931571A (zh) 一种垂直型GaN基凹槽结势垒肖特基二极管及其制作方法
CN113964208A (zh) 一种SiC肖特基功率二极管及其制备方法
CN115842056A (zh) 一种集成HJD的SiC DMOSFET器件及其制备方法
CN113823699A (zh) 一种大电流SiC肖特基功率二极管及其制备方法
CN110416318A (zh) 一种氮化镓基二极管结构及其制备方法
CN104051524B (zh) 半导体器件
CN114883383A (zh) 一种新型浮结碳化硅功率器件的sims-jte终端结构及其制备方法
CN113823698B (zh) 一种SiC肖特基功率二极管及其制备方法
CN212084944U (zh) 半导体器件结构、肖特基二极管
CN114883387A (zh) 一种新型浮结碳化硅功率器件的sm-jte终端结构及其制备方法
CN114864661A (zh) 一种阶梯型JTE-Rings超级结功率器件终端结构及其制备方法
CN209766432U (zh) Mps二极管器件
CN209766429U (zh) 碳化硅mosfet器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant