CN113964050A - 一种无压力、低温的烧结方法及其应用 - Google Patents

一种无压力、低温的烧结方法及其应用 Download PDF

Info

Publication number
CN113964050A
CN113964050A CN202111209235.8A CN202111209235A CN113964050A CN 113964050 A CN113964050 A CN 113964050A CN 202111209235 A CN202111209235 A CN 202111209235A CN 113964050 A CN113964050 A CN 113964050A
Authority
CN
China
Prior art keywords
sintering
temperature
bonding pad
lead
keeping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111209235.8A
Other languages
English (en)
Inventor
冯科
杨玉
邓惠丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CISDI Engineering Co Ltd
Original Assignee
CISDI Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CISDI Engineering Co Ltd filed Critical CISDI Engineering Co Ltd
Priority to CN202111209235.8A priority Critical patent/CN113964050A/zh
Publication of CN113964050A publication Critical patent/CN113964050A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/43Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/111Manufacture and pre-treatment of the bump connector preform
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13023Disposition the whole bump connector protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/43Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

本发明公开的是一种无压力、低温的烧结方法及其应用,属于电子封装技术领域。本发明主要包括如下步骤:S1预处理:将焊盘和引线的表面清洗后,并将烧结材料进行活化处理,将其涂覆在焊盘和引线的粘结面,进行固定后,将焊盘固定在烧结板上;S2预固化处理:将(1)中烧结板放置于烘箱中,在氮气气氛保护下,升温至30~100℃,保持30~60min后,冷却至室温;S3烧结处理:将(2)中经过预固化处理的烧结板放置于高温炉内,在惰性气体气氛保护下,升温至100~150℃,保持30~60min后,再升温至150~250℃,持续60~120min后,冷却至室温。采用该烧结工艺,能够提高烧结效率,提高烧结质量。

Description

一种无压力、低温的烧结方法及其应用
技术领域
本发明涉及电子封装技术领域,特别是涉及一种无压力、低温的烧结方法及其应用。
背景技术
电子封装的主要目的是:(1)保护IC芯片;(2)提供IC芯片与其他电子元器件的互联以实现电信号的传输。一般大规模和超大规模集成电路可分为四个封装等级,芯片级互连技术属于一级封装,广泛应用于电子封装领域中。选择合适的芯片功能性和结构性粘接材料对于电子器件封装非常重要,它不仅关系到芯片与基板间的有效结合,对整个封装器件的热适配性也至关重要。
已知锡铅焊接和引线键合广泛应用于IC封装和电气有效互连,操作可控已投入大规模的自动化生产。该互连和组装方式局部温度较高,需要达到焊料或焊丝的熔融温度,容易导致元器件表面的氧化或者高温损坏脱落。当电子元器件经历升降温热冲击时,焊料连接的器件抗大幅度温度循环的能力有限,尤其时在高于200℃的使用环境时,器件失效率陡增,与此同时,含铅焊料环境毒性较大目前已停止相关的应用。
引线键合方式能一定程度上替代焊接引线,但是由于应用场景存在高温(>200℃)、高机械振动和高湿度环境,极大的削减了引线焊接的寿命。为满足高温温度测量的需求,需要寻找适配高温温度环境的互连解决方案。
作为含铅焊料的替代物,烧结材料具备优于锡铅焊料的弹性模量,能在低温下烧结成型实现高温环境的应用,通过烧结材料连接的组件耐高温热冲击和经受机械应变的能力更高,疲劳耐受性更好,能满足高温和高机械振动环境的应用要求。
目前常用的烧结工艺为有压烧结和无压烧结,有压烧结即烧结材料在~20MPa的高压环境烧结成型,相较于无压烧结,有压烧结的烧结粘结层更致密,烧结基体出现裂纹和分层的概率更低,组件粘结强度更高。但有压辅助烧结对设备要求较高,不仅增加了装备成本,而且容易引起器件损坏。为确保烧结引线组件在恶劣工业环境中的高粘接强度,降低烧结工艺的设备成本和操作难度,通过优化无压烧结的工艺实现有效的互连。
因此,为了解决上述问题,有必要对无压、低温烧结工艺进行进一步深入研究。
发明内容
有鉴于此,本发明的目的之一在于提供一种无压力、低温的烧结方法;本发明的目的之二在于提供一种无压力、低温的烧结方法在组合器件上的应用。
为达到上述目的,本发明提供如下技术方案:
一种无压力、低温的烧结方法,所述方法包括如下步骤:
(1)预处理:清洗焊盘和引线的表面,并将烧结材料进行活化处理后,将其涂覆在焊盘和引线的粘结面,并进行固定后,将焊盘固定在烧结板上;
(2)预固化处理:将步骤(1)中的烧结板放置于烘箱中,在氮气气氛保护下,升温至30~100℃,保持30~60min后,冷却至室温;
(3)烧结处理处理:将步骤(2)中经过预固化处理的烧结板放置于高温炉内,在惰性气体气氛保护下,升温至100~150℃,保持30~60min后,再升温至150~250℃,持续60~120min后,冷却至室温。
优选的,步骤(1)中,所述清洗为无水乙醇和丙酮溶液交替超声清洗、等离子溶液清洗、酸碱溶液清洗或去离子水润洗中的任意一种。
优选的,步骤(1)中,所述活化处理的时间为30~200min。
优选的,步骤(1)中,所述烧结材料包括金属纳米颗粒、聚合物胶黏剂和稳定剂。
优选的,所述烧结材料的粘度小于15000mPa.s。
优选的,所述金属纳米颗粒为银、金或铂中的任意一种或几种。
优选的,所述金属纳米颗粒的平均粒径为7.5~10μm。
优选的,所述金属纳米颗粒的质量百分数为85~99%。
上述所述方法在制备组合器件上的应用。
优选的,所述组合器件由焊盘和引线组成;所述焊盘与所述引线通过烧结材料固定连接。
本发明的有益效果在于:本发明提供了一种无压力、低温的烧结方法及其应用,该方法包括预处理、预固化处理和烧结处理,能够实现面面、面线等不同形状的组件粘接,采用低温,可以减少器件失效率,且无需外加压力即可获得致密的烧结粘结层,极大的简化了操作难度和降低成本,与有压烧结相比,该方法能够实现大规模的工业应用。选择烧结材料中的金属纳米颗粒性质相近的材料,在烧结过程中能在粘接界面实现金属间扩散连接,提高粘接强度,通过该方法烧结的组合器件能抗高温疲劳应变和机械振动。
本发明的其他优点、目标和特征在某种程度上将在随后的说明书中进行阐述,并且在某种程度上,基于对下文的考察研究对本领域技术人员而言将是显而易见的,或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书来实现和获得。
附图说明
为了使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明作优选的详细描述,其中:
图1为实施例1中无压力、低温的烧结方法的流程图;
图2为实施例1中焊盘、引线、烧结材料和烧结板组合的结构示意图;
图3为实施例1中烧结材料烧结完后的SEM图;
附图标记:1为焊盘,2为烧结板,3为引线,4为烧结材料。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。需要说明的是,以下实施例中所提供的图示仅以示意方式说明本发明的基本构想,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。
实施例1
无压力、低温的烧结方法,流程如图1所示,具体包括如下步骤:
S1预处理:将焊盘1和引线3经过无水乙醇和丙酮溶液交替超声清洗后,最后使用去离子水浸泡清洗,将烧结材料4进行活化处理115min,将其涂覆在焊盘1和引线3的粘结面,并进行固定后,将焊盘固定在烧结板2上(其结构示意图如图2所示);
S2预固化处理:将步骤S1中的烧结板2放置于烘箱中,在氮气气氛保护下,升温至65℃,保持45min后,冷却至室温;
S3烧结处理:将步骤S2中经过预固化处理的烧结板2放置于高温炉内,在惰性气体气氛保护下,升温至125℃,保持45min后,再升温至200℃,持续90min后,冷却至室温。
实施例2
无压力、低温的烧结方法,具体包括如下步骤:
(1)预处理:将焊盘1和引线3经过无水乙醇和丙酮溶液交替超声清洗后,最后使用去离子水浸泡清洗。将烧结材料4进行活化处理30min,将其涂覆在焊盘1和引线3的粘结面,并进行固定后,将焊盘固定在烧结板2上;
(2)预固化处理:将步骤(1)中的烧结板2放置于烘箱中,在氮气气氛保护下,升温至30℃,保持30min后,冷却至室温;
(3)烧结处理:将步骤(2)中经过预固化处理的烧结板2放置于高温炉内,在惰性气体气氛保护下,升温至100℃,保持30min后,再升温至150℃,持续60min后,冷却至室温。
实施例3
无压力、低温的烧结方法,具体包括如下步骤:
S1预处理:将焊盘1和引线3经过无水乙醇和丙酮溶液交替超声清洗后,最后使用去离子水浸泡清洗。将烧结材料4进行活化处理200min,将其涂覆在焊盘1和引线3的粘结面,并进行固定后,将焊盘固定在烧结板2上;
S2预固化处理:将步骤S1中的烧结板2放置于烘箱中,在氮气气氛保护下,升温至100℃,保持60min后,冷却至室温;
S3烧结处理:将步骤S2中经过预固化处理的烧结板2放置于高温炉内,在惰性气体气氛保护下,升温至150℃,保持60min后,再升温至250℃,持续120min后,冷却至室温。
性能测试
图3为实施例1中烧结材料烧结完后的SEM图,结果显示,烧结材料致密且无明显孔洞,证明烧结材料与焊盘粘结面有紧密的烧结过渡层,能保证焊盘和引线的有效连接。
同样的,经过测试按照其他条件烧结后也同样具有实施例1中烧结材料的性能,具有良好的应用前景。
最后说明的是,以上实施例仅用以说明本发明的技术方案而非限制,尽管参照较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本技术方案的宗旨和范围,其均应涵盖在本发明的权利要求范围中。

Claims (10)

1.一种无压力、低温的烧结方法,所述方法包括如下步骤:
S1预处理:清洗焊盘和引线的表面,并将烧结材料进行活化处理后,将其涂覆在焊盘和引线的粘结面,并进行预固定后,将焊盘固定在烧结板上;
S2预固化处理:将步骤S1中的烧结板放置于烘箱中,在氮气气氛保护下,升温至30~100℃,保持30~60min后,冷却至室温;
S3烧结处理:将步骤S2中经过预固化处理的烧结板放置于高温炉内,在惰性气体气氛保护下,升温至100~150℃,保持30~60min后,再升温至150~250℃,持续60~120min后,冷却至室温。
2.根据权利要求1所述的方法,其特征在于,步骤S1中,所述清洗为无水乙醇和丙酮溶液交替超声清洗、等离子溶液清洗、酸碱溶液清洗或去离子水润洗中的任意一种。
3.根据权利要求1所述的方法,其特征在于,步骤S1中,所述活化处理的时间为30~200min。
4.根据权利要求1所述的方法,其特征在于,步骤S1中,所述烧结材料包括金属纳米颗粒、聚合物胶黏剂和稳定剂。
5.根据权利要求4所述的方法,其特征在于,所述烧结材料的粘度小于15000mPa.s。
6.根据权利要求4所述的方法,其特征在于,所述金属纳米颗粒为银、金或铂中的任意一种或几种。
7.根据权利要求6所述的方法,其特征在于,所述金属纳米颗粒的平均粒径为7.5~10μm。
8.根据权利要求7所述的方法,其特征在于,所述金属纳米颗粒的质量百分数为85~99%。
9.权利要求1~8任一项所述方法在制备组合器件上的应用。
10.根据权利要求9所述的应用,其特征在于,所述组合器件由焊盘和引线组成;所述焊盘与所述引线通过烧结材料固定连接。
CN202111209235.8A 2021-10-18 2021-10-18 一种无压力、低温的烧结方法及其应用 Pending CN113964050A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111209235.8A CN113964050A (zh) 2021-10-18 2021-10-18 一种无压力、低温的烧结方法及其应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111209235.8A CN113964050A (zh) 2021-10-18 2021-10-18 一种无压力、低温的烧结方法及其应用

Publications (1)

Publication Number Publication Date
CN113964050A true CN113964050A (zh) 2022-01-21

Family

ID=79465071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111209235.8A Pending CN113964050A (zh) 2021-10-18 2021-10-18 一种无压力、低温的烧结方法及其应用

Country Status (1)

Country Link
CN (1) CN113964050A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116741658A (zh) * 2022-12-26 2023-09-12 成都高投芯未半导体有限公司 一种预固化系统及方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005079353A2 (en) * 2004-02-18 2005-09-01 Virginia Tech Intellectual Properties, Inc. Nanoscale metal paste for interconnect and method of use
CN101592327A (zh) * 2009-07-07 2009-12-02 天津大学 一种功率型led灯及其封装工艺和回流焊工艺设备
CN102396057A (zh) * 2009-02-13 2012-03-28 丹佛斯硅动力股份有限公司 用于通过温度碰撞过程而在半导体部件和半导体模块之间产生耐高温和耐温度变化的连接的方法
US8815648B1 (en) * 2013-04-01 2014-08-26 Texas Instruments Incorporated Multi-step sintering of metal paste for semiconductor device wire bonding
CN109698169A (zh) * 2017-10-20 2019-04-30 慈溪市一众电器有限公司 一种低温连接的耐高温封装连接材料及其封装连接工艺
CN110202136A (zh) * 2019-05-21 2019-09-06 深圳第三代半导体研究院 一种低温烧结铜膏及其烧结工艺
CN111526952A (zh) * 2017-11-29 2020-08-11 国立大学法人北海道大学 低温烧结性铜粒子及使用该低温烧结性铜粒子的烧结体的制造方法
CN111554653A (zh) * 2020-04-13 2020-08-18 东莞链芯半导体科技有限公司 引线框架制作方法及引线框架

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005079353A2 (en) * 2004-02-18 2005-09-01 Virginia Tech Intellectual Properties, Inc. Nanoscale metal paste for interconnect and method of use
CN102396057A (zh) * 2009-02-13 2012-03-28 丹佛斯硅动力股份有限公司 用于通过温度碰撞过程而在半导体部件和半导体模块之间产生耐高温和耐温度变化的连接的方法
CN101592327A (zh) * 2009-07-07 2009-12-02 天津大学 一种功率型led灯及其封装工艺和回流焊工艺设备
US8815648B1 (en) * 2013-04-01 2014-08-26 Texas Instruments Incorporated Multi-step sintering of metal paste for semiconductor device wire bonding
CN109698169A (zh) * 2017-10-20 2019-04-30 慈溪市一众电器有限公司 一种低温连接的耐高温封装连接材料及其封装连接工艺
CN111526952A (zh) * 2017-11-29 2020-08-11 国立大学法人北海道大学 低温烧结性铜粒子及使用该低温烧结性铜粒子的烧结体的制造方法
CN110202136A (zh) * 2019-05-21 2019-09-06 深圳第三代半导体研究院 一种低温烧结铜膏及其烧结工艺
CN111554653A (zh) * 2020-04-13 2020-08-18 东莞链芯半导体科技有限公司 引线框架制作方法及引线框架

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李聪成等: "无压惰性气氛银烧结层空洞率影响因素研究", 《电子与封装》, vol. 17, 30 November 2017 (2017-11-30), pages 6 - 14 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116741658A (zh) * 2022-12-26 2023-09-12 成都高投芯未半导体有限公司 一种预固化系统及方法
CN116741658B (zh) * 2022-12-26 2024-04-30 成都高投芯未半导体有限公司 一种预固化系统及方法

Similar Documents

Publication Publication Date Title
JP5525335B2 (ja) 焼結銀ペースト材料及び半導体チップ接合方法
WO2023016048A1 (zh) 一种功率模块、电源电路及芯片
US11390054B2 (en) Composite and multilayered silver films for joining electrical and mechanical components
JP2002301588A (ja) はんだ箔および半導体装置および電子装置
US9589864B2 (en) Substrate with embedded sintered heat spreader and process for making the same
JP2004174522A (ja) 複合はんだ、その製造方法および電子機器
CN107350655B (zh) 一种铜/锡纳米复合粉末活性焊料及其制备方法
CN110034090B (zh) 一种纳米金属膜辅助基板及其制备方法
JP2002305213A (ja) はんだ箔および半導体装置および電子装置
CN113964050A (zh) 一种无压力、低温的烧结方法及其应用
JP2006179538A (ja) 半導体パワーモジュール
CN115116867A (zh) 具有低模量高导热的烧结银垫块及其制作装置和方法
US8023277B2 (en) Electronic component integrated module
JP4104429B2 (ja) モジュール構造体とそれを用いたモジュール
CN116261499A (zh) 半导体器件的接合构件
CN116092952A (zh) 一种基于PTFE涂料的倒装SiC半桥模块及制备工艺
US6404066B1 (en) Semiconductor device and process for manufacturing the same
CN114752800A (zh) 一种石墨烯金属基复合材料及制备方法
JP2006179732A (ja) 半導体パワーモジュール
CN107680949B (zh) 一种低温纳米锡浆料的制备方法及封装方法
Siow et al. Patent landscape and market segments of sintered silver as die attach materials in microelectronic packaging
CN209496815U (zh) 一种功率器件芯片封装结构
CN111312603B (zh) 一种基于铜镍二级海参状微纳米层的固态键合方法
CN217280847U (zh) 一种采用acf的tec结构
Dai et al. Achieving high-quality silver sintered joint for highly-reliable schottky barrier diodes via pressureless method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination