CN113948575A - 拆分FinFET的寄生电容的结构和方法 - Google Patents

拆分FinFET的寄生电容的结构和方法 Download PDF

Info

Publication number
CN113948575A
CN113948575A CN202111097924.4A CN202111097924A CN113948575A CN 113948575 A CN113948575 A CN 113948575A CN 202111097924 A CN202111097924 A CN 202111097924A CN 113948575 A CN113948575 A CN 113948575A
Authority
CN
China
Prior art keywords
test
finfet
cgd
gate
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111097924.4A
Other languages
English (en)
Inventor
李勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202111097924.4A priority Critical patent/CN113948575A/zh
Publication of CN113948575A publication Critical patent/CN113948575A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种拆分FinFET的寄生电容的结构，包括一组第一种测试结构，第一种测试结构的版图结构包括：多个平行排列的鳍体，多个平行排列的栅极结构；各第一种测试结构之间的栅极结构的长度变化；第一种测试结构的单元结构采用第一FinFET单元结构，第一FinFET单元结构的第一阱区和源漏区的掺杂类型相反。第一种测试结构包括两种测试条件，第一和第二种测试条件中分别将栅极接0V和工作电压测试得到第一和第二测试电容。通过第一和第二测试电容得到Cgd0、Cgd、Cch、Cdo、Cnorm1和Cnorm2。本发明公开了一种拆分FinFET的寄生电容的方法。本发明能对FinFET的寄生电容进行拆分，从而能对FinFET的性能做精确分析。

Description

拆分FinFET的寄生电容的结构和方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种拆分FinFET的寄生电容。本发明还涉及一种拆分FinFET的寄生电容的方法。
背景技术
如图1所示，是现有FinFET的沿鳍体的长度方向的剖面图，FinFET的源区103和漏区104设置在所述栅极结构两侧的所述鳍体102中，在所述FinFET的源区103和漏区104的形成区域中形成有嵌入式外延层。
所述栅极结构由栅介质层106和栅极导电材料层107叠加而成。
所述栅介质层106包括高介电常数材料层，所述栅极导电材料层107采用金属栅。
所述鳍体102是通过对半导体衬底101进行图形化刻蚀形成，在所述鳍体102之间隔离有浅沟槽隔离。在所述鳍体102中形成有阱区102a。
在所述源区103、所述漏区104和所述栅极导电材料层107的顶部形成有穿过层间膜109的金属零层110，其中所述栅极导电材料层107顶部的金属零层110通常称为栅极金属零层(M0PO)，所述源区103和所述漏区104顶部的金属零层110通常称为有源区金属零层(M0D)。
所述源区103和所述漏区104中还包括浅掺杂漏区105。所述浅掺杂漏区105和所述栅极导电材料层107的侧面自对准，所述源区103和所述漏区104和形成于所述栅极导电材料层107侧面的侧墙108自对准。所述浅掺杂漏区105、所述源区103和所述漏区104的掺杂类型相同且都和所述阱区102a的掺杂类型相反。
现有FinFET的寄生电容对器件的特性如交流特性的影响较大，如图1所示，寄生电容包括Cgtm，Cof和Cdo。
Cgtm表示所述栅极结构和有源区金属零层之间的寄生电容；
Cof表示所述栅极结构和嵌入式外延层之间的寄生电容；
Cdo表示所述浅掺杂漏区105和所述栅极结构重叠区域的寄生电容。
寄生电容还包括Cch和Cgtv。
Cch为所述栅极结构和沟道区之间的寄生电容；
Cgtv为所述栅极结构和所述有源区金属零层顶部的第零层通孔之间的寄生电容。
现有测试方法不太容易将寄生电容中的各种电容拆分，而准确得到寄生电容中的各组成电容的大小对改进器件设计从而提高器件的性能有很大的影响。
发明内容
本发明所要解决的技术问题是提供一种拆分FinFET的寄生电容的结构，能对FinFET的寄生电容进行拆分，从而能对FinFET的性能做精确分析。为此，本发明还提供一种拆分FinFET的寄生电容的方法。
为解决上述技术问题，本发明提供的拆分FinFET的寄生电容的结构包括一组第一种测试结构。
所述第一种测试结构的版图结构包括：多个平行排列的鳍体，多个平行排列的栅极结构；各所述第一种测试结构之间的所述鳍体的数量相同，所述栅极结构的数量相同，所述栅极结构的长度变化。
各所述第一种测试结构的单元结构采用第一FinFET单元结构。
所述第一FinFET单元结构包括：
形成于所述鳍体上的第二导电类型的第一阱区。
所述栅极结构覆盖在所述第一阱区的表面上，被所述栅极结构所覆盖的所述第一阱区组成沟道区。
在所述栅极结构两侧的所述第一阱区上形成有第一导电类型的轻掺杂漏区。
在所述栅极结构两侧侧面形成有侧墙。
在所述栅极结构两侧的所述鳍体中形成有和所述侧墙自对准的嵌入式外延层，在所述嵌入式外延层中形成有第一导电类型重掺杂的源区和漏区。
所述栅极结构的顶部通过栅极金属零层引出到栅极，所述源区通过顶部的有源区金属零层引出到源极，所述漏区通过顶部的有源区金属零层引出到漏极，所述第一阱区通过位于所述第一FinFET单元结构外的体电极引出。
各所述第一种测试结构包括两种测试条件。
第一种测试条件包括：将所述栅极设置为高电平，所述源极和所述漏极设置为低电平，所述体电极接地，之后将所述栅极接0V测试所述栅极与所述源极和漏极之间的电容并得到第一测试电容，令第一测试电容为Cmeas1。
第二种测试条件包括：将所述栅极设置为高电平，所述源极和所述漏极设置为低电平，所述体电极接地，之后将所述栅极接工作电压测试所述栅极与所述源极和漏极之间的电容并得到第二测试电容，令第二测试电容为Cmeas2。
通过所述第一测试电容和所述第二测试电容得到Cgd0、Cgd、Cch、Cdo、Cnorm1和Cnorm2。
采用的计算公式包括：
Cnorm1＝(CLg1-CLg2)/[Weff*Nf*(Lg1-Lg2)]；
Cnorm2＝(CLg1-CLg2)/[Nf*(Lg1-Lg2)]；
Cgd0＝Cmeas1/(2*Nf*Np)；
Cgd＝Cmeas2/(Nf*Np)；
Cch＝Cgd-2*Cgd0
Cdo＝Cnorm2*Lg-Cch；
Cnorm1为第一归一化电容，Lg1为第一栅极长度，Lg2为第二栅极长度的，CLg1为对采用了第一栅极长度的所述第一种测试结构进行第二种测试条件测试得到的Cmeas2，CLg2为对采用了第二栅极长度的所述第一种测试结构进行第二种测试条件测试得到的Cmeas2，Weff为所述栅极结构的有效宽度，Nf表示所述第一种测试结构中的所述鳍体的数量。
Cnorm2为第二归一化电容。
Np表示所述第一种测试结构中的所述栅极结构的数量。
Cgd0为第一种测试条件下的第一FinFET单元结构的栅漏电容。
Cgd为第二种测试条件下的第一FinFET单元结构的栅漏电容。
Cch为第一FinFET单元结构的所述栅极结构和沟道区之间的寄生电容。
Cdo为第一FinFET单元结构的所述栅极结构和所述轻掺杂漏区之间直接交叠形成的寄生电容。
进一步的改进是，还包括第二种测试结构以及第三种测试结构。
所述第二种测试结构的版图结构和所述第三种测试结构的版图结构都和一组第一种测试结构中的一个所述第一种测试结构的版图结构相同。
所述第二种测试结构的单元结构采用第二FinFET单元结构。
所述第二FinFET单元结构是在所述第一FinFET单元结构的基础上将所述第一阱区替换为第二阱区得到，所述第二阱区具有第一导电类型掺杂，使所述第二阱区和所述源区和所述漏区具有相同的掺杂类型。
在所述源区顶部的有源区金属零层顶部还形成有第零层通孔。
在所述漏区顶部的有源区金属零层顶部还形成有第零层通孔。
所述第三种测试结构的单元结构采用第三FinFET单元结构。
所述第三FinFET单元结构是在所述第二FinFET单元结构的基础上将所述源区顶部的有源区金属零层以及所述漏区顶部的有源区金属零层去除得到。
所述第二种测试结构采用所述第二种测试条件进行测试并得到Cmeas2(2)。
所述第三种测试结构采用所述第二种测试条件进行测试并得到Cmeas2(1)。
由Cmeas2(2)得到Cgd(2)，由Cmeas2(1)得到Cgd(1)，计算公式为；
Cgd(2)＝Cmeas2(2)/(Nf*Np)。
Cgd(1)＝Cmeas2(1)/(Nf*Np)。
由Cgd(2)和Cgd(1)得到Cgtm，计算公式为：
Cgtm＝Cgd(2)-Cgd(1)。
Cgd(2)为第二FinFET单元结构的栅漏电容。
Cgd(1)为第三FinFET单元结构的栅漏电容。
Cgtm为计算得到的所述栅极结构和所述有源区金属零层之间的寄生电容。
进一步的改进是，还包括第四种测试结构；
所述第四种测试结构的版图结构和所述第二种测试结构的版图结构相同。
所述第四种测试结构的单元结构采用第四FinFET单元结构。
所述第四FinFET单元结构是在所述第二FinFET单元结构的基础上将所述源区的有源区金属零层顶部的第零层通孔以及所述漏区的有源区金属零层顶部的第零层通孔去除得到。
所述第四种测试结构采用所述第二种测试条件进行测试并得到Cmeas2(3)。
由Cmeas2(3)得到Cgd(3)，由Cmeas2(3)得到Cgd(3)，计算公式为；
Cgd(3)＝Cmeas2(3)/(Nf*Np)。
由Cgd(2)和Cgd(3)得到Cgtv，计算公式为：
Cgtv＝Cgd(2)-Cgd(3)。
Cgd(3)为第四FinFET单元结构的栅漏电容。
Cgtv为计算得到的所述栅极结构和所述有源区金属零层顶部的第零层通孔之间的寄生电容。
进一步的改进是，Cgd0的组成公式为：Cgd0＝Cdo+Cof+Cgtm。
Cof通过Cgd0、Cdo和Cgtm计算得到。
Cof为第一FinFET单元结构的所述栅极结构和所述嵌入式外延层之间的寄生电容。
进一步的改进是，所述栅极结构由栅介质层和栅极导电材料层叠加而成。
进一步的改进是，所述栅介质层包括高介电常数层，所述栅极导电材料层采用金属栅。
进一步的改进是，所述栅极结构覆盖所述鳍体的顶部表面和两个侧面。
进一步的改进是，Weff的计算公式为：
Weff＝2*Hfin+Wfin；
Hfin表示所述鳍体的高度，Wfin表示所述鳍体的顶部关键尺寸。
为解决上述技术问题，本发明提供的拆分FinFET的寄生电容的方法包括如下步骤：
步骤一、设置一组第一种测试结构；
所述第一种测试结构的版图结构包括：多个平行排列的鳍体，多个平行排列的栅极结构；各所述第一种测试结构之间的所述鳍体的数量相同，所述栅极结构的数量相同，所述栅极结构的长度变化；
各所述第一种测试结构的单元结构采用第一FinFET单元结构；
所述第一FinFET单元结构包括：
形成于所述鳍体上的第二导电类型的第一阱区；
所述栅极结构覆盖在所述第一阱区的表面上，被所述栅极结构所覆盖的所述第一阱区组成沟道区；
在所述栅极结构两侧的所述第一阱区上形成有第一导电类型的轻掺杂漏区；
在所述栅极结构两侧侧面形成有侧墙；
在所述栅极结构两侧的所述鳍体中形成有和所述侧墙自对准的嵌入式外延层，在所述嵌入式外延层中形成有第一导电类型重掺杂的源区和漏区；
所述栅极结构的顶部通过栅极金属零层引出到栅极，所述源区通过顶部的有源区金属零层引出到源极，所述漏区通过顶部的有源区金属零层引出到漏极，所述第一阱区通过位于所述第一FinFET单元结构外的体电极引出。
步骤二、在第一种测试条件在对所述第一种测试结构进行测试；
所述第一种测试条件包括：将所述栅极设置为高电平，所述源极和所述漏极设置为低电平，所述体电极接地；之后将所述栅极接0V测试所述栅极与所述源极和漏极之间的电容并得到第一测试电容，令第一测试电容为Cmeas1。
步骤三、在第二种测试条件在对所述第二种测试结构进行测试。
第二种测试条件包括：将所述栅极设置为高电平，所述源极和所述漏极设置为低电平，所述体电极接地，之后将所述栅极接工作电压测试所述栅极与所述源极和漏极之间的电容并得到第二测试电容，令第二测试电容为Cmeas2。
步骤四、通过所述第一测试电容和所述第二测试电容得到Cgd0、Cgd、Cch、Cdo、Cnorm1和Cnorm2；
采用的计算公式包括：
Cnorm1＝(CLg1-CLg2)/[Weff*Nf*(Lg1-Lg2)]；
Cnorm2＝(CLg1-CLg2)/[Nf*(Lg1-Lg2)]；
Cgd0＝Cmeas1/(2*Nf*Np)；
Cgd＝Cmeas2/(Nf*Np)；
Cch＝Cgd-2*Cgd0
Cdo＝Cnorm2*Lg-Cch；
Cnorm1为第一归一化电容，Lg1为第一栅极长度，Lg2为第二栅极长度的，CLg1为对采用了第一栅极长度的所述第一种测试结构进行第二种测试条件测试得到的Cmeas2，CLg2为对采用了第二栅极长度的所述第一种测试结构进行第二种测试条件测试得到的Cmeas2，Weff为所述栅极结构的有效宽度，Nf表示所述第一种测试结构中的所述鳍体的数量；
Cnorm2为第二归一化电容；
Np表示所述第一种测试结构中的所述栅极结构的数量；
Cgd0为第一种测试条件下的第一FinFET单元结构的栅漏电容；
Cgd为第二种测试条件下的第一FinFET单元结构的栅漏电容；
Cch为第一FinFET单元结构的所述栅极结构和沟道区之间的寄生电容；
Cdo为第一FinFET单元结构的所述栅极结构和所述轻掺杂漏区之间直接交叠形成的寄生电容。
进一步的改进是，步骤一中还包括设置第二种测试结构以及第三种测试结构；
所述第二种测试结构的版图结构和所述第三种测试结构的版图结构都和一组第一种测试结构中的一个所述第一种测试结构的版图结构相同；
所述第二种测试结构的单元结构采用第二FinFET单元结构；
所述第二FinFET单元结构是在所述第一FinFET单元结构的基础上将所述第一阱区替换为第二阱区得到，所述第二阱区具有第一导电类型掺杂，使所述第二阱区和所述源区和所述漏区具有相同的掺杂类型；
在所述源区顶部的有源区金属零层顶部还形成有第零层通孔；
在所述漏区顶部的有源区金属零层顶部还形成有第零层通孔；
所述第三种测试结构的单元结构采用第三FinFET单元结构；
所述第三FinFET单元结构是在所述第二FinFET单元结构的基础上将所述源区顶部的有源区金属零层以及所述漏区顶部的有源区金属零层去除得到；
步骤三中，还采用所述第二种测试条件对所述第二种测试结构进行测试并得到Cmeas2(2)以及采用所述第二种测试条件对所述第三种测试结构进行测试并得到Cmeas2(1)；
步骤四中还包括如下计算步骤：
由Cmeas2(2)得到Cgd(2)，由Cmeas2(1)得到Cgd(1)，计算公式为；
Cgd(2)＝Cmeas2(2)/(Nf*Np)；
Cgd(1)＝Cmeas2(1)/(Nf*Np)；
由Cgd(2)和Cgd(1)得到Cgtm，计算公式为：
Cgtm＝Cgd(2)-Cgd(1)；
Cgd(2)为第二FinFET单元结构的栅漏电容；
Cgd(1)为第三FinFET单元结构的栅漏电容；
Cgtm为计算得到的所述栅极结构和所述有源区金属零层之间的寄生电容。
进一步的改进是，步骤一中还包括设置第四种测试结构；
所述第四种测试结构的版图结构和所述第二种测试结构的版图结构相同；
所述第四种测试结构的单元结构采用第四FinFET单元结构；
所述第四FinFET单元结构是在所述第二FinFET单元结构的基础上将所述源区的有源区金属零层顶部的第零层通孔以及所述漏区的有源区金属零层顶部的第零层通孔去除得到；
步骤三中，还采用所述第二种测试条件对所述第四种测试结构进行测试并得到Cmeas2(3)；
步骤四中还包括如下计算步骤：
由Cmeas2(3)得到Cgd(3)，由Cmeas2(3)得到Cgd(3)，计算公式为；
Cgd(3)＝Cmeas2(3)/(Nf*Np)；
由Cgd(2)和Cgd(3)得到Cgtv，计算公式为：
Cgtv＝Cgd(2)-Cgd(3)；
Cgd(3)为第四FinFET单元结构的栅漏电容；
Cgtv为计算得到的所述栅极结构和所述有源区金属零层顶部的第零层通孔之间的寄生电容。
进一步的改进是，Cgd0的组成公式为：Cgd0＝Cdo+Cof+Cgtm；
Cof通过Cgd0、Cdo和Cgtm计算得到；
Cof为第一FinFET单元结构的所述栅极结构和所述嵌入式外延层之间的寄生电容。
进一步的改进是，所述栅极结构由栅介质层和栅极导电材料层叠加而成。
进一步的改进是，所述栅介质层包括高介电常数层，所述栅极导电材料层采用金属栅。
进一步的改进是，所述栅极结构覆盖所述鳍体的顶部表面和两个侧面；
进一步的改进是，Weff的计算公式为：
Weff＝2*Hfin+Wfin；
Hfin表示所述鳍体的高度，Wfin表示所述鳍体的顶部关键尺寸。
本发明通过一组栅极结构的长度会变化的第一种测试结构的设置以及在第一种测试条件和第二种测试条件下对第一种测试结构进行测量并进行计算，能得到Cgd0、Cgd、Cch和Cdo，Cgd0和Cgd是两种测试条件下的第一FinFET单元结构的栅漏电容，Cch和Cdo为两个拆分后的电容。
本发明进一步设置第二种测试结构以及第三种测试结构，第二FinFET单元结构和第三FinFET单元结构的阱区和源漏区采用相同类型的掺杂，第三FinFET单元结构中去除了有源区金属零层，通过在第二种测试条件下测试并进行计算能得到第二和第三FinFET单元结构的栅漏电容，二者相减能得到Cgtm，Cgtm为一个拆分后的电容。结合Cgd0、Cdo和Cgtm还能得到Cof，Cof为一个拆分后的电容。
本发明进一步设置第四种测试结构，第四FinFET单元结构中在第二FinFET单元结构的基础上去除了有源区金属零层顶部的第零层通孔得到，通知在第二种测试条件下测试并进行计算能得到第二和第四FinFET单元结构的栅漏电容，二者相减能得到Cgtv，Cgtv为拆分后的电容。
由上可知，本发明能根据需要得到各种拆分后的电容，从而能对FinFET的性能做精确分析，最后有利于对FinFET做进一步的改进。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有FinFET的沿鳍体的长度方向的剖面图；
图2是本发明实施例拆分FinFET的寄生电容的结构的第一种测试结构的版图；
图3是本发明实施例拆分FinFET的寄生电容的结构的第一种测试结构的FinFET单元结构的剖面图；
图4A是本发明实施例拆分FinFET的寄生电容的结构的第二种测试结构的FinFET单元结构的剖面图；
图4B是本发明实施例拆分FinFET的寄生电容的结构的第三种测试结构的FinFET单元结构的剖面图；
图4C是本发明实施例拆分FinFET的寄生电容的结构的第四种测试结构的FinFET单元结构的剖面图。
具体实施方式
本发明实施例拆分FinFET的寄生电容的结构包括一组第一种测试结构。
如图2所示，是本发明实施例拆分FinFET的寄生电容的结构的第一种测试结构的版图；所述第一种测试结构的版图结构包括：多个平行排列的鳍体202，多个平行排列的栅极结构，图2中显示了所述栅极结构的栅极导电材料层207；各所述第一种测试结构之间的所述鳍体202的数量相同，所述栅极结构的数量相同，所述栅极结构的长度变化。图2中版图分成了器件单元区301和位于器件单元区301外部的体电极引出区302。在器件单元区301中还包括用虚线框表示的刻蚀掉的鳍体303。
如图3所示，是本发明实施例拆分FinFET的寄生电容的结构的第一种测试结构的FinFET单元结构的剖面图；各所述第一种测试结构的单元结构采用第一FinFET单元结构。
所述第一FinFET单元结构包括：
形成于所述鳍体202上的第二导电类型的第一阱区202a。
所述栅极结构覆盖在所述第一阱区202a的表面上，被所述栅极结构所覆盖的所述第一阱区202a组成沟道区。所述栅极结构的长度是指所述栅极结构的沿所述沟道区的长度方向的尺寸，所述沟道区的长度方向也即后续的源区203到漏区204的方向。
在所述栅极结构两侧的所述第一阱区202a上形成有第一导电类型的轻掺杂漏区205。
在所述栅极结构两侧侧面形成有侧墙208。
在所述栅极结构两侧的所述鳍体202中形成有和所述侧墙208自对准的嵌入式外延层，在所述嵌入式外延层中形成有第一导电类型重掺杂的源区203和漏区204。
所述栅极结构的顶部通过栅极金属零层210b引出到栅极，所述源区203通过顶部的有源区金属零层210a引出到源极，所述漏区204通过顶部的有源区金属零层210a引出到漏极，所述第一阱区202a通过位于所述第一FinFET单元结构外的体电极引出。图3中省略了有源区金属零层210a和栅极金属零层210b顶部的金属互连结构。
本发明实施例中，所述栅极结构由栅介质层和栅极导电材料层207叠加而成。
所述栅介质层包括高介电常数层，所述栅极导电材料层207采用金属栅。
所述栅极结构覆盖所述鳍体202的顶部表面和两个侧面。
各所述第一种测试结构包括两种测试条件。
第一种测试条件包括：将所述栅极设置为高电平，所述源极和所述漏极设置为低电平，所述体电极接地，之后将所述栅极接0V测试所述栅极与所述源极和漏极之间的电容并得到第一测试电容，令第一测试电容为Cmeas1。
第二种测试条件包括：将所述栅极设置为高电平，所述源极和所述漏极设置为低电平，所述体电极接地，之后将所述栅极接工作电压测试所述栅极与所述源极和漏极之间的电容并得到第二测试电容，令第二测试电容为Cmeas2。
通过所述第一测试电容和所述第二测试电容得到Cgd0、Cgd、Cch、Cdo、Cnorm1和Cnorm2。
采用的计算公式包括：
Cnorm1＝(CLg1-CLg2)/[Weff*Nf*(Lg1-Lg2)]；
Cnorm2＝(CLg1-CLg2)/[Nf*(Lg1-Lg2)]；
Cgd0＝Cmeas1/(2*Nf*Np)；
Cgd＝Cmeas2/(Nf*Np)；
Cch＝Cgd-2*Cgd0
Cdo＝Cnorm2*Lg-Cch；
Cnorm1为第一归一化电容，Lg1为第一栅极长度，Lg2为第二栅极长度的，CLg1为对采用了第一栅极长度的所述第一种测试结构进行第二种测试条件测试得到的Cmeas2，CLg2为对采用了第二栅极长度的所述第一种测试结构进行第二种测试条件测试得到的Cmeas2，Weff为所述栅极结构的有效宽度，Nf表示所述第一种测试结构中的所述鳍体202的数量。
Weff的计算公式为：
Weff＝2*Hfin+Wfin；
Hfin表示所述鳍体202的高度，Wfin表示所述鳍体202的顶部关键尺寸。
Cnorm2为第二归一化电容。
Np表示所述第一种测试结构中的所述栅极结构的数量。
Cgd0为第一种测试条件下的第一FinFET单元结构的栅漏电容。
Cgd为第二种测试条件下的第一FinFET单元结构的栅漏电容。
Cch为第一FinFET单元结构的所述栅极结构和沟道区之间的寄生电容。
Cdo为第一FinFET单元结构的所述栅极结构和所述轻掺杂漏区205之间直接交叠形成的寄生电容。
本发明实施例中，还包括第二种测试结构以及第三种测试结构。
如图4A所示，是本发明实施例拆分FinFET的寄生电容的结构的第二种测试结构的FinFET单元结构的剖面图；所述第二种测试结构的版图结构和所述第三种测试结构的版图结构都和一组第一种测试结构中的一个所述第一种测试结构的版图结构相同。
所述第二种测试结构的单元结构采用第二FinFET单元结构。
所述第二FinFET单元结构是在所述第一FinFET单元结构的基础上将所述第一阱区202a替换为第二阱区202b得到，所述第二阱区202b具有第一导电类型掺杂，使所述第二阱区202b和所述源区203和所述漏区204具有相同的掺杂类型。
在所述源区203顶部的有源区金属零层210a顶部还形成有第零层通孔(V0)211a。
在所述漏区204顶部的有源区金属零层210a顶部还形成有第零层通孔211a。
所述栅极金属零层210b顶部的第零层通孔单独用标记211b表示。
如图4B所示，是本发明实施例拆分FinFET的寄生电容的结构的第三种测试结构的FinFET单元结构的剖面图；所述第三种测试结构的单元结构采用第三FinFET单元结构。
所述第三FinFET单元结构是在所述第二FinFET单元结构的基础上将所述源区203顶部的有源区金属零层210a以及所述漏区204顶部的有源区金属零层210a去除得到。
所述第二种测试结构采用所述第二种测试条件进行测试并得到Cmeas2(2)。
所述第三种测试结构采用所述第二种测试条件进行测试并得到Cmeas2(1)。
由Cmeas2(2)得到Cgd(2)，由Cmeas2(1)得到Cgd(1)，计算公式为；
Cgd(2)＝Cmeas2(2)/(Nf*Np)。
Cgd(1)＝Cmeas2(1)/(Nf*Np)。
由Cgd(2)和Cgd(1)得到Cgtm，计算公式为：
Cgtm＝Cgd(2)-Cgd(1)。
Cgd(2)为第二FinFET单元结构的栅漏电容。
Cgd(1)为第三FinFET单元结构的栅漏电容。
Cgtm为计算得到的所述栅极结构和所述有源区金属零层210a之间的寄生电容。
如图4C所示，是本发明实施例拆分FinFET的寄生电容的结构的第四种测试结构的FinFET单元结构的剖面图；还包括第四种测试结构；
所述第四种测试结构的版图结构和所述第二种测试结构的版图结构相同。
所述第四种测试结构的单元结构采用第四FinFET单元结构。
所述第四FinFET单元结构是在所述第二FinFET单元结构的基础上将所述源区203的有源区金属零层210a顶部的第零层通孔211a以及所述漏区204的有源区金属零层210a顶部的第零层通孔211a去除得到。
所述第四种测试结构采用所述第二种测试条件进行测试并得到Cmeas2(3)。
由Cmeas2(3)得到Cgd(3)，由Cmeas2(3)得到Cgd(3)，计算公式为；
Cgd(3)＝Cmeas2(3)/(Nf*Np)。
由Cgd(2)和Cgd(3)得到Cgtv，计算公式为：
Cgtv＝Cgd(2)-Cgd(3)。
Cgd(3)为第四FinFET单元结构的栅漏电容。
Cgtv为计算得到的所述栅极结构和所述有源区金属零层210a顶部的第零层通孔211a之间的寄生电容。
本发明实施例中，Cgd(2)的组成公式为：Cgd(2)＝Cch+Cdo+Cof+Cgtm+Cgtv。
Cgd(1)的组成公式为：Cgd(1)＝Cch+Cdo+Cof+Cgtv。
由于Cgd(2)和Cgd(1)中的Cch、Cdo、Cof和Cgtv都相同，故通过将Cgd(2)-Cgd(3)就能得到Cgtm。
Cgd(3)的组成公式为：Cgd(3)＝Cch+Cdo+Cof+Cgtm。
由于Cgd(3)和Cgd(3)中的Cch、Cdo、Cof和Cgtm都相同，故通过将Cgd(2)-Cgd(3)就能得到Cgtv。
Cgd0的组成公式为：Cgd0＝Cdo+Cof+Cgtm,故Cof通过Cgd0、Cdo和Cgtm计算得到。Cof为第一FinFET单元结构的所述栅极结构和所述嵌入式外延层之间的寄生电容。
本发明实施例通过一组栅极结构的长度会变化的第一种测试结构的设置以及在第一种测试条件和第二种测试条件下对第一种测试结构进行测量并进行计算，能得到Cgd0、Cgd、Cch和Cdo，Cgd0和Cgd是两种测试条件下的第一FinFET单元结构的栅漏电容，Cch和Cdo为两个拆分后的电容。
本发明实施例进一步设置第二种测试结构以及第三种测试结构，第二FinFET单元结构和第三FinFET单元结构的阱区和源漏区204采用相同类型的掺杂，第三FinFET单元结构中去除了有源区金属零层210a，通过在第二种测试条件下测试并进行计算能得到第二和第三FinFET单元结构的栅漏电容，二者相减能得到Cgtm，Cgtm为一个拆分后的电容。结合Cgd0、Cdo和Cgtm还能得到Cof，Cof为一个拆分后的电容。
本发明实施例进一步设置第四种测试结构，第四FinFET单元结构中在第二FinFET单元结构的基础上去除了有源区金属零层210a顶部的第零层通孔211a得到，通知在第二种测试条件下测试并进行计算能得到第二和第四FinFET单元结构的栅漏电容，二者相减能得到Cgtv，Cgtv为拆分后的电容。
由上可知，本发明实施例能根据需要得到各种拆分后的电容，从而能对FinFET的性能做精确分析，最后有利于对FinFET做进一步的改进。
本发明实施例拆分FinFET的寄生电容的方法包括如下步骤：
步骤一、设置一组第一种测试结构；
如图2所示，所述第一种测试结构的版图结构包括：多个平行排列的鳍体202，多个平行排列的栅极结构；各所述第一种测试结构之间的所述鳍体202的数量相同，所述栅极结构的数量相同，所述栅极结构的长度变化。
各所述第一种测试结构的单元结构采用第一FinFET单元结构。
如图3所示，所述第一FinFET单元结构包括：
形成于所述鳍体202上的第二导电类型的第一阱区202a。
所述栅极结构覆盖在所述第一阱区202a的表面上，被所述栅极结构所覆盖的所述第一阱区202a组成沟道区。
在所述栅极结构两侧的所述第一阱区202a上形成有第一导电类型的轻掺杂漏区205。
在所述栅极结构两侧侧面形成有侧墙208。
在所述栅极结构两侧的所述鳍体202中形成有和所述侧墙208自对准的嵌入式外延层，在所述嵌入式外延层中形成有第一导电类型重掺杂的源区203和漏区204。
所述栅极结构的顶部通过栅极金属零层210b引出到栅极，所述源区203通过顶部的有源区金属零层210a引出到源极，所述漏区204通过顶部的有源区金属零层210a引出到漏极，所述第一阱区202a通过位于所述第一FinFET单元结构外的体电极引出。
本发明实施例方法中，所述栅极结构由栅介质层和栅极导电材料层207叠加而成。
所述栅介质层包括高介电常数层，所述栅极导电材料层207采用金属栅。
所述栅极结构覆盖所述鳍体202的顶部表面和两个侧面；
步骤二、在第一种测试条件在对所述第一种测试结构进行测试。
所述第一种测试条件包括：将所述栅极设置为高电平，所述源极和所述漏极设置为低电平，所述体电极接地；之后将所述栅极接0V测试所述栅极与所述源极和漏极之间的电容并得到第一测试电容，令第一测试电容为Cmeas1。
步骤三、在第二种测试条件在对所述第二种测试结构进行测试。
第二种测试条件包括：将所述栅极设置为高电平，所述源极和所述漏极设置为低电平，所述体电极接地，之后将所述栅极接工作电压测试所述栅极与所述源极和漏极之间的电容并得到第二测试电容，令第二测试电容为Cmeas2。
步骤四、通过所述第一测试电容和所述第二测试电容得到Cgd0、Cgd、Cch、Cdo、Cnorm1和Cnorm2；
采用的计算公式包括：
Cnorm1＝(CLg1-CLg2)/[Weff*Nf*(Lg1-Lg2)]；
Cnorm2＝(CLg1-CLg2)/[Nf*(Lg1-Lg2)]；
Cgd0＝Cmeas1/(2*Nf*Np)；
Cgd＝Cmeas2/(Nf*Np)；
Cch＝Cgd-2*Cgd0
Cdo＝Cnorm2*Lg-Cch；
Cnorm1为第一归一化电容，Lg1为第一栅极长度，Lg2为第二栅极长度的，CLg1为对采用了第一栅极长度的所述第一种测试结构进行第二种测试条件测试得到的Cmeas2，CLg2为对采用了第二栅极长度的所述第一种测试结构进行第二种测试条件测试得到的Cmeas2，Weff为所述栅极结构的有效宽度，Nf表示所述第一种测试结构中的所述鳍体202的数量。
Weff的计算公式为：Weff＝2*Hfin+Wfin；Hfin表示所述鳍体202的高度，Wfin表示所述鳍体202的顶部关键尺寸。
Cnorm2为第二归一化电容。
Np表示所述第一种测试结构中的所述栅极结构的数量；
Cgd0为第一种测试条件下的第一FinFET单元结构的栅漏电容；
Cgd为第二种测试条件下的第一FinFET单元结构的栅漏电容；
Cch为第一FinFET单元结构的所述栅极结构和沟道区之间的寄生电容；
Cdo为第一FinFET单元结构的所述栅极结构和所述轻掺杂漏区205之间直接交叠形成的寄生电容。
本发明实施例中，步骤一中还包括设置第二种测试结构以及第三种测试结构；
所述第二种测试结构的版图结构和所述第三种测试结构的版图结构都和一组第一种测试结构中的一个所述第一种测试结构的版图结构相同。
如图4A所示，所述第二种测试结构的单元结构采用第二FinFET单元结构。
所述第二FinFET单元结构是在所述第一FinFET单元结构的基础上将所述第一阱区202a替换为第二阱区202b得到，所述第二阱区202b具有第一导电类型掺杂，使所述第二阱区202b和所述源区203和所述漏区204具有相同的掺杂类型；
在所述源区203顶部的有源区金属零层210a顶部还形成有第零层通孔211a；
在所述漏区204顶部的有源区金属零层210a顶部还形成有第零层通孔211a；
如图4B所示，所述第三种测试结构的单元结构采用第三FinFET单元结构；
所述第三FinFET单元结构是在所述第二FinFET单元结构的基础上将所述源区203顶部的有源区金属零层210a以及所述漏区204顶部的有源区金属零层210a去除得到；
步骤三中，还采用所述第二种测试条件对所述第二种测试结构进行测试并得到Cmeas2(2)以及采用所述第二种测试条件对所述第三种测试结构进行测试并得到Cmeas2(1)；
步骤四中还包括如下计算步骤：
由Cmeas2(2)得到Cgd(2)，由Cmeas2(1)得到Cgd(1)，计算公式为；
Cgd(2)＝Cmeas2(2)/(Nf*Np)；
Cgd(1)＝Cmeas2(1)/(Nf*Np)；
由Cgd(2)和Cgd(1)得到Cgtm，计算公式为：
Cgtm＝Cgd(2)-Cgd(1)；
Cgd(2)为第二FinFET单元结构的栅漏电容；
Cgd(1)为第三FinFET单元结构的栅漏电容；
Cgtm为计算得到的所述栅极结构和所述有源区金属零层210a之间的寄生电容。
如图4C所示，步骤一中还包括设置第四种测试结构；
所述第四种测试结构的版图结构和所述第二种测试结构的版图结构相同；
所述第四种测试结构的单元结构采用第四FinFET单元结构；
所述第四FinFET单元结构是在所述第二FinFET单元结构的基础上将所述源区203的有源区金属零层210a顶部的第零层通孔211a以及所述漏区204的有源区金属零层210a顶部的第零层通孔211a去除得到；
步骤三中，还采用所述第二种测试条件对所述第四种测试结构进行测试并得到Cmeas2(3)；
步骤四中还包括如下计算步骤：
由Cmeas2(3)得到Cgd(3)，由Cmeas2(3)得到Cgd(3)，计算公式为；
Cgd(3)＝Cmeas2(3)/(Nf*Np)；
由Cgd(2)和Cgd(3)得到Cgtv，计算公式为：
Cgtv＝Cgd(2)-Cgd(3)；
Cgd(3)为第四FinFET单元结构的栅漏电容；
Cgtv为计算得到的所述栅极结构和所述有源区金属零层210a顶部的第零层通孔211a之间的寄生电容。
Cgd0的组成公式为：Cgd0＝Cdo+Cof+Cgtm；
Cof通过Cgd0、Cdo和Cgtm计算得到；
Cof为第一FinFET单元结构的所述栅极结构和所述嵌入式外延层之间的寄生电容。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (16)

1.一种拆分FinFET的寄生电容的结构，其特征在于，包括一组第一种测试结构；
所述第一种测试结构的版图结构包括：多个平行排列的鳍体，多个平行排列的栅极结构；各所述第一种测试结构之间的所述鳍体的数量相同，所述栅极结构的数量相同，所述栅极结构的长度变化；
各所述第一种测试结构的单元结构采用第一FinFET单元结构；
所述第一FinFET单元结构包括：
形成于所述鳍体上的第二导电类型的第一阱区；
所述栅极结构覆盖在所述第一阱区的表面上，被所述栅极结构所覆盖的所述第一阱区组成沟道区；
在所述栅极结构两侧的所述第一阱区上形成有第一导电类型的轻掺杂漏区；
在所述栅极结构两侧侧面形成有侧墙；
在所述栅极结构两侧的所述鳍体中形成有和所述侧墙自对准的嵌入式外延层，在所述嵌入式外延层中形成有第一导电类型重掺杂的源区和漏区；
所述栅极结构的顶部通过栅极金属零层引出到栅极，所述源区通过顶部的有源区金属零层引出到源极，所述漏区通过顶部的有源区金属零层引出到漏极，所述第一阱区通过位于所述第一FinFET单元结构外的体电极引出；
各所述第一种测试结构包括两种测试条件；
第一种测试条件包括：将所述栅极设置为高电平，所述源极和所述漏极设置为低电平，所述体电极接地，之后将所述栅极接0V测试所述栅极与所述源极和漏极之间的电容并得到第一测试电容，令第一测试电容为Cmeas1；
第二种测试条件包括：将所述栅极设置为高电平，所述源极和所述漏极设置为低电平，所述体电极接地，之后将所述栅极接工作电压测试所述栅极与所述源极和漏极之间的电容并得到第二测试电容，令第二测试电容为Cmeas2；
通过所述第一测试电容和所述第二测试电容得到Cgd0、Cgd、Cch、Cdo、Cnorm1和Cnorm2；
采用的计算公式包括：
Cnorm1＝(CLg1-CLg2)/[Weff*Nf*(Lg1-Lg2)]；
Cnorm2＝(CLg1-CLg2)/[Nf*(Lg1-Lg2)]；
Cgd0＝Cmeas1/(2*Nf*Np)；
Cgd＝Cmeas2/(Nf*Np)；
Cch＝Cgd-2*Cgd0
Cdo＝Cnorm2*Lg-Cch；
Cnorm1为第一归一化电容，Lg1为第一栅极长度，Lg2为第二栅极长度的，CLg1为对采用了第一栅极长度的所述第一种测试结构进行第二种测试条件测试得到的Cmeas2，CLg2为对采用了第二栅极长度的所述第一种测试结构进行第二种测试条件测试得到的Cmeas2，Weff为所述栅极结构的有效宽度，Nf表示所述第一种测试结构中的所述鳍体的数量；
Cnorm2为第二归一化电容；
Np表示所述第一种测试结构中的所述栅极结构的数量；
Cgd0为第一种测试条件下的第一FinFET单元结构的栅漏电容；
Cgd为第二种测试条件下的第一FinFET单元结构的栅漏电容；
Cch为第一FinFET单元结构的所述栅极结构和沟道区之间的寄生电容；
Cdo为第一FinFET单元结构的所述栅极结构和所述轻掺杂漏区之间直接交叠形成的寄生电容。
2.如权利要求1所述的拆分FinFET的寄生电容的结构，其特征在于：还包括第二种测试结构以及第三种测试结构；
所述第二种测试结构的版图结构和所述第三种测试结构的版图结构都和一组第一种测试结构中的一个所述第一种测试结构的版图结构相同；
所述第二种测试结构的单元结构采用第二FinFET单元结构；
所述第二FinFET单元结构是在所述第一FinFET单元结构的基础上将所述第一阱区替换为第二阱区得到，所述第二阱区具有第一导电类型掺杂，使所述第二阱区和所述源区和所述漏区具有相同的掺杂类型；
在所述源区顶部的有源区金属零层顶部还形成有第零层通孔；
在所述漏区顶部的有源区金属零层顶部还形成有第零层通孔；
所述第三种测试结构的单元结构采用第三FinFET单元结构；
所述第三FinFET单元结构是在所述第二FinFET单元结构的基础上将所述源区顶部的有源区金属零层以及所述漏区顶部的有源区金属零层去除得到；
所述第二种测试结构采用所述第二种测试条件进行测试并得到Cmeas2(2)；
所述第三种测试结构采用所述第二种测试条件进行测试并得到Cmeas2(1)；
由Cmeas2(2)得到Cgd(2)，由Cmeas2(1)得到Cgd(1)，计算公式为；
Cgd(2)＝Cmeas2(2)/(Nf*Np)；
Cgd(1)＝Cmeas2(1)/(Nf*Np)；
由Cgd(2)和Cgd(1)得到Cgtm，计算公式为：
Cgtm＝Cgd(2)-Cgd(1)；
Cgd(2)为第二FinFET单元结构的栅漏电容；
Cgd(1)为第三FinFET单元结构的栅漏电容；
Cgtm为计算得到的所述栅极结构和所述有源区金属零层之间的寄生电容。
3.如权利要求1或2所述的拆分FinFET的寄生电容的结构，其特征在于：还包括第四种测试结构；
所述第四种测试结构的版图结构和所述第二种测试结构的版图结构相同；
所述第四种测试结构的单元结构采用第四FinFET单元结构；
所述第四FinFET单元结构是在所述第二FinFET单元结构的基础上将所述源区的有源区金属零层顶部的第零层通孔以及所述漏区的有源区金属零层顶部的第零层通孔去除得到；
所述第四种测试结构采用所述第二种测试条件进行测试并得到Cmeas2(3)；
由Cmeas2(3)得到Cgd(3)，由Cmeas2(3)得到Cgd(3)，计算公式为；
Cgd(3)＝Cmeas2(3)/(Nf*Np)；
由Cgd(2)和Cgd(3)得到Cgtv，计算公式为：
Cgtv＝Cgd(2)-Cgd(3)；
Cgd(3)为第四FinFET单元结构的栅漏电容；
Cgtv为计算得到的所述栅极结构和所述有源区金属零层顶部的第零层通孔之间的寄生电容。
4.如权利要求2所述的拆分FinFET的寄生电容的结构，其特征在于：Cgd0的组成公式为：Cgd0＝Cdo+Cof+Cgtm；
Cof通过Cgd0、Cdo和Cgtm计算得到；
Cof为第一FinFET单元结构的所述栅极结构和所述嵌入式外延层之间的寄生电容。
5.如权利要求1所述的拆分FinFET的寄生电容的结构，其特征在于：所述栅极结构由栅介质层和栅极导电材料层叠加而成。
6.如权利要求5所述的拆分FinFET的寄生电容的结构，其特征在于：所述栅介质层包括高介电常数层，所述栅极导电材料层采用金属栅。
7.如权利要求1所述的拆分FinFET的寄生电容的结构，其特征在于：所述栅极结构覆盖所述鳍体的顶部表面和两个侧面。
8.如权利要求7所述的拆分FinFET的寄生电容的结构，其特征在于：Weff的计算公式为：
Weff＝2*Hfin+Wfin；
Hfin表示所述鳍体的高度，Wfin表示所述鳍体的顶部关键尺寸。
9.一种拆分FinFET的寄生电容的方法，其特征在于，包括如下步骤：
步骤一、设置一组第一种测试结构；
所述第一种测试结构的版图结构包括：多个平行排列的鳍体，多个平行排列的栅极结构；各所述第一种测试结构之间的所述鳍体的数量相同，所述栅极结构的数量相同，所述栅极结构的长度变化；
各所述第一种测试结构的单元结构采用第一FinFET单元结构；
所述第一FinFET单元结构包括：
形成于所述鳍体上的第二导电类型的第一阱区；
所述栅极结构覆盖在所述第一阱区的表面上，被所述栅极结构所覆盖的所述第一阱区组成沟道区；
在所述栅极结构两侧的所述第一阱区上形成有第一导电类型的轻掺杂漏区；
在所述栅极结构两侧侧面形成有侧墙；
在所述栅极结构两侧的所述鳍体中形成有和所述侧墙自对准的嵌入式外延层，在所述嵌入式外延层中形成有第一导电类型重掺杂的源区和漏区；
所述栅极结构的顶部通过栅极金属零层引出到栅极，所述源区通过顶部的有源区金属零层引出到源极，所述漏区通过顶部的有源区金属零层引出到漏极，所述第一阱区通过位于所述第一FinFET单元结构外的体电极引出；
步骤二、在第一种测试条件在对所述第一种测试结构进行测试；
所述第一种测试条件包括：将所述栅极设置为高电平，所述源极和所述漏极设置为低电平，所述体电极接地；之后将所述栅极接0V测试所述栅极与所述源极和漏极之间的电容并得到第一测试电容，令第一测试电容为Cmeas1；
步骤三、在第二种测试条件在对所述第二种测试结构进行测试；
第二种测试条件包括：将所述栅极设置为高电平，所述源极和所述漏极设置为低电平，所述体电极接地，之后将所述栅极接工作电压测试所述栅极与所述源极和漏极之间的电容并得到第二测试电容，令第二测试电容为Cmeas2；
步骤四、通过所述第一测试电容和所述第二测试电容得到Cgd0、Cgd、Cch、Cdo、Cnorm1和Cnorm2；
采用的计算公式包括：
Cnorm1＝(CLg1-CLg2)/[Weff*Nf*(Lg1-Lg2)]；
Cnorm2＝(CLg1-CLg2)/[Nf*(Lg1-Lg2)]；
Cgd0＝Cmeas1/(2*Nf*Np)；
Cgd＝Cmeas2/(Nf*Np)；
Cch＝Cgd-2*Cgd0
Cdo＝Cnorm2*Lg-Cch；
Cnorm1为第一归一化电容，Lg1为第一栅极长度，Lg2为第二栅极长度的，CLg1为对采用了第一栅极长度的所述第一种测试结构进行第二种测试条件测试得到的Cmeas2，CLg2为对采用了第二栅极长度的所述第一种测试结构进行第二种测试条件测试得到的Cmeas2，Weff为所述栅极结构的有效宽度，Nf表示所述第一种测试结构中的所述鳍体的数量；
Cnorm2为第二归一化电容；
Np表示所述第一种测试结构中的所述栅极结构的数量；
Cgd0为第一种测试条件下的第一FinFET单元结构的栅漏电容；
Cgd为第二种测试条件下的第一FinFET单元结构的栅漏电容；
Cch为第一FinFET单元结构的所述栅极结构和沟道区之间的寄生电容；
Cdo为第一FinFET单元结构的所述栅极结构和所述轻掺杂漏区之间直接交叠形成的寄生电容。
10.如权利要求9所述的拆分FinFET的寄生电容的方法，其特征在于：步骤一中还包括设置第二种测试结构以及第三种测试结构；
所述第二种测试结构的版图结构和所述第三种测试结构的版图结构都和一组第一种测试结构中的一个所述第一种测试结构的版图结构相同；
所述第二种测试结构的单元结构采用第二FinFET单元结构；
所述第二FinFET单元结构是在所述第一FinFET单元结构的基础上将所述第一阱区替换为第二阱区得到，所述第二阱区具有第一导电类型掺杂，使所述第二阱区和所述源区和所述漏区具有相同的掺杂类型；
在所述源区顶部的有源区金属零层顶部还形成有第零层通孔；
在所述漏区顶部的有源区金属零层顶部还形成有第零层通孔；
所述第三种测试结构的单元结构采用第三FinFET单元结构；
所述第三FinFET单元结构是在所述第二FinFET单元结构的基础上将所述源区顶部的有源区金属零层以及所述漏区顶部的有源区金属零层去除得到；
步骤三中，还采用所述第二种测试条件对所述第二种测试结构进行测试并得到Cmeas2(2)以及采用所述第二种测试条件对所述第三种测试结构进行测试并得到Cmeas2(1)；
步骤四中还包括如下计算步骤：
由Cmeas2(2)得到Cgd(2)，由Cmeas2(1)得到Cgd(1)，计算公式为；
Cgd(2)＝Cmeas2(2)/(Nf*Np)；
Cgd(1)＝Cmeas2(1)/(Nf*Np)；
由Cgd(2)和Cgd(1)得到Cgtm，计算公式为：
Cgtm＝Cgd(2)-Cgd(1)；
Cgd(2)为第二FinFET单元结构的栅漏电容；
Cgd(1)为第三FinFET单元结构的栅漏电容；
Cgtm为计算得到的所述栅极结构和所述有源区金属零层之间的寄生电容。
11.如权利要求9或10所述的拆分FinFET的寄生电容的方法，其特征在于：步骤一中还包括设置第四种测试结构；
所述第四种测试结构的版图结构和所述第二种测试结构的版图结构相同；
所述第四种测试结构的单元结构采用第四FinFET单元结构；
所述第四FinFET单元结构是在所述第二FinFET单元结构的基础上将所述源区的有源区金属零层顶部的第零层通孔以及所述漏区的有源区金属零层顶部的第零层通孔去除得到；
步骤三中，还采用所述第二种测试条件对所述第四种测试结构进行测试并得到Cmeas2(3)；
步骤四中还包括如下计算步骤：
由Cmeas2(3)得到Cgd(3)，由Cmeas2(3)得到Cgd(3)，计算公式为；
Cgd(3)＝Cmeas2(3)/(Nf*Np)；
由Cgd(2)和Cgd(3)得到Cgtv，计算公式为：
Cgtv＝Cgd(2)-Cgd(3)；
Cgd(3)为第四FinFET单元结构的栅漏电容；
Cgtv为计算得到的所述栅极结构和所述有源区金属零层顶部的第零层通孔之间的寄生电容。
12.如权利要求10所述的拆分FinFET的寄生电容的方法，其特征在于：Cgd0的组成公式为：Cgd0＝Cdo+Cof+Cgtm；
Cof通过Cgd0、Cdo和Cgtm计算得到；
Cof为第一FinFET单元结构的所述栅极结构和所述嵌入式外延层之间的寄生电容。
13.如权利要求9所述的拆分FinFET的寄生电容的方法，其特征在于：所述栅极结构由栅介质层和栅极导电材料层叠加而成。
14.如权利要求13所述的拆分FinFET的寄生电容的方法，其特征在于：所述栅介质层包括高介电常数层，所述栅极导电材料层采用金属栅。
15.如权利要求9所述的拆分FinFET的寄生电容的方法，其特征在于：所述栅极结构覆盖所述鳍体的顶部表面和两个侧面。
16.如权利要求15所述的拆分FinFET的寄生电容的方法，其特征在于：Weff的计算公式为：
Weff＝2*Hfin+Wfin；
Hfin表示所述鳍体的高度，Wfin表示所述鳍体的顶部关键尺寸。
CN202111097924.4A 2021-09-18 2021-09-18 拆分FinFET的寄生电容的结构和方法 Pending CN113948575A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111097924.4A CN113948575A (zh) 2021-09-18 2021-09-18 拆分FinFET的寄生电容的结构和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111097924.4A CN113948575A (zh) 2021-09-18 2021-09-18 拆分FinFET的寄生电容的结构和方法

Publications (1)

Publication Number Publication Date
CN113948575A true CN113948575A (zh) 2022-01-18

Family

ID=79328420

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111097924.4A Pending CN113948575A (zh) 2021-09-18 2021-09-18 拆分FinFET的寄生电容的结构和方法

Country Status (1)

Country Link
CN (1) CN113948575A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070161194A1 (en) * 2006-01-12 2007-07-12 Samsung Electronics, Co., Ltd. Method of measuring an effective channel length and an overlap length in a metal-oxide semiconductor field effect transistor
US20090184316A1 (en) * 2008-01-17 2009-07-23 Yu-Hao Hsu Method to extract gate to source/drain and overlap capacitances and test key structure therefor
US20130228778A1 (en) * 2012-03-02 2013-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of Extracting Fin Heights and Overlap Capacitance and Structures for Performing the Same
CN104022102A (zh) * 2013-02-28 2014-09-03 中芯国际集成电路制造(上海)有限公司 晶体管重叠电容的测试结构及其测试方法
CN104103628A (zh) * 2013-04-02 2014-10-15 中芯国际集成电路制造(上海)有限公司 晶体管重叠电容的测试结构及其测试方法
US20170242065A1 (en) * 2016-02-22 2017-08-24 National Chiao Tung University Method for parameter extraction of a semiconductor device
CN107978599A (zh) * 2016-10-21 2018-05-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、测量电容的方法
CN112366145A (zh) * 2020-10-26 2021-02-12 上海华力集成电路制造有限公司 一种用于ac校准的测试结构和测试方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070161194A1 (en) * 2006-01-12 2007-07-12 Samsung Electronics, Co., Ltd. Method of measuring an effective channel length and an overlap length in a metal-oxide semiconductor field effect transistor
US20090184316A1 (en) * 2008-01-17 2009-07-23 Yu-Hao Hsu Method to extract gate to source/drain and overlap capacitances and test key structure therefor
US20130228778A1 (en) * 2012-03-02 2013-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of Extracting Fin Heights and Overlap Capacitance and Structures for Performing the Same
CN103292677A (zh) * 2012-03-02 2013-09-11 台湾积体电路制造股份有限公司 用于提取鳍片高度和叠加电容的方法及实施该方法的结构
CN104022102A (zh) * 2013-02-28 2014-09-03 中芯国际集成电路制造(上海)有限公司 晶体管重叠电容的测试结构及其测试方法
CN104103628A (zh) * 2013-04-02 2014-10-15 中芯国际集成电路制造(上海)有限公司 晶体管重叠电容的测试结构及其测试方法
US20170242065A1 (en) * 2016-02-22 2017-08-24 National Chiao Tung University Method for parameter extraction of a semiconductor device
CN107978599A (zh) * 2016-10-21 2018-05-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、测量电容的方法
CN112366145A (zh) * 2020-10-26 2021-02-12 上海华力集成电路制造有限公司 一种用于ac校准的测试结构和测试方法

Similar Documents

Publication Publication Date Title
US8629435B2 (en) Methods of extracting fin heights and overlap capacitance and structures for performing the same
WO2011054280A1 (zh) 多重场板ldmos器件及其加工方法
CN106206735B (zh) Mosfet及其制造方法
CN103928402A (zh) 共用栅极的半导体结构及对应的形成方法
CN114823872B (zh) 一种全隔离衬底耐压功率半导体器件及其制造方法
US20180374792A1 (en) Layout technique for middle-end-of-line
US9673299B2 (en) Method for manufacturing split-gate power device
CN115513280A (zh) 沟槽型碳化硅mosfet结构及其制作方法
CN112201692A (zh) 全包围栅极鳍式场效应晶体管及其制造方法
EP3333899A1 (en) Thin-film transistor structure having three-dimensional fin-shaped channel and manufacturing method thereof
CN115084248A (zh) 屏蔽栅沟槽型mosfet的沟槽结构及形成方法
JP2005505136A (ja) 薄膜シリコン・オン・インシュレータ（ｓｏｉ）高電圧装置構造
CN103258813B (zh) 部分耗尽soi mosfet的测试结构及其形成方法
US11652170B2 (en) Trench field effect transistor structure free from contact hole
CN113948575A (zh) 拆分FinFET的寄生电容的结构和方法
CN104103628B (zh) 晶体管重叠电容的测试结构及其测试方法
CN108091695B (zh) 垂直双扩散场效应晶体管及其制作方法
CN104425605A (zh) 检测结构及其形成方法、检测方法
CN103915360B (zh) 检测晶体管重叠电容的方法、消除晶体管重叠电容的方法
CN111435682A (zh) 多通道环栅晶体管
CN114023647A (zh) 一种屏蔽栅沟槽mosfet及其制作方法
CN111211173B (zh) 一种具有高介电常数薄膜的鳍状横向功率mosfet器件
Chen et al. ESD diodes in a bulk Si gate-all-around vertically stacked horizontal nanowire technology
CN103887336A (zh) 半导体结构及其制造方法
CN112366145A (zh) 一种用于ac校准的测试结构和测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination