CN113948114A - 存储器单元布置和操作存储器单元布置的方法 - Google Patents

存储器单元布置和操作存储器单元布置的方法 Download PDF

Info

Publication number
CN113948114A
CN113948114A CN202110794412.7A CN202110794412A CN113948114A CN 113948114 A CN113948114 A CN 113948114A CN 202110794412 A CN202110794412 A CN 202110794412A CN 113948114 A CN113948114 A CN 113948114A
Authority
CN
China
Prior art keywords
memory cell
memory cells
memory
control
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110794412.7A
Other languages
English (en)
Other versions
CN113948114B (zh
Inventor
M·门内加
J·奥克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ferroelectric Memory Co ltd
Original Assignee
Ferroelectric Memory Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ferroelectric Memory Co ltd filed Critical Ferroelectric Memory Co ltd
Priority to CN202311611922.1A priority Critical patent/CN117524268A/zh
Publication of CN113948114A publication Critical patent/CN113948114A/zh
Application granted granted Critical
Publication of CN113948114B publication Critical patent/CN113948114B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/02—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using ferroelectric record carriers; Record carriers therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/06—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using record carriers having variable electrical capacitance; Record carriers therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2259—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种存储器单元布置，该存储器单元布置可包括：多条第一控制线；多条第二控制线；多条第三控制线；多个存储器单元集中的每个存储器单元集包括存储器单元并且分配给多条第一控制线中的对应的一条第一控制线，并且包括可经由对应的第一控制线、多个第二控制线中的对应的一条第二控制线和多条第三控制线寻址的至少第一存储器单元子集，以及可经由对应的第一控制线、多条第二控制线和多条第三控制线中的对应的一条第三控制线寻址的至少第二存储器单元子集。多条第三控制线中的对应的一条第三控制线对多个存储器单元集中的每个存储器单元集的第二存储器单元子集进行寻址。

Description

存储器单元布置和操作存储器单元布置的方法
技术领域
各个方面涉及一种存储器单元布置及其方法，例如用于操作存储器单元布置的方法。
背景技术
一般来说，在半导体行业中已经开发了各种计算机存储器技术。计算机存储器的基本构造块可被称为存储器单元。存储器单元可以是被配置为存储至少一条信息(例如，逐位)的电子电路。作为示例，存储器单元可以具有例如用逻辑“1”和逻辑“0”表示的至少两种存储状态。一般来说，信息可以被保持(存储)在存储器单元中，直到例如以受控的方式修改存储器单元的存储状态。存储在存储器单元中的信息可以通过确定存储器单元所处的存储状态来获得。目前，各种类型的存储器单元可以用于存储数据。通常，大量存储器单元可以处于存储器单元阵列中的方式来实现，其中，存储器单元中的每个或预定组的存储器单元可以是可单独寻址的。在这种情况下，可以通过相应地对存储器单元进行寻址来读出信息。此外，在半导体行业中已经开发了各种驱动器电路来控制存储器件的一个或多个存储器单元的操作。可以以每个单个存储器单元或至少各组存储器单元是明确可寻址的方式来实现存储器单元，例如，用于写入(例如，编程和/或擦除)和/或读取各个存储器单元或各组存储器单元。
附图说明
在附图中，相同的附图标记在不同的视图中通常指代相同的部分。附图不一定按比例绘制，而是通常将重点放在说明本发明的原理上。在以下描述中，参考以下附图描述了本发明的各个方面，在附图中：
图1示意性地示出了根据各个方面的存储器单元布置；
图2示意性地示出了根据各个方面的包括12个存储器单元的示例性存储器单元布置；
图3示意性地示出了根据各个方面的包括18个存储器单元的示例性存储器单元布置；
图4示意性地示出了根据各个方面的包括27个存储器单元的示例性存储器单元布置；
图5A示意性地示出了根据各个方面的基于电容器的存储器单元布置；
图5B示意性地示出了根据各个方面的基于电容器的存储器单元布置的立体图；
图6示出了根据各个方面的由一个或多个控制电路驱动的铁电存储器单元布置的立体图；
图7示出了根据各个方面的用于操作存储器单元布置的方法的示意性流程图；
图8A和图8B示出了根据各个方面的具有共享公共第一电极和公共第二电极的存储器单元的示例性存储器单元布置。
具体实施方式
下面的详细描述参考附图，这些附图通过举例说明的方式示出了本发明可以实施的具体细节和方面。这些方面被足够详细地描述，以使本领域技术人员能够实践本发明。在不脱离本发明的范围的情况下，可以利用其他方面，并且可以进行结构、逻辑和电气改变。各个方面不一定相互排斥，因为一些方面可以与一个或多个其他方面组合以形成新的方面。结合方法来描述各个方面，并且结合器件(例如，布置)来描述各个方面。然而，可以理解，结合方法描述的方面可以类似地应用于器件，反之亦然。
术语“至少一个”和“一个或多个”可以理解为包括大于或等于1的任何整数，即，1、2、3、4……等。术语“多个”可以理解为包括大于或等于2的任何整数，即，2、3、4、5……等。
关于一组元件的短语“……中的至少一个”在本文中可以用来表示从由元件组成的组中选出的至少一个元件。例如，关于一组元件的短语“……中的至少一个”在本文中可以用来表示以下中的一种选择：所列元件中的一个、所列元件中的一个的多个、多个单独的所列元件或所列元件的倍数的多个。
元件或一组元件“包括”另一元件或另一组元件的短语在本文中可以用来表示该另一元件或另一组元件可以是该元件或该组元件的一部分，或者该元件或该组元件可以被配置或形成为该另一元件或该另一组元件(例如，该元件可以是该另一元件)。
短语“明确分配”在本文中可以用来表示一对一分配(例如，分配，例如，对应)或双射分配。作为示例，明确分配给第二元件的第一元件可以包括明确分配给第一元件的第二元件。作为另一示例，明确分配给第二组元件的第一组元件可以包括第一组元件的每个元件明确分配给第二组元件的对应元件，并且第二组元件的对应元件明确分配给第一组元件的元件。
术语“连接”可在本文中关于节点、集成电路元件等使用，以表示电连接，其可以包括直接连接或间接连接，其中间接连接可以仅包括不影响所描述的电路或装置的实质功能的电流路径中的附加结构。在本文中用于描述一个或多个端子、节点、区、触点等之间的电连接的术语“导电连接”可以被理解为具有例如欧姆特性的导电连接，例如由电流路径中没有p-n结时的金属或退化的半导体提供。术语“导电连接”也可以被称为“流电连接”。
术语“电压”在本文可以相对于“一个或多个位线电压”、“一个或多个字线电压”、“一个或多个板线电压”、“一个或多个源线电压”、“一个或多个控制线电压”、“一个或多个基极电压”等来使用。作为示例，术语“基极电压”在本文中可以用来表示电路的参考电压和/或参考电势。就电路而言，基极电压也可以被称为地电压、地电势、虚拟地电压或零伏(0V)。电路的基极电压可以由用于操作电子电路的电源来定义。作为另一示例，术语“控制线电压”在本文中可以用来表示提供给例如存储器单元布置的控制线的电压(例如，“字线电压”可以提供给“字线”，“位线电压”可以提供给位线，并且“源线电压”可以提供给源线)。电压差(例如，电压降)的符号可以被定义为存储器单元内部(例如，在第一电极部分)的电势减去存储器单元的第二电极部分处的电势。
说明性地，根据包括节点或端子的电路的预期操作，可以对提供给节点或端子的电压假定任何合适的值。例如，位线电压(被称为VBL或VBL)可以根据存储器单元布置的预期操作而变化。类似地，字线电压(被称为VWL或VWL)、板线电压(被称为VPL或VPL)和/或源线电压(被称为VSL或VSL)可以根据存储器单元布置的预期操作而变化。提供给节点或端子的电压可以由施加给该节点或端子的相对于电路的基极电压(被称为VB)的相应电势来定义。此外，与电路的两个不同节点或端子相关联的电压降可以由施加在两个节点或端子处的相应电压/电势来定义。作为示例，与存储器单元布置的存储器单元(例如，存储器单元的电极)相关联的位线电压降可以由施加在对应的存储器单元(例如，存储器单元的电极)的相应电压/电势来定义。
在一些方面，例如，两个电压可以通过诸如“更大”、“更高”、“更低”、“更小”或“相等”的相对术语来相互比较。应理解，在一些方面，比较可以包括电压值的符号(正或负)，或者在其他方面，考虑绝对电压值(也被称为幅值，或者例如电压脉冲的幅度)用于比较。
根据各个方面，可以经由对应的存取器件来寻址存储器单元。存取器件可以包括或可以是例如场效应晶体管(FET)，比如n型场效应晶体管或p型场效应晶体管，传输门，比如基于n型传输门或基于p型传输门，等等。存取器件可以具有与之相关联的阈值电压。存取器件(例如，场效应晶体管)的阈值电压可以由存取器件(例如，场效应晶体管)的属性来定义，例如材料、掺杂等，并且因此它可以是存取器件的(例如，固有的)属性。
根据各个方面，存储器单元可以具有与其相关联的至少两种不同状态，这两种状态例如具有两种不同的电导率，两种不同的电导率可以被确定以评估存储器单元处于该至少两种不同状态中的哪一种。存储器单元通常可以包括相变的或基于相变的存储器单元、铁电的或基于铁电的存储器单元、剩余可极化存储器单元、电容的或基于电容的存储器单元，和/或铁电电容的或基于铁电电容的存储器单元(“FeCAP”)。存储器单元可以至少包括第一存储状态和第二存储状态。在一些方面，存储器单元所处的存储状态可能影响存储器单元读出期间的电流特性和/或电压特性。第一存储状态可以例如与逻辑“1”相关联，并且第二存储状态可以例如与逻辑“0”相关联。然而，存储状态的定义和/或逻辑“0”和逻辑“1”的定义可以任意选择。
例如，相变存储器单元可以包括相变部分。相变部分可以用于例如在存储器单元中实现存储功能。相变部分可以包括第一相态和第二相态。例如，相变存储器单元可以在施加电信号时从第一相态改变到第二相态，反之亦然，并且可以保持在相应的相态至少一段时间(被称为保持时间)。
根据各个方面，剩余可极化存储器单元可以包括剩余的可极化部分(也称为剩余可极化部分)。剩余可极化部分可以用于例如在存储器单元中实现存储功能。因此，根据各个方面，存储器单元可以被实现为电容器结构，例如，剩余可极化电容器(也被称为铁电电容器——“FeCaP”)。一般来说，在所施加的电场E减小到零时材料可以保持极化的情况下，材料部分(例如，材料层)中可以存在剩余极化(也被称为保持力或剩磁)；因此，可以检测材料部分的电极化P的特定值。说明性地，当电场减小到零时，材料中剩余的极化可以被称为剩余极化或残余极化。因此，在施加的电场被去除的情况下，材料的剩磁可以是材料中残余极化的量度。一般来说，铁电性和反铁电性可以是描述材料剩余极化的概念，类似于用于描述磁性材料剩余磁化的铁磁性和反铁磁性。
此外，剩余可极化材料可以包括自发可极化，例如，参考材料的极化能力超过电介质极化。材料的矫顽性可以是去除剩余极化所需的反向极化电场强度的量度。根据各个方面，矫顽电场(也被称为矫顽场)可以是或代表对剩余可极化层去极化所需的电场。剩余极化可以通过分析例如极化P对电场E的曲线图中的一个或多个磁滞测量值(例如，磁滞曲线)来评估，其中材料被极化至相反的方向。可以使用电容光谱学来分析，例如，通过静态(C-V)和/或时间分辨测量，或者通过极化电压(P-V)或正上负下(PUND)测量来分析材料的极化能力(电介质极化、自发极化和剩余极化)。
剩余可极化部分的极化状态可以通过电容器结构来切换。剩余可极化部分的极化状态可以通过电容器结构来读出。剩余可极化部分的极化状态可以定义例如存储器单元的存储状态。作为示例，剩余可极化部分的极化状态可以影响电容器结构的一个或多个电特性，例如，在对电容器结构充电期间的充电电流。
在通常的电容器结构中，存储在其中的电荷量可以用于定义存储状态，例如，存储在电容器结构中的第一电荷量可以定义第一存储状态，并且存储在电容器结构中的第二电荷量可以定义第二存储状态。
根据各个方面，写入存储器单元或执行存储器单元的写入操作可以包括将存储器单元所处的存储状态从(例如，第一)存储状态修改为另一(例如，第二)存储状态的操作或工艺。根据各个方面，写入存储器单元可以包括对存储器单元进行编程(例如，执行存储器单元的编程操作)，其中存储器单元在编程之后所处的存储状态可以被称为“已编程状态”。例如，对剩余可极化存储器单元进行编程可以将剩余可极化存储器单元的极化状态从第一极化状态修改为第二极化状态(例如，与第一极化状态相反)。根据各个方面，写入存储器单元可以包括擦除存储器单元(例如，执行存储器单元的擦除操作)，其中在擦除之后存储器单元所处的存储状态可以被称为“已擦除状态”。例如，擦除剩余可极化存储器单元可以将剩余可极化存储器单元的极化状态从第二极化状态修改为第一极化状态。作为示例，已编程状态可以与逻辑“1”相关联，并且已擦除状态可以与逻辑“0”相关联。然而，已编程状态和已擦除状态的定义可以任意选择。
术语“切换”在本文中可以用来描述存储器单元所处的存储状态的修改。例如，在存储器单元处于第一存储状态的情况下，可以切换存储器单元所处的存储状态，使得在切换之后，存储器单元可以处于与第一存储状态不同的第二存储状态。因此，术语“切换”在本文中可以用来描述存储器单元所处的存储状态从第一存储状态到第二存储状态的修改。术语“切换”在本文中也可以用来描述极化的修改，例如剩余可极化部分的修改。例如，可以切换剩余可极化部分的极化，使得极化的符号从正变到负或者从负变到正，而极化的绝对值在一些方面可以保持基本不变。
根据各个方面，基于铁电电容器的存储器单元(“FeCAP”)可以包括包含铁电材料作为剩余可极化部分的电容器结构(例如，铁电电容器)。术语“铁电体”在本文中可以用于例如描述示出滞后充电电压关系(Q-V)的材料。铁电材料可以是或可以包括铁电HfO2。铁电HfO2可以包括可以表现出铁电性质的任何形式的氧化铪。这可以包括，例如，HfO2、ZrO2、HfO2和ZrO2的固溶体(例如但不限于1:1的混合物)或掺杂下列元件中的一种或多种或被下列元件中的一种或多种取代的HfO2(非穷举性列表)：硅、铝、钆、钇、镧、锶、锆、任何稀土元素或适于在氧化铪中提供或维持铁电性的任何其他掺杂物(也被称为掺杂剂)。根据各个方面，铁电材料可以是用于剩余可极化部分的材料的示例。根据各个方面，铁电部分可以是剩余可极化部分的示例。
在半导体行业，非易失性存储器技术的集成对微控制器(MCU)等片上系统产品而言可以是有用的。根据各个方面，非易失性存储器可以被集成紧挨在处理器的处理器核心处。作为另一示例，一个或多个非易失性存储器可以用作大容量存储器件的一部分。在一些方面，非易失性存储器技术可以基于如下所描述的存储器单元布置。存储器单元布置可以包括FeCAP存储器单元。由于包含在FeCAP存储器单元中的铁电材料可以具有至少两种稳定的极化状态，因此铁电电容器可以用作非易失性存储器单元。因此，FeCAP存储器单元通过电容器结构的至少第一电极与第二电极之间的铁电材料来存储数据。根据各个方面，基于非易失性场效应晶体管的存储器结构或存储器单元可以在从几小时(例如，超过5小时)到几十年(例如，10年、20年等)的时间段内存储数据，而易失性存储器单元可以在从纳秒到数小时(例如，少于5小时)的时间段内存储数据。
与其他新兴存储器技术相比，剩余可极化存储器单元，比如基于FeCAP的存储器单元可以集成在前道工序(FEoL)和/或后道工序(BEoL)的工艺流程中，这是因为它可以实现为电容器类型的存储器。因此，基于FeCAP的存储器单元的集成可以符合标准FEoL和/或BEoL互补金属氧化物半导体(CMOS)工艺流程。因此，各种集成方案可以用于在不同的工艺技术中集成基于FeCAP的存储器单元。
在一些方面，存储器单元布置(例如，包括多个存储器单元的阵列)可以基于一个或多个写入操作(例如，编程和/或擦除操作)和/或一个或多个读出操作来操作。例如，在写入操作期间，预定电压可以被提供到电线(也被称为控制线或驱动器线)，其中，电线可以连接到存储器单元的各个节点(例如，各个电极)，以允许期望的操作。电线可以被称为例如位线、字线、板线和/或源线。所有不期待被写入的存储器单元可能会看到至少小于编程电压的电压。编程电压可以由存储器单元的类型和/或设计来定义。在一些方面，编程电压可以处于从约1V至约10V的范围内。编程电压可以经由一个或多个电测量值来确定。各种定时可以用于提供相应电压，例如，提供期望的写入电压和/或期望的读出电压。
一般来说，存储器单元布置可以包括可经由对应的寻址方案被单独或成组地存取的多个(例如，易失性或非易失性)存储器单元。矩阵架构可以例如被称为“或非”或“与非”架构，这取决于相邻存储器单元彼此连接的方式，即取决于相邻存储器单元的端子被共享的方式，但不限于这两种类型(另一种类型例如是“与”架构)。例如，在“与非”架构中，存储器单元可以被组织在存储器单元的扇区(也被称为块)中，其中存储器单元串联连接成串(例如，源极区和漏极区由相邻的晶体管共享)，并且该串连接到第一控制线和第二控制线。例如，与非门架构中的存储器单元组可以彼此串联连接。在或非架构中，存储器单元可以彼此并联连接。因此，“与非”架构可能更适合串行存取存储在存储器单元中的数据，而“或非”架构可能更适合随机存取存储在存储器单元中的数据。
各个方面涉及包括一个或多个存储器单元的存储器单元布置。一个或多个存储器单元可以是例如一个或多个FeCAP存储器单元。在一些方面，控制电路可以被配置为执行和/或指示与存储器单元布置的一个或多个存储器单元的写入相关联的一个或多个写入操作。在一些方面，控制电路可以用于控制存储器单元布置的单个存储器单元的写入(说明性地，预期待写入的存储器单元)。根据各个方面，写入存储器单元可以包括将存储器单元从至少两种存储状态中的一种带入存储器单元的至少两种存储状态中的另一种。
根据各个方面，存储器单元布置可以包括多个存储器单元集。多个存储器单元集中的每个存储器单元集可以包括多个存储器单元。存储器单元布置还可以包括多条第一控制线、多条第二控制线和多条第三控制线。多个存储器单元集中的每个存储器单元集可以分配给多条第一控制线中的对应的第一控制线。多个存储器单元集中的每个存储器单元集可以包括可经由对应的第一控制线、多条第二控制线中对应的第二控制线以及多条第三控制线来寻址的至少一个第一存储器单元子集。多个存储器单元集中的每个存储器单元集可以包括可经由对应的第一控制线、多条第二控制线以及多条第三控制线中对应的第三控制线寻址的至少一个第二存储器单元子集。多条第三控制线中的对应的第三控制线可以寻址多个存储器单元集中的每个存储器单元集的第二存储器单元子集。
根据各个方面，存储器单元布置可以包括多个存储器单元集。多个存储器单元集中的每个存储器单元集可以包括多个存储器单元。各个存储器单元集的多个存储器单元中的每个存储器单元可以明确分配给多个第一存储器单元子集中的一个第一存储器单元子集以及多个第二存储器单元子集中的一个第二存储器单元子集。存储器单元布置可以包括多个存取器件集。每个存取器件集可以包括一个或多个(例如，两个或多个)存取器件。多个存取器件集中的每一个可以明确分配给多个存储器单元集中对应的存储器单元集。例如，多个存取器件集中的每个存取器件集、一个或多个(例如，两个或多个)存取器件中的每个存取器件可以明确分配给对应的存储器单元集的多个第一子集中的一个第一子集。存储器单元布置可以包括多条第一控制线。多条第一控制线中的每一条可以明确分配给多个存取器件集中的一个存取器件集。存储器单元布置可以包括多条第二控制线。多条第二控制线中的每一条可以分配给多个存取器件集中的每一个的对应的存取器件。存储器单元布置可以包括多条第三控制线。多条第三控制线中的每一条可以分配给多个存储器单元集中的每一个存储器单元集的多个第二存储器单元子集的对应的第二存储器单元子集。
根据各个方面，存储器单元布置可以包括：第一存储器单元集，该第一存储器单元集包括第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元；以及第二存储器单元集，该第二存储器单元集包括第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元。存储器单元布置可以包括第一控制线集，该第一控制线集包括分配给第一存储器单元集的每个存储器单元的第一控制线以及分配给第二存储器单元集的每个存储器单元的第二控制线。存储器单元布置可以包括第二控制线集，该第二控制线集包括第一控制线和第二控制线，第二控制线集的第一控制线分配给第一存储器单元集的第一存储器单元和第二存储器单元以及第二存储器单元集的第一存储器单元和第二存储器单元，并且第二控制线集的第二控制线分配给第一存储器单元集的第三存储器单元和第四存储器单元以及第二存储器单元集的第三存储器单元和第四存储器单元。存储器单元布置可以包括第三控制线集，该第三控制线集包括第一控制线和第二控制线，第三控制线集的第一控制线分配给第一存储器单元集的第一存储器单元和第三存储器单元以及第二存储器单元集的第一存储器单元和第三存储器单元，并且第三控制线集的第二控制线分配给第一存储器单元集的第二存储器单元和第四存储器单元以及第二存储器单元集的第二存储器单元和第四存储器单元。
根据各个方面，存储器单元布置可以包括：第一存储器单元集，该第一存储器单元集包括第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元；以及第二存储器单元集，该第二存储器单元集包括第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元。存储器单元布置可以包括分配给第一存储器单元集的每个存储器单元的第一位线以及分配给第二存储器单元集的每个存储器单元的第二位线。存储器单元布置可以包括：第一字线，该第一字线分配给第一存储器单元集的第一存储器单元和第二存储器单元以及第二存储器单元集的第一存储器单元和第二存储器单元；以及第二字线，该第二字线分配给第一存储器单元集的第三存储器单元和第四存储器单元以及第二存储器单元集的第三存储器单元和第四存储器单元。存储器单元布置可以包括：第一板线，该第一板线分配给第一存储器单元集的第一存储器单元和第三存储器单元以及第二存储器单元集的第一存储器单元和第三存储器单元；以及第二板线，该第二板线分配给第一存储器单元集的第二存储器单元和第四存储器单元以及第二存储器单元集的第二存储器单元和第四存储器单元。
根据各个方面，存储器单元布置可以包括第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元、第五存储器单元、第六存储器单元、第七存储器单元和第八存储器单元。存储器单元布置可以包括分配给第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元的第一位线。存储器单元布置可以包括分配给第五存储器单元、第六存储器单元、第七存储器单元和第八存储器单元的第二位线。存储器单元布置可以包括分配给第一存储器单元、第二存储器单元、第五存储器单元和第六存储器单元的第一字线，以及分配给第三存储器单元、第四存储器单元、第七存储器单元和第八存储器单元的第二字线。存储器单元布置可以包括分配给第一存储器单元、第三存储器单元、第五存储器单元和第七存储器单元的第一板线。存储器单元布置可以包括分配给第二存储器单元、第四存储器单元、第六存储器单元和第八存储器单元的第二板线。
根据各个方面，一种方法，例如操作存储器单元布置的方法，可以包括将第一电压施加到与多个存储器单元中待寻址(例如，待编程、待擦除或待读出)的存储器单元相对应的多条第一控制线中的第一控制线。方法还可以包括将第二电压施加到与待寻址的存储器单元相对应的多条第二控制线中的第二控制线。该方法可以包括将第三电压施加到与待寻址的存储器单元相对应的多条第三控制线中的第三控制线。
图1示意性地图示了根据各个方面的存储器单元布置100的示例性配置。存储器单元布置100可以包括多条第一控制线104(1-N)。在下文中，多条第一控制线104(1-N)也可以被称为第一控制线集104(1-N)、位线104(1-N)或多条位线104(1-N)。然而，可以对关于第一控制线104(1-N)所使用的术语“位线”进行不同选择。多条第一控制线104(1-N)可以包括第一数量N的第一控制线104(n)。因此，多条第一控制线104(1-N)可以包括从n＝1到n＝nmax的第一控制线104(n)，其中，第一数量N可以对应于nmax。第一数量N可以是大于1的整数(例如两个或多于两个，例如大于一百，例如大于一千，例如大于一万)。存储器单元布置100可以包括多个存储器单元集102(1-N)。多个存储器单元集102(1-N)可以包括等于第一数量N的多个存储器单元集102(n)。多个存储器单元集102(1-N)中的每个存储器单元集102(n)可以分配给多条第一控制线104(1-N)中的多条第一控制线对应的第一控制线104(n)。例如，多个存储器单元集102(1-N)中的每个存储器单元集102(n)可以明确(例如，双射地)分配给多条第一控制线104(1-N)中的多条第一控制线对应的第一控制线104(n)。例如，存储器单元集102(n*)可以明确分配给对应的第一控制线104(n*)，并且第一控制线104(n*)可以明确分配给存储器单元集102(n*)。在下文中，*符号可以为对应的变量定义一个特定的整数，例如为变量n定义特定的n*，为变量m定义特定的m*和/或为变量p定义特定的p*。
存储器单元布置100可以包括多条第二控制线106(1-M)。在下文中，多条第二控制线106(1-M)也可以被称为第二控制线集106(1-M)、字线106(1-M)或多条字线106(1-M)。然而，可以对关于第二控制线106(1-M)使用的术语“字线”进行不同选择。多条第二控制线106(1-M)可以包括第二数量的第二控制线106(m)。因此，多条第二控制线106(1-M)可以包括从m＝1到m＝mmax的第二控制线106(m)，其中，第二数量M可以对应于mmax。第二数量M可以是大于1的整数(例如两个或多于两个，例如大于一百，例如大于一千，例如大于一万)。
存储器单元布置100可以包括多条第三控制线108(1-P)。在下文中，多条第三控制线108(1-P)也可以被称为第三控制线集108(1-P)、板线108(1-P)或多条板线108(1-P)。然而，可以对关于第三控制线108(1-P)使用的术语“板线”进行不同选择。多条第三控制线108(1-P)可以包括第三数量P的第三控制线108(p)。因此，多条第三控制线108(1-P)可以包括从p＝1到p＝pmax的第三控制线108(p)，其中，第三数量P可以对应于pmax。第三数量P可以是大于1的整数(例如两个或多个，例如大于一百，例如大于一千，例如大于一万)。
存储器单元布置100可以包括多个存储器单元2(1-N，1-M，1-P)，其中，符号(1-N，1-M，1-P)也可以用符号(N，M，P)来描述，其中，n＝1-N，m＝1-M，并且p＝1-P，因此，n是1至N范围内的任何整数值，m是1至M范围内的任何整数值，并且p是1至P范围内的任何整数值。尽管图1示出了八个存储器单元是N＝2、M＝2和P＝2的示例，但是应注意，存储器单元布置100可以包括由任何第一数量N、任何第二数量M和任何第三数量P所描述的任意数量的存储器单元。
存储器单元布置100的多个存储器单元2(1-N，1-M，1-P)中的每个存储器单元2(n，m，p)可以与第一控制线104(n)、第二控制线106(m)和第三控制线108(p)相对应。多个存储器单元2(1-N，1-M，1-P)可以包括等于第一数量N、第二数量M和第三数量P的乘积(乘法乘积)的多个存储器单元2(n，m，p)，即，存储器单元2(n，m，p)的数量可以等于N*M*P。多个存储器单元2(1-N，1-M，1-P)中的每个存储器单元2(n，m，p)可以是易失性或非易失性存储器单元。
多个存储器单元集102(1-N)中的每个存储器单元集102(n)可以包括多个存储器单元2(n，1-M，1-P)。多个存储器单元集102(1-N)中的每个存储器单元集102(n)可以包括可经由对应的第一控制线104(n)、多条第二控制线106(1-M)中的对应的第二控制线106(m)和多条第三控制线108(1-P)寻址的至少一个第一存储器单元子集。多个存储器单元集102(1-N)中的每个存储器单元集102(n)可以包括可经由对应的第一控制线104(n)、多条第二控制线106(1-M)和多条第三控制线108(1-P)中的对应的第三控制线108(p)寻址的至少一个第二存储器单元子集。对应的第三控制线108(p)可以寻址多个存储器单元集102(1-N)中的每个存储器单元集102(n)的第二存储器单元子集。
例如，存储器单元集102(n*)可以包括可经由对应的第一控制线104(n*)、对应的第二控制线106(m*)和多条第三控制线108(1-P)寻址的至少一个第一存储器单元子集。此外，存储器单元集102(n*)可以包括可经由对应的第一控制线104(n*)、多条第二控制线106(1-M)和对应的第三控制线108(p*)寻址的至少一个第二存储器单元子集。
根据各个方面，多个存储器单元集102(1-N)中的每个存储器单元集102(n)可以包括多个第一存储器单元子集，多个第一存储器单元子集包括该第一存储器单元子集和一个或多个附加的第一存储器单元子集。一个或多个附加的第一存储器单元子集可以经由对应的第一控制线104(n*)、多条第二控制线106(1-M)中的一条或多条对应的其他第二控制线106(m\m*)(即，除了第二控制线106(m*)之外的一条或多条对应的第二控制线106(n))和多条第三控制线108(1-P)寻址。例如，对于第一存储器单元集102(1)，多个第一存储器单元子集可以包括包含存储器单元2(1，1，1-P)的第一存储器单元子集以及包含存储器单元2(1，2，1-P)的附加的第一存储器单元子集。
对于多个存储器单元集102(1-N)中的每个存储器单元集102(n)，多个第一存储器单元子集可以包括等于第二数量M的多个第一存储器单元子集。对于多个存储器单元集102(1-N)中的每个存储器单元集102(n)，多个第一存储器单元子集中的每个第一存储器单元子集可以包括等于第三数量P的多个存储器单元。
根据各个方面，多个存储器单元集102(1-N)中的每个存储器单元集102(n)可以包括多个第二存储器单元子集，多个第二存储器单元子集包括第二存储器单元子集和一个或多个附加的第二存储器单元子集。一个或多个附加的第二存储器单元子集可以经由对应的第一控制线104(n*)、多条第二控制线106(1-M)和多条第三控制线108(1-P)中的一条或多条对应的其他第三控制线108(p\p*)(即，除了第三控制线108(p*)之外的一条或多条对应的第三控制线108(p*))寻址。例如，对于第一存储器单元集102(1)，多个第二存储器单元子集可以包括包含存储器单元2(1，1-M，1)的第二存储器单元子集以及包含存储器单元2(1，1-M，2)的附加的第二存储器单元子集。
对于多个存储器单元集102(1-N)中的每个存储器单元集102(n)，多个第二存储器单元子集中的每个第二存储器单元子集可以包括等于第二数量M的多个存储器单元。
根据各个方面，对于多个第一存储器单元子集中的每个第一存储器单元子集，各个第一存储器单元子集的所有存储器单元可以被布置在对应的空间区(例如，三维空间中的区)中。所有多个第一存储器单元子集的空间区(所有存储器单元集102(n)的所有第一存储器单元子集的空间区)可以被布置成阵列配置，例如矩阵架构。(二维)阵列A(n＝1-N，m＝1-M)可以包括N×M个空间区。例如，阵列(或矩阵)A(n＝1-N，m＝1-M)可以包括N个矩阵列和M个矩阵行。根据各个方面，存储器单元布置100的所有存储器单元2(n，m，p)可以以三维(例如，规则三维)阵列配置布置。阵列A(n＝1-N，m＝1-M，p＝1-P)可以包括N×M×P的存储器单元。例如，三维阵列A(n＝1-N，m＝1-M，p＝1-P)可以包括P倍的二维阵列A(n＝1-N，m＝1-M)。例如，层可以包括二维阵列A(n＝1-N，m＝1-M)(例如，对于p＝1)，而另一个层(例如，位于上方或下方，例如直接位于上方或正下方)可以包括另一个二维阵列A(n＝1-N，m＝1-M)(例如，对于p＝2)。仅作为示例，参见图5B，其示出了2×2×2存储器单元的阵列A(n＝1-2，m＝1-2，p＝1-2)。如以上所描述的，第一数量N、第二数量M和/或第三数量P中的每一个可以是大于1的整数(例如两个或多于两个，例如大于一百，例如大于一千，例如大于一万)。因此，阵列A(n＝1-N，m＝1-M)和/或阵列A(n＝1-N，m＝1-M，p＝1-P)可以包括任意数量的存储器单元2(n，m，p)。
根据各个方面，存储器单元布置100可以包括多个存取器件100(1-N，1-M)。对于多个存储器单元集102(1-N)中的每个存储器单元集102(n)，每个第一存储器单元子集(例如，第一存储器单元子集或多个第一存储器单元子集)可以分配给多个存取器件110(1-N，1-M)中的对应的存取器件110(n，m)。第一存储器单元子集的每一个可以经由对应的存取器件110(n，m)寻址。各个对应的存取器件110(n，m)可以将各个第一存储器单元子集连接到由对应的第二控制线106(m)控制的对应的第一控制线104(n)。例如，第一存储器单元子集可以明确分配给对应的第一控制线104(n*)和对应的第二控制线106(m*)，并且对应的存取器件110(n*，m*)可以将第一存储器单元子集连接到由对应的第二控制线106(m*)控制的对应的第一控制线104(n*)。
多个存取器件110(1-N，1-M)可以包括第四数量N×M的存取器件110(n，m)。第四数量N×M可以等于第一数量N和第二数量M的乘积。
例如，每个存取器件110(n，m)可以明确分配给多个存取器件集110(1-N)中的存取器件集110(n)。多个存取器件集110(1-N)中的每个存取器件集110(n)可以明确分配给多个存储器单元集102(1-N)中的对应的存储器单元集102(n)。多个存取器件集110(1-N)中的每个存取器件集110(n)可以包括一个或多个(例如，两个或多个)存取器件110(n，1-M)。对于多个存储器单元集102(1-N)中的每个存储器单元集102(n)，每个存取器件110(n，1-M)可以明确分配有多个存储器单元子集的第一存储器单元子集。多条第一控制线104(1-N)中的每条第一控制线104(n)可以明确分配给多个存取器件集110(1-N)中的存取器件集110(n)。多条第二控制线106(1-M)中的每条第二控制线106(m)可以分配给多个存取器件集110(1-N)中的每个存取器件集110(n)的对应的存取器件110(n，m)。例如，多条第二控制线106(1-M)中的第二控制线106(m*)可以分配给多个存取器件集110(1-N)中的每一个存取器件集的对应的存取器件110(1-N，m*)。
根据各个方面，(多个存取器件110(n，m)中的)一个或多个存取器件110(n，m)可以包括各自的传输门或各自的晶体管，比如场效应晶体管。每个存取器件110(n，m)可以包括第一控制节点(例如，源极节点)、第二控制节点(例如，栅极节点)和第三节点(例如，漏极节点)。每个存取器件110(n，m)的第一控制节点可以连接到多条第一控制线104(1-N)中的对应的第一控制线104(n)。每个存取器件110(n，m)的第二控制节点可以连接到多条第二控制线106(1-M)中的对应的第二控制线106(m)。每个存取器件110(n，m)的第三控制节点可以连接到多条第四控制线112(1-N，1-M)中的对应的第四控制线112(n，m)。存取器件110(n，m)的第一控制节点和第三控制节点(例如，每个存取器件)的电特性可以经由第二控制节点来控制。电特性可以包括与第一控制节点和第三控制节点之间的电流相关联的电阻。
根据各个方面，存储器单元布置100可以包括多条第四控制线112(1-N，1-M)。在下文中，多条第四控制线112(1-N，1-M)也可以被称为第四控制线集112(1-N，1-M)、源线112(1-N，1-M)或多条源线112(1-N，1-M)。然而，可以对关于第四控制线112(1-N，1-M)使用的术语“源线”进行不同选择。多条第四控制线112(1-N，1-M)可以包括等于第四数量N×M的多条第四控制线112(n，m)。多条第四控制线112(1-N，1-M)中的每条第四控制线112(n，m)可以将(多个第一存储器单元子集中的)各个第一存储器单元子集与对应的存取器件110(n，m)连接。例如，第四控制线112(n*，m*)将与存取器件110(n*，m*)相关联的第一存储器单元子集与存取器件110(n*，m*)连接。根据各个方面，每个存取器件110(n，m)可以被配置为使得没有连续电流从对应的第一控制线104(n)流向对应的第四控制线112(n，m)。
例如，三维阵列类型的存储器单元布置100可以由本文描述的第一数量N、第二数量M和第三数量P来描述。
图1示例性地示出了N＝2、M＝2和P＝2的存储器单元布置100，即，两条第一控制线104(1-2)(例如，两条位线104(1-2)，比如第一位线104(1)和第二位线104(2))、两条第二控制线106(1-2)(例如，两条字线106(1-2)，比如第一字线106(1)和第二字线106(2))以及两条第三控制线108(1-2)(例如，两条板线108(1-2)，比如第一板线108(1)和第二板线108(2))。
多个存储器单元集102(1-2)可以包括第一存储器单元集102(1)和第二存储器单元集102(2)。第一存储器单元集102(1)可以包括第一存储器单元2(1，1，1)、第二存储器单元2(1，1，2)、第三存储器单元2(1，2，1)和第四存储器单元2(1，2，2)。第二存储器单元集102(2)可以包括第一存储器单元2(2，1，1)、第二存储器单元2(2，1，2)、第三存储器单元2(2，2，1)和第四存储器单元2(2，2，2)。例如，第二存储器单元集102(2)的第一存储器单元2(2，1，1)可以是第五存储器单元2(2，1，1)，第二存储器单元集102(2)的第二存储器单元2(2，1，2)可以是第六存储器单元2(2，1，2)，第二存储器单元集102(2)的第三存储器单元2(2，2，1)可以是第七存储器单元2(2，2，1)，并且第二存储器单元集102(2)的第四存储器单元2(2，2，2)可以是第八存储器单元2(2，2，2)。
多个第一存储器单元子集可以包括包含存储器单元2(1，1，1-2)的第一存储器单元子集以及附加的第一存储器单元子集2(1，2，1-2)。多个第二存储器单元子集可以包括第二存储器单元子集2(1，1-2，1)和附加的第二存储器单元子集2(1，1-2，2)。
第一位线104(1)可以分配给第一存储器单元2(1，1，1)、第二存储器单元2(1，1，2)、第三存储器单元2(1，2，1)和第四存储器单元2(1，2，2)。第二位线104(2)可以分配给第五存储器单元2(2，1，1)、第六存储器单元2(2，1，2)、第七存储器单元2(2，2，1)和第八存储器单元2(2，2，2)。第一字线106(1)可以分配给第一存储器单元2(1，1，1)、第二存储器单元2(1，1，2)、第五存储器单元2(2，1，1)和第六存储器单元2(2，1，2)。第二字线106(2)可以分配给第三存储器单元2(1，2，1)、第四存储器单元2(1，2，2)、第七存储器单元2(2，2，1)和第八存储器单元2(2，2，2)。第一板线108(1)可以分配给第一存储器单元2(1，1，1)、第三存储器单元2(1，2，1)、第五存储器单元2(2，1，1)和第七存储器单元2(2，2，1)。第二板线108(2)可以分配给第二存储器单元2(1，1，2)、第四存储器单元2(1，2，2)、第六存储器单元2(2，1，2)和第八存储器单元2(2，2，2)。
多个存取器件110(1-2，1-2)可以包括第一存取器件110(1，1)、第二存取器件110(1，2)、第三存取器件110(2，1)和第四存取器件110(2，2)。第一字线106(1)可以被配置为控制第一存取器件110(1，1)将第一位线104(1)连接到第一存储器单元2(1，1，1)和第二存储器单元2(1，1，2)。例如，第一存取器件110(1，1)可以将第一存储器单元2(1，1，1)和第二存储器单元2(1，1，2)连接到由第一字线106(1)控制的第一位线104(1)。第一字线106(1)还可以被配置为控制第三存取器件110(2，1)将第二位线104(2)连接到第五存储器单元2(2，1，1)和第六存储器单元2(2，1，2)。例如，第三存取器件110(2，1)可以将第五存储器单元2(2，1，1)和第六存储器单元2(2，1，2)连接到由第一字线106(1)控制的第二位线104(2)。第二字线106(2)可以被配置为控制第二存取器件110(1，2)将第二位线104(2)连接到第三存储器单元2(1，2，1)和第四存储器单元2(1，2，2)。例如，第二存取器件110(1，2)可以将第三存储器单元2(1，2，1)和第四存储器单元2(1，2，2)连接到由第二字线106(2)控制的第二位线104(2)。第二字线106(2)还可以被配置为控制第四存取器件110(2，2)将第二位线104(2)连接到第七存储器单元2(2，2，1)和第八存储器单元2(2，2，2)。例如，第四存取器件110(2，2)可以将第七存储器单元2(2，2，1)和第八存储器单元2(2，2，2)连接到由第二字线106(2)控制的第二位线104(2)。
以如上所描述的类似方式，图2示意性地图示了根据各个方面的N＝2、M＝3和P＝2的存储器单元布置100的示例性配置；图3示意性地图示了根据各个方面的N＝2、M＝3和P＝3的存储器单元布置100的示例性配置；以及图4示意性地图示了根据各个方面的N＝3、M＝3和P＝3的存储器单元布置100的示例性配置。
应理解，根据各个方面，对于N大于2、M大于3和/或P大于3，可以以相同或相似的方式配置存储器单元布置100的其他配置。
图5A示意性地图示了根据各个方面的基于电容器的存储器单元布置100的示例性配置。图5B示意性地图示了根据各个方面的基于电容器的存储器单元布置100的立体图。基于电容器的存储器单元布置100可以基本上与存储器单元布置100相对应，其中，多个存储器单元2(1-N，1-M，1-P)中的每个存储器单元2(n，m，p)是基于电容器的存储器单元2(n，m，p)。
根据各个方面，每个基于电容器的存储器单元2(n，m，p)可以包括第一电极部分502A和第二电极部分502B。第一电极部分502A可以是或可以包括电容器的第一电极，并且第二电极部分502B可以是或可以包括电容器的第二电极。根据各个方面，剩余可极化部分可以被布置在多个存储器单元2(1-N，1-M，1-P)的每个基于电容器的存储器单元2(n，m，p)的第一电极部分502A与第二电极部分502B之间。在一些方面，剩余可极化部分与相邻的第一电极部分502A和第二电极部分502B一起形成可用作存储器单元的FeCAP。根据各个方面，第一电极部分502A可以包括第一金属材料(例如金属，例如金属合金)、第一退化的半导体材料或者至少没有半导体材料。根据各个方面，第二电极部分502B可以包括第二金属材料(例如金属，例如金属合金，例如与第一金属材料相同的金属材料，例如与第一金属材料不同的金属材料)、第二退化的半导体材料(例如与第一退化的半导体材料相同的退化的半导体材料，例如与第一退化的半导体材料不同的退化的半导体材料)或者至少没有半导体材料。根据各个方面，第一电极部分502A、剩余可极化部分和第二电极部分502B可以形成堆叠结构，该堆叠结构包括第一金属材料、与第一金属材料物理接触的剩余可极化材料以及与剩余可极化材料物理接触的第二金属材料。
各个存储器单元2(n，m，p)的每个第一电极部分502A可以连接(例如，导电连接)到对应的存取器件110(n，m)。例如，存储器单元2(n*，m*，1-P)的各个第一电极部分502A可以导电连接到对应的存取器件110(n*，m*)。对于每个第一存储器单元子集(例如，第一存储器单元子集或多个第一存储器单元子集)，各个第一存储器单元子集的存储器单元的每个第一电极部分502A可以经由对应的第四控制线112(n，m)连接(例如，导电连接)到对应的存取器件110(n，m)。例如，对于包括存储器单元2(n*，m*，1-P)的第一存储器单元子集，各个存储器单元2(n*，m*，P)的每个第一电极部分502A可以经由对应的第四控制线112(n*，m*)连接(例如，导电连接)到对应的存取器件110(n*，m*)。
各个存储器单元2(n，m，p)的每个第二电极部分502B可以连接(例如，导电连接)到多条第三控制线108(1-P)中的对应的第三控制线108(p)。例如，存储器单元2(1-N，1-M，p*)的每个第二电极部分502B可以连接(例如，导电连接)到对应的第三控制线108(p*)。
根据各个方面，相应的一个或多个存储器单元2(n，m，p)的第二电极部分502B可以至少部分围绕(例如，完全围绕)对应的第一电极部分502A。例如，共享公共第三控制线108(p*)的存储器单元2(1-N，1-M，p*)的每个第二电极部分502B可以至少部分围绕(例如，完全围绕)存储器单元2(1-N，1-M，p*)的对应的第一电极部分502A。例如，多个存储器单元2(1-N，1-M，1-P)中的每个存储器单元2(n，m，p)的每个第二电极部分502B可以至少部分围绕(例如，完全围绕)对应的第一电极部分502A。
根据各个方面，每个第一存储器单元子集的所有存储器单元的第一电极部分502A可以是公共第一电极802A的一部分或者可以提供公共第一电极802A。例如，各个第一存储器单元子集的存储器单元2(n*，m*，1-P)的第一电极部分502A可以是公共第一电极802A的一部分或者可以提供公共第一电极802A。公共第一电极(例如，每个公共第一电极)802A可以被配置为对应的第四控制线112(n*，m*)。公共第一电极(例如，每个公共第一电极)802A可以将各个第一存储器单元子集的每个存储器单元2(n*，m*1-P)连接(例如，导电连接)到对应的存取器件110(n*，m*)。公共第一电极(例如，每个公共第一电极)802A可以包括细长形状(例如，椭圆形状、柱形状、管形状)。公共第一电极(例如，每个公共第一电极)802A可以包括具有以下基本几何形状中的一种的细长形状：圆形、三角形、正方形、平行四边形、梯形、椭圆形、多边形等。例如，参见图8A和图8B，其图示了具有共享公共第一电极802A和公共第二电极802B的存储器单元的示例性存储器单元布置800a、800b。
根据各个方面，每个第二存储器单元子集的所有存储器单元的第二电极部分502B(所有第二电极部分)可以是公共第二电极802B的一部分或者可以提供公共第二电极802B。例如，各个第二存储器单元子集的存储器单元2(n*，1-M，p*)的第二电极部分502B可以是公共第二电极802B的一部分或者可以提供公共第二电极802B。
根据各个方面，共享多条第三控制线108(1-P)中的第三控制线108(p)的所有存储器单元的第二电极部分502B可以是公共第二电极802B的一部分或者可以提供公共第二电极802B。例如，共享第三控制线108(p*)的所有存储器单元2(1-N，1-M，p*)可以是公共第二电极802B的一部分或者可以提供公共第二电极802B。公共第二电极部分502B可以(例如，导电)连接到对应的第三控制线108(p)。公共第二电极(例如，每个公共第二电极)802B可以包括板形状。公共第二电极(例如，每个公共第二电极)802B可以至少部分(例如，完全)围绕对应的存储器单元的第一电极部分502A。例如，第三控制线可以是或可以包括公共第二电极和/或公共第二电极可以被配置为第三控制线。
例如，每个基于电容器的存储器单元2(n，m，p)可以是基于铁电电容器的存储器单元2(n，m，p)，例如FeCAP。存储器单元布置100可以包括或者可以是非易失性铁电(基于电容器的)存储器单元布置的一部分，例如铁电随机存取存储器。如图5B所示，铁电部分504(例如，铁电层)可以被布置在多个存储器单元2(1-N，1-M，1-P)的每个基于铁电电容器的存储器单元2(n，m，p)的第一电极部分502A与第二电极部分502B之间。
根据各个方面，与公共第一电极(例如，每个公共第一电极)802A相关联的存储器单元可以包括公共铁电部分504。根据各个方面，共享多条第四控制线112(1-N，1-M)中的第四控制线112(n，m)的所有存储器单元可以包括比如连续铁电层的公共铁电部分504)。例如，共享第四控制线112(n*，m*)的存储器单元2(n*，m*1-P)可以包括公共铁电层804。
每个存储器单元2(n，m，p)的铁电部分504(例如，铁电部分或公共铁电层)可以至少部分地围绕(例如，完全围绕、优选地完全周向地围绕)对应的第一电极502A。铁电部分504可以具有弯曲的形状，并且可以填充相邻的第一电极部分和第二电极部分之间的间隙。
图6示意性地图示了根据各个方面的由一个或多个控制电路602驱动的存储器单元布置100的立体图。
一个或多个控制电路602可以包括写入控制电路。写入控制电路可以被配置为写入(例如，编程和/或擦除)存储器单元2(n，m，p)中的一个，诸如存储器单元2(n*，m*，p*)。写入控制电路可以被配置为将一个或多个电压VBL(1-N)供给(例如，施加)到多条第一控制线104(1-N)。写入控制电路可以被配置为将一个或多个电压VWL(1-M)供给到多条第二控制线106(1-M)。写入控制电路可以被配置为将一个或多个电压VPL(1-P)供给到多条第三控制线108(1-P)。写入控制电路可以被配置为将一个或多个电压VBL(1-N)供给到多条第一控制线104(1-N)，将一个或多个电压VWL(1-M)供给到多条第二控制线106(1-M)，以及将一个或多个电压VPL(1-P)供给到多条第三控制线108(1-P)，使得待写入的存储器单元2(n*，m*，p*)被写入，并且一个或多个其他存储器单元2((n，m，p)\(n*，m*，p*))不被写入(即，除了待写入的存储器单元2(n*，m*，p*)之外的一个或多个存储器单元2(n，m，p))。
待写入的存储器单元2(n*，m*，p*)可以与多条第一控制线104(1-N)中的第一控制线104(n*)相关联。待写入的存储器单元2(n*，m*，p*)可以与多条第二控制线106(1-M)中的第二控制线106(m*)相关联。待写入的存储器单元2(n*，m*，p*)可以与多条第三控制线108(1-P)中的第三控制线108(p*)相关联。写入控制电路可以被配置为通过将第一电压VBL(n*)供给(例如，施加)到相关联的第一控制线104(n*)、将第二电压VWL(m*)供给(例如，施加)到相关联的第二控制线106(m*)以及将第三电压VPL(p*)供给(例如，施加)到相关联的第三控制线108(p*)来写入该待写入的存储器单元2(n*，m*，p*)。
根据各个方面，写入控制电路还可以被配置为将另一第一电压(例如，第一抑制电压)VBL(n\n*)供给(例如，施加)到一条或多条其他第一控制线104(n\n*)。写入控制电路还可以被配置为将另一第二电压(例如，第二抑制电压)VWL(m\m*)供给(例如，施加)到一条或多条其他第二控制线106(m\m*)。写入控制电路还可以被配置为将另一第三电压(例如，第三抑制电压)VPL(p\p*)供给(例如，施加)到一条或多条其他第三控制线108(p\p*)。
如上所描述的，多个存取器件110(1-N，1-M)中的每个存取器件110(n，m)可以与多条第一控制线104(1-N)中的第一控制线104(n)和多条第二控制线106(1-M)中的第二控制线106(m)相关联。每个存储器单元2(n，m，p)可以与多个存取器件中的存取器件110(n，m)相关联。
写入控制电路可以被配置为：对于不与待写入的存储器单元2(n*，m*，p*)相关联的多个存取器件110(1-N，1-M)中的每个存取器件110((n，m)\(n*，m*))，将第一抑制电压VBL(n\n*)供给(例如，施加)到对应的一条或多条第一控制线104(n\n*)，并且将第二抑制电压VWL(m\m*)供给(例如，施加)到对应的一条或多条第二控制线106(m\m*)，使得对应的第一控制线104(n\n*)与对应的第一存储器单元子集的存储器单元(不包括待写入的存储器单元2(n*，m*，p*))之间的连接被禁止。
写入控制电路可以被配置为将第三抑制电压VPL(p\p*)供给(例如，施加)到相应的一条或多条第三控制线108(p\p*)，使得共享一条或多条其他第三控制线108(1-P\p*)中的相应的第三控制线108(p\p*)的所有存储器单元2(1-N，1-M，p\p*)不会改变为相应的存储器单元的至少两种存储状态中的另一种。例如，与存取器件110((n，m)\(n*，m*))相关联的第一存储器单元子集的存储器单元2(n\n*，m\m*，1-P)禁止连接到各个第一控制线104(n\n*)，因此可能出现浮动电势。供给到各个第三控制线108(p\p*)的第三抑制电压VPL(p\p*)可以比出现的浮动电势高(例如，至少高十倍)。
根据各个方面，待写入的存储器单元2(n*，m*，p*)还可以与多条第四控制线112(1-N，1-M)中的第四控制线112(n*，m*)相关联。写入控制电路还可以被配置为将一个或多个第四电压VSL(1-N，1-M)(例如，第四电压，例如，一个或多个第四抑制电压)供给(例如，施加)到不与待写入的存储器单元2(n*，m*，p*)相关联的一条或多条第四控制线112((n，m)\(n*，m*))(例如，不与待写入的存储器单元2(n*，m*，p*)相关联的所有第四控制线112((1-N，1-M)\(n*，m*))。
例如，对待写入的存储器单元2(n*，m*，p*)进行写入可以包括对存储器单元2(n*，m*，p*)进行编程，并且施加到(待写入的存储器单元2(n*，m*，p*)的)相关联的第一控制线104(n*)的第一电压VBL(n*)与施加到相关联的第三控制线108(p*)的第三电压VPL(p*)之间的差的绝对值可以大于铁电部分504的矫顽电压的绝对值。
作为关于图6的示例，写入控制电路可以被配置为通过将第一电压VBL(1)供给(例如，施加)到相关联的第一控制线104(1)、将第二电压VWL(1)供给(例如，施加)到相关联的第二控制线106(1)以及将第三电压VPL(1)供给(例如，施加)到相关联的第三控制线108(1)来对存储器单元2(1，1，1)进行写入。写入控制电路还可以(例如，在对待写入的存储器单元2(1，1，1)进行写入期间)通过将第一抑制电压VBL(2)供给(例如，施加)到另一第一控制线104(2)、将第二抑制电压VWL(2)供给(例如，施加)到另一第二控制线106(2)以及将第三抑制电压VPL(2)供给(例如，施加)到另一第三控制线108(2)来配置。写入控制电路还可以(例如，在对待写入的存储器单元2(1，1，1)进行写入的同时)通过将第四抑制电压VSL(1，2)供给(例如，施加)到第四控制线112(1，2)、将第四抑制电压VSL(2，1)供给(例如，施加)到第四控制线112(2，1)和/或将第四抑制电压VSL(2，2)供给(例如，施加)到第四控制线112(2，2)来配置。
根据各个方面，多个存储器单元2(1-N，1-M，1-P)中的每个存储器单元2(n，m，p)可以包括各自的铁电部分504。在每个铁电部分504处，可以出现相应电压(例如，根据施加的电压VBL(1-N)、VWL(1-M)、VPL(1-P)和/或VSL(1-N，1-M)间接施加的)。写入控制电路可以被配置为对待写入的存储器单元2(n*，m*，p*)进行写入，并且待写入的存储器单元2(n*，m*，p*)的铁电部分504处的电压可以基本上等于施加到相关联的第一控制线104(n*)的第一电压VBL(n*)与施加到相关联的第三控制线108(p*)的第三电压VPL(p*)之间的差的绝对值。应注意，本文中使用的表述“铁电部分处的电压”包括铁电部分上的电压降和/或铁电部分两端的电压降。存储器单元2的铁电部分504处的电压(n*，m*，1-P\p*)可以基本上等于施加到相关联的第一控制线104(n*)的第一电压VBL(n*)与施加到另一条或多条第三控制线108(p\p*)的第三抑制电压VPL(p\p*)之间的差的绝对值。与第二抑制电压VWL(m\m*)被供给到对应的第二控制线106(m\m*)的存取器件相关联的第四控制线可以具有浮动电势(例如，各个第四控制线可以是浮动的)，这意味着高阻抗。存储器单元2(n*，1-M\m*，p*)的铁电部分504处的电压可以约是施加到相关联的第三控制线108(p*)的第三电压VPL(p*)与施加到另一条或多条第三控制线108(p\p*)的第三抑制电压VPL(p\p*)之间的差的绝对值。存储器单元2(n*，1-M\m*，1-P\p*)的铁电部分504处的电压可以具有约0V的电压值。存储器单元2(1-N\n*，m*，p*)的铁电部分504处的电压可以基本上等于施加到另一条或多条第一控制线104(n\n*)的第一抑制电压VBL(n\n*)与施加到对应的第三控制线108(p*)的第三电压VPL(p*)之间的差的绝对值。存储器单元2(1-N\n*，m*，1-P\p*)的铁电部分504处的电压可以基本上等于施加到另一条或多条第一控制线104(n\n*)的第一抑制电压VBL(n\n*)与施加到另一条或多条第三控制线108(p\p*)的第三抑制电压VPL(p\p*)之间的差的绝对值。存储器单元2(1-N\n*，1-M\m*，p*)的铁电部分504处的电压可以约是施加到相关联的第三控制线108(p*)的第三电压VPL(p*)与施加到另一条或多条第三控制线108(p\p*)的第三抑制电压VPL(p\p*)之间的差的绝对值。存储器单元2(1-N\n*，1-M\m*，1-P\p*)的铁电部分504处的电压可以具有约0V的电压值。
根据示例，多个存取器件110(1-N，1-M)中的每个存取器件110(n，m)可以包括各自的场效应晶体管(例如，NFET)，并且写入控制电路可以被配置为通过将具有2V电压值的第一电压VBL(n*)供给(例如，施加)到相关联的第一控制线104(n*)、将具有2.5V电压值的第二电压VWL(m*)供给(例如，施加)到相关联的第二控制线106(m*)以及将具有0V电压值的第三电压VPL(p*)供给(例如，施加)到相关联的第三控制线108(p*)来编程待写入的存储器单元2(n*，m*，p*)。写入控制电路还可以被配置(例如，在编程待写入的存储器单元2(n*，m*，p*)期间)为将具有0V电压值的第一抑制电压VBL(n\n*)供给(例如，施加)到对应的一条或多条第一控制线104(n\n*)，将具有0V电压值的第二抑制电压VWL(m\m*)供给(例如，施加)到对应的一条或多条第二控制线106(m\m*)，和/或将具有1V电压值的第三抑制电压VPL(p\p*)供给(例如，施加)到对应的一条或多条第三控制线108(p\p*)。多个存储器单元2(1-N，1-M，1-P)中的每个存储器单元2(n，m，p)可以包括各自的铁电部分504，并且待编程的存储器单元2(n*，m*，p*)的铁电部分504处的电压可以具有+2V的电压值，存储器单元2(n*，m*，1-P\p*)的铁电部分504处的电压可以具有+1V的电压值，存储器单元2(n*，1-M\m*，p*)的铁电部分504处的电压可以具有约+1V的电压值，存储器单元2(n*，1-M\m*，1-P\p*)的铁电部分504处的电压可以具有约0V的电压值，存储器单元2(1-N\n*，m*，p*)的铁电部分504处的电压可以具有约0V的电压值，存储器单元2(1-N\n*，m*，1-P\p*)的铁电部分504处的电压可以具有约+1V的电压值，存储器单元2(1-N\n*，1-M\m*，p*)的铁电部分504处的电压可以具有约+1V的电压值，和/或存储器单元2(1-N\n*，1-M\m*，1-P\p*)的铁电部分504处的电压可以具有约0V的电压值。根据一些方面，待编程的存储器单元2(n*，m*，p*)的铁电部分504处的电压可以具有+2V的电压值，存储器单元2(n*，m*，1-P\p*)的铁电部分504处的电压可以具有+1V的电压值，存储器单元2(n*，1-M\m*，p*)的铁电部分504处的电压可以具有约+1V的电压值，存储器单元2(n*，1-M\m*，1-P\p*)的铁电部分504处的电压可以具有约0V的电压值，存储器单元2(1-N\n*，m*，p*)的铁电部分504处的电压可以具有约+1V的电压值，存储器单元2(1-N\n*，m*，1-P\p*)的铁电部分504处的电压可以具有约0V的电压值，存储器单元2(1-N\n*，1-M\m*，p*)的铁电部分504处的电压可以具有约+1V的电压值，和/或存储器单元2(1-N\n*，1-M\m*，1-P\p*)的铁电部分504处的电压可以具有约0V的电压值。
根据示例，多个存取器件110(1-N，1-M)中的每个存取器件110(n，m)可以包括各自的传输门，并且写入控制电路可以被配置为通过将具有1V电压值的第一电压VBL(n*)供给(例如，施加)到相关联的第一控制线104(n*)、将具有1.5V电压值的第二电压VWL(m*)供给(例如，施加)到相关联的第二控制线106(m*)以及将具有-1V电压值的第三电压VPL(p*)供给(例如，施加)到相关联的第三控制线108(p*)来编程待写入的存储器单元2(n*，m*，p*)。写入控制电路还可以被配置(例如，在编程待写入的存储器单元2(n*，m*，p*)期间)为将具有0V电压值的第一抑制电压VBL(n\n*)供给(例如，施加)到对应的一条或多条第一控制线104(n\n*)，将具有0V电压值的第二抑制电压VWL(m\m*)供给(例如，施加)到对应的一条或多条第二控制线106(m\m*)，和/或将具有0V电压值的第三抑制电压VPL(p\p*)供给(例如，施加)到对应的一条或多条第三控制线108(p\p*)。多个存储器单元2(1-N，1-M，1-P)中的每个存储器单元2(n，m，p)可以包括各自的铁电部分504，并且待编程的存储器单元2(n*，m*，p*)的铁电部分504处的电压可以具有+2V的电压值，存储器单元2(n*，m*，1-P\p*)的铁电部分504处的电压可以具有+1V的电压值，存储器单元2(n*，1-M\m*，p*)的铁电部分504处的电压可以具有约+1V的电压值，存储器单元2(n*，1-M\m*，1-P\p*)的铁电部分504处的电压可以具有约0V的电压值，存储器单元2(1-N\n*，m*，p*)的铁电部分504处的电压可以具有约+1V的电压值，存储器单元2(1-N\n*，m*，1-P\p*)的铁电部分504处的电压可以具有约0V的电压值，存储器单元2(1-N\n*，1-M\m*，p*)的铁电部分504处的电压可以具有约+1V的电压值，和/或存储器单元2(1-N\n*，1-M\m*，1-P\p*)的铁电部分504处的电压可以具有约0V的电压值。
根据示例，多个存取器件110(1-N，1-M)中的每个存取器件110(n，m)可以包括各自的场效应晶体管(例如，NFET)，并且写入控制电路可以被配置为通过将具有0V电压值的第一电压VBL(n*)供给(例如，施加)到相关联的第一控制线104(n*)、将具有2.5V电压值的第二电压VWL(m*)供给(例如，施加)到相关联的第二控制线106(m*)以及将具有2V电压值的第三电压VPL(p*)供给(例如，施加)到相关联的第三控制线108(p*)来擦除待写入的存储器单元2(n*，m*，p*)。写入控制电路还可以被配置(例如，在擦除待写入的存储器单元2(n*，m*，p*)期间)为将具有0V电压值的第一抑制电压VBL(n\n*)供给(例如，施加)到对应的一条或多条第一控制线104(n\n*)，将具有0V电压值的第二抑制电压VWL(m\m*)供给(例如，施加)到对应的一条或多条第二控制线106(m\m*)，和/或将具有1V电压值的第三抑制电压VPL(p\p*)供给(例如，施加)到对应的一条或多条第三控制线108(p\p*)。多个存储器单元2(1-N，1-M，1-P)中的每个存储器单元2(n，m，p)可以包括各自的铁电部分504，并且待擦除的存储器单元2(n*，m*，p*)的铁电部分504处的电压可以具有-2V的电压值，存储器单元2(n*，m*，1-P\p*)的铁电部分504处的电压可以具有-1V的电压值，存储器单元2(n*，1-M\m*，p*)的铁电部分504处的电压可以具有约-1V的电压值，存储器单元2(n*，1-M\m*，1-P\p*)的铁电部分504处的电压可以具有约0V的电压值，存储器单元2(1-N\n*，m*，p*)的铁电部分504处的电压可以具有约0V的电压值，存储器单元2(1-N\n*，m*，1-P\p*)的铁电部分504处的电压可以具有约-1V的电压值，存储器单元2(1-N\n*，1-M\m*，p*)的铁电部分504处的电压可以具有约-1V的电压值，和/或存储器单元2(1-N\n*，1-M\m*，1-P\p*)的铁电部分504处的电压可以具有约0V的电压值。
根据示例，多个存取器件110(1-N，1-M)中的每个存取器件110(n，m)可以包括各自的传输门，并且写入控制电路可以被配置为通过将具有-1V电压值的第一电压VBL(n*)供给(例如，施加)到相关联的第一控制线104(n*)、将具有1.5V电压值的第二电压VWL(m*)供给(例如，施加)到相关联的第二控制线106(m*)以及将具有1V电压值的第三电压VPL(p*)供给(例如，施加)到相关联的第三控制线108(p*)来擦除待写入的存储器单元2(n*，m*，p*)。写入控制电路还可以被配置(例如，在擦除待写入的存储器单元2(n*，m*，p*)期间)为将具有0V电压值的第一抑制电压VBL(n\n*)供给(例如，施加)到对应的一条或多条第一控制线104(n\n*)，将具有0V电压值的第二抑制电压VWL(m\m*)供给(例如，施加)到对应的一条或多条第二控制线106(m\m*)，和/或将具有0V电压值的第三抑制电压VPL(p\p*)供给(例如，施加)到对应的一条或多条第三控制线108(p\p*)。多个存储器单元2(1-N，1-M，1-P)的每个存储器单元2(n，m，p)可以包括各自的铁电部分504，并且待擦除的存储器单元2(n*，m*，p*)的铁电部分504处的电压可以具有-2V的电压值，存储器单元2(n*，m*，1-P\p*)的铁电部分504处的电压可以具有-1V的电压值，存储器单元2(n*，1-M\m*，p*)的铁电部分504处的电压可以具有约-1V的电压值，存储器单元2(n*，1-M\m*，1-P\p*)的铁电部分504处的电压可以具有约0V的电压值，存储器单元2(1-N\n*，m*，p*)的铁电部分504处的电压可以具有约-1V的电压值，存储器单元2(1-N\n*，m*，1-P\p*)的铁电部分504处的电压可以具有约0V的电压值，存储器单元2(1-N\n*，1-M\m*，p*)的铁电部分504处的电压可以具有约-1V的电压值，和/或存储器单元2(1-N\n*，1-M\m*，1-P\p*)的铁电部分504处的电压可以具有约0V的电压值。
一个或多个控制电路602可以包括读取控制电路。读取控制电路可以被配置为读出存储器单元2(n，m，p)中的一个，诸如存储器单元2(n*，m*，p*)。根据各个方面，读取待读出的存储器单元2(n*，m*，p*)可以包括擦除(或编程)待读出的存储器单元2(n*，m*，p*)。读取控制电路可以被配置为将一个或多个电压VBL(1-N)供给到多条第一控制线104(1-N)。读取控制电路可以被配置为将一个或多个电压VWL(1-M)供给到多条第二控制线106(1-M)。读取控制电路可以被配置为将一个或多个电压VPL(1-P)供给到多条第三控制线108(1-P)。读取控制电路可以被配置为将一个或多个电压VBL(1-N)供给到多条第一控制线104(1-N)，将一个或多个电压VWL(1-M)供给到多条第二控制线106(1-M)，以及将一个或多个电压VPL(1-P)供给到多条第三控制线108(1-P)。读取控制电路可以被配置为检测(例如，使用感测放大器)对应的第一控制线104(n*)与参考电势之间的电势差，使得待读出的存储器单元2(n*，m*，p*)被读出，并且一个或多个其他存储器单元2((n，m，p)\(n*，m*，p*))不被读出(即，除了待读出的存储器单元2(n*，m*，p*)之外的一个或多个存储器单元2(n，m，p))。例如，剩余可极化部分(例如，铁电部分)从第一极化到第二极化的极化切换(反之亦然)可能会导致电势差增加。例如，如果发生极化切换，则与没有极化切换相比，电势差可能更高。
待读出的存储器单元2(n*，m*，p*)可以与多条第一控制线104(1-N)中的第一控制线104(n*)相关联。待读出的存储器单元2(n*，m*，p*)可以与多条第二控制线106(1-M)中的第二控制线106(m*)相关联。待读出的存储器单元2(n*，m*，p*)可以与多条第三控制线108(1-P)中的第三控制线108(p*)相关联。读取控制电路可以被配置为通过将第一电压VBL(n*)供给(例如，施加)到相关联的第一控制线104(n*)、将第二电压VWL(m*)供给(例如，施加)到相关联的第二控制线106(m*)以及将第三电压VPL(p*)供给(例如，施加)到相关联的第三控制线108(p*)并且通过检测对应的第一控制线104(n*)与参考电势之间的电势差来读出待读出的存储器单元2(n*，m*，p*)。
根据各个方面，读取控制电路还可以被配置为将另一第一电压(例如，第一抑制电压)VBL(n\n*)供给(例如，施加)到一条或多条其他第一控制线104(n\n*)。读取控制电路还可以被配置为将另一第二电压(例如，第二抑制电压)VWL(m\m*)供给(例如，施加)到一条或多条其他第二控制线106(m\m*)。读取控制电路还可以被配置为将另一第三电压(例如，第三抑制电压)VPL(p\p*)供给(例如，施加)到一条或多条其他第三控制线108(p\p*)。
如上所描述的，多个存取器件110(1-N，1-M)中的每个存取器件110(n，m)可以与多条第一控制线104(1-N)中的第一控制线104(n)和多条第二控制线106(1-M)中的第二控制线106(m)相关联。每个存储器单元2(n，m，p)可以与多个存取器件中的存取器件110(n，m)相关联。
读取控制电路可以被配置为：对于不与待读出的存储器单元2(n*，m*，p*)相关联的多个存取器件110(1-N，1-M)中的每个存取器件110((n，m)\(n*，m*))，将第一抑制电压VBL(n\n*)供给(例如，施加)到对应的一条或多条第一控制线104(n\n*)，并且将第二抑制电压VWL(m\m*)供给(例如，施加)到对应的一条或多条第二控制线106(m\m*)，使得对应的第一控制104(n\n*)与对应的第一存储器单元子集的存储器单元(不包括待读出的存储器单元2(n*，m*，p*))之间的连接被禁止。
读取控制电路可以被配置为将第三抑制电压VPL(p\p*)供给(例如，施加)到相应的一条或多条第三控制线108(p\p*)，使得共享一条或多条其他第三控制线108(1-P\p*)中的相应的第三控制线108(p\p*)的所有存储器单元2(1-N，1-M，p\p*)不会改变为相应的存储器单元的至少两种存储状态中的另一种。例如，与存取器件110((n，m)\(n*，m*))相关联的第一存储器单元子集的存储器单元2(n\n*，m\m*，1-P)禁止连接到各个第一控制线104(n\n*)，因此可能出现浮动电势。供给到各个第三控制线108(p\p*)的第三抑制电压VPL(p\p*)可以比出现的浮动电势高(例如，至少高十倍)。
根据各个方面，待读出的存储器单元2(n*，m*，p*)还可以与多条第四控制线112(1-N，1-M)中的第四控制线112(n*，m*)相关联。读取控制电路还可以被配置为将一个或多个第四电压VSL(1-N，1-M)(例如，第四电压，例如，一个或多个第四抑制电压)供给(例如，施加)到不与待读出的存储器单元2(n*，m*，p*)相关联的一条或多条第四控制线112((n，m)\(n*，m*))(例如，不与待读出的存储器单元2(n*，m*，p*)相关联的所有第四控制线112((1-N，1-M)\(n*，m*))。
施加到(待读出的存储器单元2的)相关联的第一控制线104(n*)的第一电压VBL(n*)与施加到相关联的第三控制线108(p*)的第三电压VPL(p*)之间的差的绝对值可以大于铁电部分504的矫顽电压的绝对值。
作为关于图6的示例，读取控制电路可以被配置为通过将第一电压VBL(1)供给(例如，施加)到相关联的第一控制线104(1)、将第二电压VWL(1)供给(例如，施加)到相关联的第二控制线106(1)以及将第三电压VPL(1)供给(例如，施加)到相关联的第三控制线108(1)来对存储器单元2(1，1，1)进行写入。读取控制电路还可以(例如，在读取待读出的存储器单元2(1，1，1)期间)通过将第一抑制电压VBL(2)供给(例如，施加)到另一第一控制线104(2)、将第二抑制电压VWL(2)供给(例如，施加)到另一第二控制线106(2)以及将第三抑制电压VPL(2)供给(例如，施加)到另一第三控制线108(2)来配置。读取控制电路还可以(例如，在读取待读出的存储器单元2(1，1，1)的同时)通过将第四抑制电压VSL(1，2)供给(例如，施加)到第四控制线112(1，2)、将第四抑制电压VSL(2，1)供给(例如，施加)到第四控制线112(2，1)和/或将第四抑制电压VSL(2，2)供给(例如，施加)到第四控制线112(2，2)来配置。
根据各个方面，多个存储器单元2(1-N，1-M，1-P)中的每个存储器单元2(n，m，p)可以包括各自的铁电部分504。在每个铁电部分504处，可以出现相应电压(例如，根据施加的电压VBL(1-N)、VWL(1-M)、VPL(1-P)和/或VSL(1-N，1-M)间接施加的)。读取控制电路可以被配置为对待读出的存储器单元2(n*，m*，p*)进行读出，并且待读出的存储器单元2(n*，m*，p*)的铁电部分504处的电压可以基本上等于施加到相关联的第一控制线104(n*)的第一电压VBL(n*)与施加到相关联的第三控制线108(p*)的第三电压VPL(p*)之间的差的绝对值。存储器单元2的铁电部分504处的电压(n*，m*，1-P\p*)可以基本上等于施加到相关联的第一控制线104(n*)的第一电压VBL(n*)与施加到另一条或多条第三控制线108(p\p*)的第三抑制电压VPL(p\p*)之间的差的绝对值。存储器单元2(n*，1-M\m*，p*)的铁电部分504处的电压可以约是施加到相关联的第三控制线108(p*)的第三电压VPL(p*)与施加到另一条或多条第三控制线108(p\p*)的第三抑制电压VPL(p\p*)之间的差的绝对值。存储器单元2(n*，1-M\m*，1-P\p*)的铁电部分504处的电压可以具有约0V的电压值。存储器单元2(1-N\n*，m*，p*)的铁电部分504处的电压可以基本上等于施加到另一条或多条第一控制线104(n\n*)的第一抑制电压VBL(n\n*)与施加到对应的第三控制线108(p*)的第三电压VPL(p*)之间的差的绝对值。存储器单元2(1-N\n*，m*，1-P\p*)的铁电部分504处的电压可以基本上等于施加到另一条或多条第一控制线104(n\n*)的第一抑制电压VBL(n\n*)与施加到另一条或多条第三控制线108(p\p*)的第三抑制电压VPL(p\p*)之间的差的绝对值。存储器单元2(1-N\n*，1-M\m*，p*)的铁电部分504处的电压可以约是施加到相关联的第三控制线108(p*)的第三电压VPL(p*)与施加到另一条或多条第三控制线108(p\p*)的第三抑制电压VPL(p\p*)之间的差的绝对值。存储器单元2(1-N\n*，1-M\m*，1-P\p*)的铁电部分504处的电压可以具有约0V的电压值。
根据示例，多个存取器件110(1-N，1-M)中的每个存取器件110(n，m)可以包括各自的场效应晶体管(例如，NFET)，并且读取控制电路可以被配置为通过将具有0V电压值的第一电压VBL(n*)供给(例如，施加)到相关联的第一控制线104(n*)、将具有2.5V电压值的第二电压VWL(m*)供给(例如，施加)到相关联的第二控制线106(m*)以及将具有2V电压值的第三电压VPL(p*)供给(例如，施加)到相关联的第三控制线108(p*)来读取待读出的存储器单元2(n*，m*，p*)。写入控制电路还可以被配置(例如，在写入待写入的存储器单元2(n*，m*，p*)期间)为将具有0V电压值的第一抑制电压VBL(n\n*)供给(例如，施加)到对应的一条或多条第一控制线104(n\n*)，将具有0V电压值的第二抑制电压VWL(m\m*)供给(例如，施加)到对应的一条或多条第二控制线106(m\m*)，和/或将具有1V电压值的第三抑制电压VPL(p\p*)供给(例如，施加)到对应的一条或多条第三控制线108(p\p*)。多个存储器单元2(1-N，1-M，1-P)中的每个存储器单元2(n，m，p)可以包括各自的铁电部分504，并且待读出的存储器单元2(n*，m*，p*)的铁电部分504处的电压可以具有-2V的电压值，存储器单元2(n*，m*，1-P\p*)的铁电部分504处的电压可以具有-1V的电压值，存储器单元2(n*，1-M\m*，p*)的铁电部分504处的电压可以具有-1V的电压值，存储器单元2(n*，1-M\m*，1-P\p*)的铁电部分504处的电压可以具有约0V的电压值，存储器单元2(1-N\n*，m*，P*)的铁电部分504处的电压可以具有约0V的电压值，存储器单元2(1-N\n*，m*，1-P\p*)的铁电部分504处的电压可以具有约-1V的电压值，存储器单元2(1-N\n*，1-M\m*，p*)的铁电部分504处的电压可以具有约-1V的电压值，和/或存储器单元2(1-N\n*，1-M\m*，1-P\p*)的铁电部分504处的电压可以具有约0V的电压值。
根据示例，多个存取器件110(1-N，1-M)中的每个存取器件110(n，m)可以包括各自的传输门，并且写入控制电路可以被配置为通过将具有-1V电压值的第一电压VBL(n*)供给(例如，施加)到相关联的第一控制线104(n*)、将具有1.5V电压值的第二电压VWL(m*)供给(例如，施加)到相关联的第二控制线106(m*)以及将具有1V电压值的第三电压VPL(p*)供给(例如，施加)到相关联的第三控制线108(p*)来擦除待写入的存储器单元2(n*，m*，p*)。写入控制电路还可以被配置(例如，在擦除待写入的存储器单元2(n*，m*，p*)期间)为将具有0V电压值的第一抑制电压VBL(n\n*)供给(例如，施加)到对应的一条或多条第一控制线104(n\n*)，将具有0V电压值的第二抑制电压VWL(m\m*)供给(例如，施加)到对应的一条或多条第二控制线106(m\m*)，和/或将具有0V电压值的第三抑制电压VPL(p\p*)供给(例如，施加)到对应的一条或多条第三控制线108(p\p*)。多个存储器单元2(1-N，1-M，1-P)中的每个存储器单元2(n，m，p)可以包括各自的铁电部分504，并且待擦除的存储器单元2(n*，m*，p*)的铁电部分504处的电压可以具有-2V的电压值，存储器单元2(n*，m*，1-P\p*)的铁电部分504处的电压可以具有-1V的电压值，存储器单元2(n*，1-M\m*，p*)的铁电部分504处的电压可以具有约-1V的电压值，存储器单元2(n*，1-M\m*，1-P\p*)的铁电部分504处的电压可以具有约0V的电压值，存储器单元2(1-N\n*，m*，p*)的铁电部分504处的电压可以具有约-1V的电压值，存储器单元2(1-N\n*，m*，1-P\p*)的铁电部分504处的电压可以具有约0V的电压值，存储器单元2(1-N\n*，1-M\m*，p*)的铁电部分504处的电压可以具有约-1V的电压值，和/或存储器单元2(1-N\n*，1-M\m*，1-P\p*)的铁电部分504处的电压可以具有约0V的电压值。
图7示出了根据各个方面的方法700的示意性流程图，例如用于操作存储器单元布置100的方法的示意性流程图。方法700可以包括将第一电压供给(例如，施加)到与从多个存储器单元中选择的待寻址(例如，待编程、擦除或读出)的存储器单元相对应的多条第一控制线的第一控制线(在702中)。方法700可以包括多个存储器单元中的其他存储器单元不被寻址。方法700可以包括将第二电压(在704中)供给(例如，施加)到与待寻址的存储器单元相对应的多条第二控制线中的第二控制线。方法700可以包括将第三电压供给(例如，施加)到与待寻址的存储器单元相对应的多条第三控制线中的第三控制线(在704中)。
根据各个方面，方法700可以包括将第一抑制电压供给(例如，施加)到不与待寻址的存储器单元相对应的多条第一控制线中的一条或多条第一控制线。方法700还可以包括将第二抑制电压供给(例如，施加)到不与待寻址的存储器单元相对应的多条第二控制线中的一条或多条第二控制线。第一抑制电压和第二抑制电压可以被配置为(例如，被选择为使得)禁止第一控制线与不经由相关联的存取器件寻址的一个或多个存储器单元之间的连接。
方法700还可以包括将第三抑制电压供给(例如，施加)到不与待寻址的存储器单元相对应的多条第三控制线中的一条或多条第三控制线。第三抑制电压可以被配置为(例如，被选择为使得)禁止不被寻址的一个或多个存储器单元改变为相应的存储器单元的至少两种存储状态中的另一种。
图8A和图8B示出了具有共享公共第一电极802A和公共第二电极802B的存储器单元的示例性存储器单元布置800a、800b。例如，多个存储器单元2(1-N，1-M，1-P)中的每个存储器单元2(n，m，p)可以与公共第一电极802A和公共第二电极802B相关联。
如图8A和图8B所示，各个第一存储器单元子集的存储器单元2(n*，m*，1-P)的每个第一电极部分502A可以是公共第一电极802A的一部分或者可以提供公共第一电极802A。公共第一电极802A中的每一个可以包括细长形状(例如，椭圆形状、管形状、柱形状等)。
根据各个方面，如图8A所示，共享多条第三控制线108(1-P)中的第三控制线108(p)的所有存储器单元的第二电极部分502B可以是公共第二电极802B的一部分或者可以提供公共第二电极802B。例如，多个存储器单元2(1-N，1-M，1-P)中的每个存储器单元2(n，m，p)可以与公共第一电极802A和公共第二电极802B相关联。
根据各个方面，如图8B所示，各个第二存储器单元子集的所有存储器单元2(n*，1-M，p*)的第二电极部分502B可以是公共第二电极802B的一部分或者可以提供公共第二电极802B。
公共第二电极802B中的每一个可以包括板形状。根据各个方面，对于多个存储器单元中的一个或多个存储器单元(例如，所有存储器单元)，公共第一电极802A可以延伸穿过(例如，完全延伸穿过)对应的公共第二电极802B。
根据各个方面，公共铁电层(例如，连续铁电层)804可以被布置在公共第一电极802A与公共第二电极802B之间。例如，公共铁电层804可以具有弯曲的形状，并且可以填充相邻的公共第一电极802A和公共第二电极802B之间的间隙。
在下文中，提供了各种示例，这些示例可以包括上文参考存储器单元布置100和方法700描述的一个或多个方面。可以预期，关于存储器布置100描述的方面也可以应用于方法700，反之亦然。
示例1是存储器单元布置，该存储器单元布置包括：多个存储器单元集，多个存储器单元集中的每个存储器单元集包括多个存储器单元、多条第一控制线、多条第二控制线以及多条第三控制线。多个存储器单元集中的每个存储器单元集可以分配给多条第一控制线中的对应的第一控制线。多个存储器单元集中的每个存储器单元集可以包括可经由对应的第一控制线、多条第二控制线中的对应的第二控制线和多条第三控制线寻址的至少一个第一存储器单元子集，以及可经由对应的第一控制线、多条第二控制线和多条第三控制线中的对应的第三控制线寻址的至少一个第二存储器单元子集。多条第三控制线中的对应的第三控制线可以寻址多个存储器单元集中的每个存储器单元集的第二存储器单元子集。
在示例2中，示例1的存储器单元布置可以可选地还包括：对于多个存储器单元集中的每个存储器单元集，多个第一存储器单元子集包括第一存储器单元子集和一个或多个附加的第一存储器单元子集，一个或多个附加的第一存储器单元子集可经由对应的第一控制线、多条第二控制线中的对应的一条或多条其他第二控制线以及多条第三控制线寻址。
在示例3中，示例1或2的存储器单元布置可以可选地还包括：对于多个存储器单元集中的每个存储器单元集，多个第二存储器单元子集包括第二存储器单元子集和一个或多个附加的第二存储器单元子集，一个或多个附加的第二存储器单元子集可经由对应的第一控制线、多条第二控制线以及多条第三控制线中的对应的一条或多条其他第三控制线寻址。
在示例4中，对于多个存储器单元集中的每个存储器单元集，示例1至3中任一个的存储器单元布置还包括多个存取器件，每个第一存储器单元子集(第一存储器单元子集或多个第一存储器单元子集中的每一个)分配给多个存取器件中的对应的存取器件；每一个第一存储器单元子集(第一存储器单元子集或多个第一存储器单元子集的每一个)可经由对应的存取器件寻址。对应的存取器件将各个第一存储器单元子集连接到由对应的第二控制线控制的对应的第一控制线。
示例5是存储器单元布置，包括：多个存储器单元集，每个存储器单元集包括多个存储器单元，各个存储器单元集的多个存储器单元中的每个存储器单元明确分配给多个第一存储器单元子集中的一个第一存储器单元子集以及多个第二存储器单元子集中的一个第二存储器单元子集；多个存取器件集，每个存取器件集包括两个或多个存取器件。多个存取器件集中的每个(存取器件集)明确分配给多个存储器单元集中的一个对应的存储器单元集，其中，对于多个存取器件集中的每个存取器件集，两个或多个存取器件中的每个存取器件明确分配给对应的存储器单元集中的多个第一存储器单元子集中的一个第一存储器单元子集；多条第一控制线，其中，多条第一控制线中的每条第一控制线明确分配给多个存取器件集中的一个存取器件集；多条第二控制线，其中，多条第二控制线中的每条第二控制线分配给多个存取器件集中的每个存取器件集的对应的存取器件；多条第三控制线，其中，多条第三控制线中的每条第三控制线分配给多个存储器单元集中的每个存取器件集的多个第二存储器单元子集的对应的第二存储器单元子集。
在示例6中，示例4或5的存储器单元布置可以可选地还包括：存取器件(多个存取器件或多个存取器件集中的一个或多个存取器件集的两个或多个存取器件)中的一个或多个存取器件可以包括各自的传输门。
在示例7中，示例4至6中任一个的存储器单元布置可以可选地还包括：存取器件(多个存取器件或多个存取器件集中的一个或多个存取器件集的两个或多个存取器件)中的一个或多个存取器件可以包括各自的晶体管，优选地场效应晶体管。
在示例8中，示例1至7的存储器单元布置可以可选地还包括：每个存储器单元(多个存储器单元集中的每个存储器单元集的多个存储器单元中的每个存储器单元)是易失性存储器单元或非易失性存储器单元。
在示例9中，示例1至8的存储器单元布置可以可选地还包括：每个存储器单元包括铁电存储器单元。
在示例10中，示例9的存储器单元布置可以可选地还包括：存储器单元布置包括非易失性铁电存储器单元布置(例如，铁电随机存取存储器(FeRAM))。
在示例11中，示例9或10的存储器单元布置可以可选地还包括：铁电存储器单元中的每个铁电存储器单元包括铁电电容器。
在示例12中，示例11的存储器单元布置可以可选地还包括：至少一个铁电电容器包括铁电材料，优选地铁电氧化铪。
在示例13中，示例1至12中任一个的存储器单元布置可以可选地还包括：多条第一控制线中的每条第一控制线是位线，多条第二控制线中的每条第二控制线是字线，并且/或者多条第三控制线中的每条第三控制线是板线。
在示例14中，示例4或5，并且进一步可选地，示例6至14中任一个的存储器单元布置可以可选地还包括多条第四控制线，多条第四控制线中的每条第四控制线将多个第一存储器单元子集的各个第一存储器单元子集与对应的存取器件连接。
在示例15中，示例14的存储器单元布置可以可选地还包括：多条第四控制线中的每条第四控制线是源线。
在示例16中，示例14或15的存储器单元布置可以可选地还包括：多个存取器件中的每个存取器件可以包括第一控制节点(例如，源极节点)、第二控制节点(例如，栅极节点)和第三节点(例如，漏极节点)。每个存取器件的第一控制节点)可以连接到多条第一控制线中对应的第一控制线。每个存取器件的第二控制节点可以连接到多条第二控制线中对应的第二控制线。每个存取器件的第三控制节点可以连接到多条第四控制线中对应的第四控制线。
在示例17中，示例16的存储器单元布置可以可选地还包括：对于每个存取器件，第一控制节点和第三控制节点的电特性经由第二控制节点来控制。
在示例18中，示例17的存储器单元布置可以可选地还包括：电特性包括与第一控制节点和第三控制节点之间的电流相关联的电阻。
在示例19中，示例1至18中任一个的存储器单元布置可以可选地还包括：多条第一控制线可以包括第一数量N的第一控制线，第一数量N是大于1的整数。
在示例20中，示例19的存储器单元布置可以可选地还包括：多个存储器单元集可以包括等于第一数量N的多个存储器单元集。
在示例21中，示例1至20中任一个的存储器单元布置可以可选地还包括：多条第二控制线可以包括第二数量M的第二控制线，第二数量M是大于1的整数。
在示例22中，示例2和21的存储器单元布置可以可选地还包括：对于多个存储器单元集中的每个存储器单元集，多个第一存储器单元子集可以包括等于第二数量M的多个第一存储器单元子集。
在示例23中，示例3和22的存储器单元布置可以可选地还包括：多个第二存储器单元子集中的每个第二存储器单元子集可以包括等于第二数量M的多个存储器单元。
在示例24中，示例19至23中任一个的存储器单元布置可以可选地还包括：对于多个第一存储器单元子集中的每个第一存储器单元子集，各个第一存储器单元子集的所有存储器单元被布置在对应的空间区中。所有多个第一存储器单元子集的空间区被布置成阵列配置，其中，阵列A(n＝1-N，m＝1-M)可以包括N×M个空间区。
在示例25中，示例1至26中任一个的存储器单元布置可以可选地还包括：多条第三控制线可以包括第三数量P的第三控制线，第三数量P是大于1的整数。
在示例26中，示例2和27的存储器单元布置可以可选地还包括：多个第一存储器单元子集中的每个第一存储器单元子集可以包括等于第三数量p的多个存储器单元。
在示例27中，示例24和26的存储器单元布置可以可选地还包括：所有存储器单元被布置成三维阵列配置。阵列A(n＝1-N，m＝1-M，p＝1-P)可以包括N×M×P的存储器单元。
在示例28中，示例4或5以及示例24至27中任一个的存储器单元布置可以可选地还包括：多个存取器件可以包括第四数量N×M的存取器件，第四数量N×M等于第一数量N和第二数量M的乘积(乘法乘积)。
在示例29中，示例14和28的存储器单元布置可以可选地还包括：多条第四控制线可以包括等于第四数量N×M的多条第四控制线。
在示例30中，示例1至29中任一个的存储器单元布置可以可选地还包括：每个存储器单元(多个存储器单元中的每个存储器单元)可以包括第一电极部分和第二电极部分。
在示例31中，示例4或5以及示例30的存储器单元布置可以可选地还包括：各个存储器单元的每个第一电极部分(例如，导电)连接到对应的存取器件。
在示例32中，示例14和31的存储器单元布置可以可选地还包括：对于每个第一存储器单元子集，各个第一存储器单元子集的存储器单元的每个第一电极部分经由对应的第四控制线连接到对应的存取器件。
在示例33中，示例30至32中任一个的存储器单元布置可以可选地还包括：各个存储器单元的每个第二电极部分(例如，导电)连接到对应的第三控制线。
在示例34中，示例30至33中任一个的存储器单元布置可以可选地还包括：相应的一个或多个存储器单元的第二电极部分至少部分地围绕对应的第一电极部分。
在示例35中，示例30至34中任一个的存储器单元布置可以可选地还包括：每个第一存储器单元子集的所有存储器单元的第一电极部分是公共第一电极的一部分或者提供公共第一电极。
在示例36中，示例14和35的存储器单元布置可以可选地还包括：公共第一电极部分被配置为对应的第四控制线，和/或公共第一电极将各个第一存储器单元子集的每个存储器单元连接到对应的存取器件。
在示例37中，示例35或36的存储器单元布置可以可选地还包括：公共第一电极可以包括具有以下基本几何形状中的一种的细长形状：圆形、三角形、正方形、平行四边形、梯形、椭圆形、多边形等。
在示例38中，示例30至36中任一个的存储器单元布置可以可选地还包括：每个第二存储器单元子集的所有存储器单元的第二电极部分是公共第二电极的一部分或者提供公共第二电极。
在示例39中，示例30至37中任一个的存储器单元布置可以可选地还包括：共享多条第三控制线中的一条第三控制线的所有存储器单元的第二电极部分是公共第二电极的一部分或者提供公共第二电极。进一步可选地，公共第二电极可以(导电)连接到对应的第三控制线。
在示例40中，示例38或39的存储器单元布置可以可选地还包括：公共第二电极可以包括板形状。
在示例41中，示例39或40的存储器单元布置可以可选地还包括：公共第二电极完全围绕对应的存储器单元的第一电极部分。
在示例42中，示例30至41中任一个的存储器单元布置可以可选地还包括：铁电部分被布置在存储器单元中的每个存储器单元的第一电极部分和第二电极部分之间。
在示例43中，示例35和42的存储器单元布置可以可选地还包括：与公共第一电极相关联的存储器单元可以包括公共铁电层。
在示例44中，示例42或43的存储器单元布置可以可选地还包括：共享多条第四控制线中的一条第四控制线的所有存储器单元可以包括公共铁电层(例如，连续铁电层)。
在示例45中，示例42至44中任一个的存储器单元布置可以可选地还包括：每个存储器单元的铁电部分(铁电部分或公共铁电层)至少部分地围绕对应的第一电极部分，优选地完全周向地围绕对应的第一电极部分。
在示例46中，示例42至45中任一个的存储器单元布置可以可选地还包括：铁电部分包括铁电氧化铪。
在示例47中，示例42至46中任一个的存储器单元布置可以可选地还包括：铁电部分是或包括自发可极化(例如，剩余可极化)层，可选地，自发可极化(例如，剩余可极化)层包括具有第一自发(例如，残余)极化的第一极化状态和具有第二自发(例如，残余)极化的第二极化状态。
在示例48中，示例47的存储器单元布置可以可选地还包括：与第一极化状态相关联的自发可极化(例如，剩余可极化)层的第一自发(例如，残余)极化的绝对值基本上等于与第二极化状态相关联的自发可极化(例如，剩余可极化)层的第二自发(例如，残余)极化的绝对值。
在示例49中，示例1至48中任一个的存储器单元布置可以可选地还包括写入控制电路，该写入控制电路被配置为对存储器单元中的一个存储器单元进行写入(例如，编程和/或擦除)。
在示例50中，示例49的存储器单元布置可以可选地还包括：写入存储器单元可以包括将存储器单元从至少两种存储状态中的一种带入存储器单元的至少两种存储状态中的另一种。
在示例51中，示例49或50的存储器单元布置可以可选地还包括：写入控制电路被配置为将一个或多个第一电压施加到多条第一控制线，将一个或多个第二电压施加到多条第二控制线，以及将一个或多个第三电压施加到多条第三控制线，使得待写入的存储器单元被写入，并且一个或多个其他存储器单元不被写入。
在示例52中，示例51的存储器单元布置可以可选地还包括：待写入的存储器单元具有多条第一控制线中的第一控制线、多条第二控制线中的第二控制线以及与其相关联的多条第三控制线中的第三控制线。写入控制电路可以被配置为通过将第一电压供给(施加)到相关联的第一控制线、将第二电压供给(施加)到相关联的第二控制线以及将第三电压供给(施加)到相关联的第三控制线来对待写入的存储器单元进行写入。
在示例53中，示例52的存储器单元布置可以可选地还包括：写入控制电路还被配置为将另一第一电压(例如，第一抑制电压)供给(施加)到一条或多条其他第一控制线，将另一第二电压(例如，第二抑制电压)供给(施加)到一条或多条其他第二控制线，以及将另一第三电压(例如，第三抑制电压)供给(施加)到一条或多条其他第三控制线。
在示例54中，示例53的存储器单元布置可以可选地还包括：多个存取器件中的每个存取器件与多条第一控制线中的对应的第一控制线和多条第二控制线中的对应的第二控制线相关联，并且其中，写入控制电路被配置为：对于多个存取器件中的每个存取器件，将第一抑制电压供给(施加)到对应的第一控制线并且将第二抑制电压施加到对应的第二控制线，使得对应的第一控制线和与存取器件相对应的第一存储器单元子集之间的连接被禁止。
在示例55中，示例53或54的存储器单元布置可以可选地还包括：写入控制电路被配置将第三抑制电压供给到一条或多条其他第三控制线，使得共享一条或多条其他第三控制线中的相应的第三控制线的存储器单元不会改变为相应的存储器单元的至少两种存储状态中的另一种。
在示例56中，示例52至55中任一个的存储器单元布置可以可选地还包括：待写入的存储器单元还具有与其相关联的多条第四控制线中的第四控制线，并且写入控制电路还被配置为将一个或多个第四电压(例如，第四电压，例如，第四抑制电压)供给(施加)到不与待写入的存储器单元相关联的一条或多条第四控制线。
在示例57中，示例42和示例53至56中任一个的存储器单元布置可以可选地还包括：施加到相关联的第一控制线的第一电压与施加到相关联的第三控制线的第三电压之间的差的绝对值大于铁电部分的矫顽电压的绝对值。
在示例58中，示例1至57中任一个的存储器单元布置可以可选地还包括读取控制电路，该读取控制电路被配置为对存储器单元中的一个存储器单元进行读出。
在示例59中，示例58的存储器单元布置可以可选地还包括：读取存储器单元包括擦除存储器单元。
在示例60中，示例58或59的存储器单元布置可以可选地还包括：读取控制电路被配置为将一个或多个第一电压施加到多条第一控制线，将一个或多个第二电压施加到多条第二控制线，以及将一个或多个第三电压施加到多条第三控制线，并且可选地，读取控制电路还被配置为检测对应的第一控制线与参考电压之间的电势差，使得待读出的存储器单元被读出，并且一个或多个其他存储器单元不被读出。
在示例61中，示例60的存储器单元布置可以可选地还包括：待读出的存储器单元具有多条第一控制线中的第一控制线、多条第二控制线中的第二控制线以及与其相关联的多条第三控制线中的第三控制线。读取控制电路可以被配置为通过将第一电压供给(施加)到相关联的第一控制线、将第二电压供给(施加)到相关联的第二控制线以及将第三电压供给(施加)到相关联的第三控制线并且通过检测对应的第一控制线与参考电压之间的电势差来对待读出的存储器单元进行读出。
在示例62中，示例61的存储器单元布置可以可选地还包括：读取控制电路还被配置为将另一第一电压(例如，第一抑制电压)供给(施加)到一条或多条其他第一控制线，将另一第二电压(例如，第二抑制电压)供给(施加)到一条或多条其他第二控制线，以及将另一第三电压(例如，第三抑制电压)供给(施加)到一条或多条其他第三控制线。
在示例63中，示例62的存储器单元布置可以可选地还包括：多个存取器件中的每个存取器件与多条第一控制线中的对应的第一控制线和多条第二控制线中的对应的第二控制线相关联，并且其中，读取控制电路被配置为：对于多个存取器件中的每个存取器件，将第一抑制电压供给(施加)到对应的第一控制线并且将第二抑制电压施加到对应的第二控制线，使得对应的第一控制线和与存取器件相对应的第一存储器单元子集之间的连接被禁止。
在示例64中，示例62或63的存储器单元布置可以可选地还包括：读取控制电路被配置为将第三抑制电压供给到一条或多条其他第三控制线，使得共享一条或多条第三控制线中的相应的第三控制线的存储器单元不会改变为相应的存储器单元的至少两种存储状态中的另一种。
在示例65中，示例61至64中任一个的存储器单元布置可以可选地还包括：待读出的存储器单元还具有与其相关联的多条第四控制线中的第四控制线，并且读取控制电路还被配置为将一个或多个第四电压(例如，第四电压，例如，第四抑制电压)供给(施加)到与待读出的存储器单元不相关联的一条或多条第四控制线。
在示例66中，示例42和示例62至65中任一个的存储器单元布置可以可选地还包括：施加到相关联的第一控制线的第一电压与施加到相关联的第三控制线的第三电压之间的差的绝对值大于铁电部分的矫顽电压的绝对值。
示例67是存储器单元布置，该存储器单元布置包括：第一存储器单元集和第二存储器单元集，该第一存储器单元集包括第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元，该第二存储器单元集包括第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元；第一控制线集，包括分配给第一存储器单元集的每个存储器单元的第一控制线以及分配给第二存储器单元集的第二控制线；第二控制线集，包括第一控制线和第二控制线。第一控制线分配给第一存储器单元集的第一存储器单元和第二存储器单元以及第二存储器单元集的第一存储器单元和第二存储器单元，并且第二控制线分配给第一存储器单元集的第三存储器单元和第四存储器单元以及第二存储器单元集的第三存储器单元和第四存储器单元；第三控制线集，包括第一控制线和第二控制线，其中，第一控制线分配给第一存储器单元集的第一存储器单元和第三存储器单元以及第二存储器单元集的第一存储器单元和第三存储器单元，并且其中，第二控制线分配给第一存储器单元集的第二存储器单元和第四存储器单元以及第二存储器单元集的第二存储器单元和第四存储器单元。
在示例68中，示例67的存储器单元布置可以可选地还包括第一存取器件集，第一存取器件集包括第一存取器件和第二存取器件。第二控制线集的第一控制线可以被配置为控制第一存取器件将第一控制线集的第一控制线连接到与第二控制线集的第一控制线相对应的第一存储器单元集的存储器单元，并且第二控制线集的第二控制线可以被配置为控制第二存取器件将第一控制线集的第一控制线连接到与第二控制线集的第二控制线相对应的第一存储器单元集的存储器单元。存储器单元布置还可以包括第二存取器件集，第二存取器件集包括第一存取器件和第二存取器件，其中，第二控制线集的第一控制线被配置为控制第一存取器件将第一控制线集的第二控制线连接到与第二控制线集的第一控制线相对应的第二存储器单元集的存储器单元，并且其中，第二控制线集的第二控制线被配置为控制第二存取器件将第一控制线集(104)的第二控制线连接到与第二控制线集的第二控制线相对应的第二存储器单元集的存储器单元。
在示例69中，示例67或68的存储器单元布置可以可选地还包括第三存储器单元集，该第三存储器单元集包括第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元。第一控制线集还可以包括分配给第三存储器单元集的每个存储器单元的第三控制线。第二控制线集的第一控制线可以还分配给第三存储器单元集的第一存储器单元和第二存储器单元，并且第二控制线集的第二控制线可以还分配给第三存储器单元集的第三存储器单元和第四存储器单元。第三控制线集的第一控制线可以还分配给第三存储器单元集的第一存储器单元和第三存储器单元，并且第三控制线集的第二控制线可以分配给第三存储器单元集的第二存储器单元和第四存储器单元。
在示例70中，示例69的存储器单元布置可以可选地还包括第三存取器件集，第三存取器件集包括第一存取器件和第二存取器件。第二控制线集的第一控制线被配置为控制第一存取器件将第一控制线集的第三控制线连接到与第二控制线集的第一控制线相对应的第三存储器单元集的存储器单元，并且第二控制线集的第二控制线被配置为控制第二存取器件将第一控制线集的第三控制线连接到与第二控制线集的第二控制线相对应的第三存储器单元集的存储器单元。
在示例71中，示例69或70的存储器单元布置可以可选地还包括：第一存储器单元集还包括第五存储器单元和第六存储器单元，第二存储器单元集还包括第五存储器单元和第六存储器单元；并且第二控制线集还包括第三控制线，其中，第三控制线分配给第一存储器单元集的第五存储器单元和第六存储器单元以及第二存储器单元集的第五存储器单元和第六存储器单元；第三控制线集的第一控制线还分配给第一存储器单元集的第五存储器单元以及第二存储器单元集的第五存储器单元，并且第三控制线集的第二控制线还分配给第一存储器单元集的第六存储器单元以及第二存储器单元集的第六存储器单元。
在示例72中，示例68和71的存储器单元布置可以可选地还包括：第一存取器件集还包括第三存取器件，第二存取器件集还包括第三存取器件；第二控制线集的第三控制线被配置为控制第一存取器件集的第三存取器件将第一控制线集的第一控制线连接到与第二控制线集的第三控制线相对应的第一存储器单元集的存储器单元，并且第二控制线集的第三控制线被配置为控制第二存取器件集的第三存取器件将第一控制线集的第二控制线连接到与第二控制线集的第三控制线相对应的第二存储器单元集的存储器单元。
在示例73中，示例69至72中任一个的存储器单元布置可以可选地还包括：第三存储器单元集还包括第五存储器单元和第六存储器单元，第二控制线集的第三控制线还分配给第三存储器单元集的第五存储器单元和第六存储器单元；第三控制线集的第一控制线被分配给第三存储器单元集的第五存储器单元，并且第三控制线集的第二控制线还分配给第三存储器单元集的第六存储器单元。
在示例74中，示例70和73的存储器单元布置可以可选地还包括：第三存取器件集还包括第三存取器件，第二控制线集的第三控制线被配置为控制第三存取器件集的第三存取器件将第一控制线集的第三控制线连接到与第二控制线集的第三控制线相对应的第三存储器单元集的存储器单元。
在示例75中，示例69至74中任一个的存储器单元布置可以可选地还包括：第一存储器单元集还包括第七存储器单元和第八存储器单元，第二存储器单元集还包括第七存储器单元和第八存储器单元；第二控制线集的第一控制线还分配给第一存储器单元集的第七存储器单元和第二存储器单元集的第七存储器单元，并且第二控制线集的第二控制线还分配给第一存储器单元集的第八存储器单元和第二存储器单元集的第八存储器单元；第三控制线集还包括第三控制线，其中，第三控制线分配给第一存储器单元集的第七存储器单元和第八存储器单元以及第二存储器单元集的第七存储器单元和第八存储器单元。
在示例76中，示例69至75的存储器单元布置可以可选地还包括：第三存储器单元集还包括第七存储器单元和第八存储器单元，第二控制线集的第一控制线还分配给第三存储器单元集的第七存储器单元，并且其中，第二控制线集的第二控制线还分配给第三存储器单元集的第八存储器单元；其中，第三控制线集的第三控制线还分配给第三存储器单元集的第七存储器单元和第八存储器单元。
在示例77中，示例69至76中任一个的存储器单元布置可以可选地还包括：第一存储器单元集还包括第九存储器单元，第二存储器单元集还包括第九存储器单元；其中，第二控制线集的第三控制线还分配给第一存储器单元集的第九存储器单元和第二存储器单元集的第九存储器单元；其中，第三控制线集的第三控制线还分配给第一存储器单元集的第九存储器单元和第二存储器单元集的第九存储器单元。
在示例78中，示例69至77中任一个的存储器单元布置可以可选地还包括：第三存储器单元集还包括第九存储器单元，第二控制线集的第三控制线还分配给第三存储器单元集的第九存储器单元；其中，第三控制线集的第三控制线还分配给第三存储器单元集的第九存储器单元。
示例79是存储器单元布置，该存储器单元布置包括：第一存储器单元集和第二存储器单元集，该第一存储器单元集包括第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元，该第二存储器单元集包括第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元；第一位线，分配给第一存储器单元集的每个存储器单元；第二位线，分配给第二存储器单元集；第一字线，分配给第一存储器单元集的第一存储器单元和第二存储器单元以及第二存储器单元集的第一存储器单元和第二存储器单元；第二字线，分配给第一存储器单元集的第三存储器单元和第四存储器单元以及第二存储器单元集的第三存储器单元和第四存储器单元；第一板线，分配给第一存储器单元集的第一存储器单元和第三存储器单元以及第二存储器单元集的第一存储器单元和第三存储器单元；第二板线，分配给第一存储器单元集的第二存储器单元和第四存储器单元以及第二存储器单元集的第二存储器单元和第四存储器单元。
在示例80中，示例79的存储器单元布置可以可选地还包括第一存取器件集，该第一存取器件集包括第一存取器件和第二存取器件。第一字线可以被配置为控制第一存取器件将第一位线连接到与第一字线相对应的第一存储器单元集的存储器单元，并且第二字线被配置为控制第二存取器件将第一位线连接到与第二字线相对应的第一存储器单元集的存储器单元。存储器单元布置可以可选地还包括：第二存取器件集，该第二存取器件集包括第一存取器件和第二存取器件，其中，第一字线可以被配置为控制第一存取器件将第二位线连接到与第一字线相对应的第二存储器单元集的存储器单元，并且其中，第二字线被配置为控制第二存取器件将第二位线连接到与第二字线相对应的第二存储器单元集的存储器单元。第一存取器件集包括第一存取器件和第二存取器件，其中，第一存取器件被配置为将第一位线连接到由施加在第一字线处的电压控制的第一存储器单元集的第一存储器单元和第二存储器单元，并且其中，第二存取器件被配置为将第一位线连接到由施加在第二字线处的电压控制的第一存储器单元集的第三存储器单元和第四存储器单元；和/或第二存取器件集包括第一存取器件和第二存取器件，其中，第一存取器件被配置为将第二位线连接到由施加在第一字线处的电压控制的第二存储器单元集的第一存储器单元和第二存储器单元，并且其中，第二存取器件被配置为将第二位线连接到由施加在第二字线处的电压控制的第二存储器单元集的第三存储器单元和第四存储器单元。
在示例81中，示例67至80中任一个的存储器单元布置可以可选地还包括：第二存储器单元集的第一存储器单元是第五存储器单元，第二存储器单元集的第二存储器单元是第六存储器单元，其中，第二存储器单元集的第三存储器单元是第七存储器单元，并且其中，第二存储器单元集的第四存储器单元是第八存储器单元，其中，第一控制线集的第一控制线是第一位线，其中，第一控制线集的第二控制线是第二位线；其中，第二控制线集的第一控制线是第一字线，其中，第二控制线集的第二控制线是第二字线；并且其中，第三控制线集的第一控制线是第一板线，其中，第三控制线集的第二控制线是第二板线。
在示例82中，示例68或80和示例81的存储器单元布置可以可选地还包括：第二存取器件集的第一存取器件是第三存取器件，并且第二存取器件集的第二存取器件是第四存取器件。
示例83是存储器单元布置，包括：第一存储器单元、第二存储器单元、第三存储器单元、第四存储器单元、第五存储器单元、第六存储器单元、第七存储器单元和第八存储器单元；第一位线，分配给第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元；第二位线，分配给第五存储器单元、第六存储器单元、第七存储器单元和第八存储器单元；第一字线，分配给第一存储器单元、第二存储器单元、第五存储器单元和第六存储器单元；第二字线，分配给第三存储器单元、第四存储器单元、第七存储器单元和第八存储器单元；第一板线，分配给第一存储器单元、第三存储器单元、第五存储器单元和第七存储器单元；第二板线，分配给第二存储器单元、第四存储器单元、第六存储器单元和第八存储器单元。
在示例84中，示例83的存储器单元布置可以可选地还包括第一存取器件、第二存取器件、第三存取器件和第四存取器件。第一字线可以被配置为控制第一存取器件将第一位线连接到第一存储器单元和第二存储器单元。第二字线可以被配置为控制第二存取器件将第一位线连接到第三存储器单元和第四存储器单元。第一字线可以被配置为控制第三存取器件将第二位线连接到第五存储器单元和第六存储器单元。第二字线可以被配置为控制第四存取器件将第二位线连接到第七存储器单元和第八存储器单元。
在示例85中，示例82或84的存储器单元布置可以可选地还包括：一个或多个存取器件(第一存取器件、第二存取器件、第三存取器件，并且/或者第四存取器件中的一个或多个存取器件)可以包括各自的传输门。
在示例86中，示例82至85中任一个的存储器单元布置可以可选地还包括：一个或多个存取器件可以包括各自的晶体管，优选地场效应晶体管。
在示例87中，示例82至86的存储器单元布置可以可选地还包括：每个存储器单元(第一存储器单元、第二存储器单元、第三存储器单元、第四存储器单元、第五存储器单元、第六存储器单元、第七存储器单元和第八存储器单元)是易失性存储器单元或非易失性存储器单元。
在示例88中，示例82至87的存储器单元布置可以可选地还包括：每个存储器单元包括铁电存储器单元。
在示例89中，示例88的存储器单元布置可以可选地还包括：存储器单元布置包括非易失性铁电存储器单元布置(例如，铁电随机存取存储器(FeRAM))。
在示例90中，示例88或89的存储器单元布置可以可选地还包括：铁电存储器单元的每个铁电存储器单元包括铁电电容器。
在示例91中，示例90的存储器单元布置可以可选地还包括：至少一个铁电电容器包括铁电材料，优选地铁电氧化铪。
在示例92中，示例82或84并且进一步可选地示例85至91中任一个的存储器单元布置可以可选地还包括：第一源线，将第一存储器单元和第二存储器单元与第一存取器件连接，第二源线，将第三存储器单元和第四存储器单元与第二存取器件连接；第三源线，将第五存储器单元和第六存储器单元与第三存取器件连接；以及第四源线，将第七存储器单元和第八存储器单元与第四存取器件连接。
在示例93中，示例92的存储器单元布置可以可选地还包括：每个存取器件可以包括第一控制节点(例如，源极节点)、第二控制节点(例如，栅极节点)和第三控制节点(例如，漏极节点)。每个存取器件的第一控制节点连接到第一位线或第二位线的对应的位线，其中，每个存取器件的第二控制节点连接到第一字线或第二字线的对应的字线，并且其中，每个存取器件的第三控制节点连接到第一源线、第二源线、第三源线或第四源线的对应的源线。
在示例94中，示例93的存储器单元布置可以可选地还包括：对于每个存取器件，第一控制节点和第三控制节点的电行为经由第二控制节点来控制。
在示例95中，示例94的存储器单元布置可以可选地还包括：电行为包括与第一控制节点和第三控制节点之间的电流相关联的电阻。
在示例96中，示例82至95中任一个的存储器单元布置可以可选地还包括：所有存储器单元被布置成A(n，m，p)描述的三维阵列配置。
在示例97中，示例82至96中任一个的存储器单元布置可以可选地还包括：每个存储器单元可以包括第一电极部分和第二电极部分。
在示例98中，示例83或84和示例97的存储器单元布置可以可选地还包括：各个存储器单元的每个第一电极部分(例如，导电)连接到对应的存取器件。
在示例99中，示例14和31的存储器单元布置可以可选地还包括：第一存储器单元的第一电极部分和第二存储器单元的第一电极部分经由第一第四控制线连接到第一存取器件，第三存储器单元的第一电极部分和第四存储器单元的第一电极部分经由第二第四控制线连接到第二存取器件；第五存储器单元的第一电极部分和第六存储器单元的第一电极部分经由第三控制线连接到第三存取器件；并且第七存储器单元的第一电极部分和第八存储器单元的第一电极部分经由第四控制线连接到第四存取器件。
在示例100中，示例97至99中任一个的存储器单元布置可以可选地还包括：各个存储器单元的每个第二电极部分(例如，导电)连接到对应的第三控制线。
在示例101中，示例97至100中任一个的存储器单元布置可以可选地还包括：相应的一个或多个存储器单元的第二电极部分至少部分地围绕对应的第一电极部分。
在示例102中，示例97至101中任一个的存储器单元布置可以可选地还包括：第一存储器单元的第一电极部分和第二存储器单元的第一电极部分是公共第一电极的一部分或提供公共第一电极，第三存储器单元的第一电极部分和第四存储器单元的第一电极部分是公共第一电极的一部分或提供公共第一电极；第五存储器单元的第一电极部分和第六存储器单元的第一电极部分是公共第一电极的一部分或提供公共第一电极；并且/或者第七存储器单元的第一电极部分和第八存储器单元的第一电极部分是公共第一电极的一部分或提供公共第一电极。
在示例103中，示例92和102的存储器单元布置可以可选地还包括：每个公共第一电极被配置为对应的源线，和/或其中，每个公共第一电极将所有对应的存储器单元连接到对应的存取器件。
在示例104中，示例102或103的存储器单元布置可以可选地还包括：公共第一电极包括具有以下基本几何形状中的一种的细长形状：圆形、三角形、正方形、平行四边形、梯形、椭圆形、多边形等。
在示例105中，示例97至104中任一个的存储器单元布置可以可选地还包括：第一存储器单元的第二电极部分、第三存储器单元的第二电极部分、第五存储器单元的第二电极部分和第七存储器单元的第二电极部分是公共第二电极的一部分或提供公共第二电极，并且/或者第二存储器单元的第二电极部分、第四存储器单元的第二电极部分、第六存储器单元的第二电极部分和第八存储器单元的第二电极部分是公共第二电极的一部分或提供公共第二电极。
在示例106中，示例105中任一个的存储器单元布置可以可选地还包括：公共第二电极(导电地)连接到对应的第三控制线。
在示例107中，示例105或106的存储器单元布置可以可选地还包括：公共第二电极可以包括板形状。
在示例108中，示例106或107的存储器单元布置可以可选地还包括：公共第二电极完全围绕对应的存储器单元的第一电极部分。
在示例109中，示例97至108中任一个的存储器单元布置可以可选地还包括：铁电部分被布置在存储器单元中的每一个的第一电极部分与第二电极部分之间。
在示例110中，示例102和109的存储器单元布置可以可选地还包括：与公共第一电极相关联的存储器单元可以包括公共铁电层。
在示例111中，示例109或110的存储器单元布置可以可选地还包括：第一存储器单元和第二存储器单元可以包括公共铁电层(例如，连续铁电层)，第三存储器单元和第四存储器单元可以包括公共铁电层(例如，连续铁电层)；第五存储器单元和第六存储器单元可以包括公共铁电层(例如，连续铁电层)；和/或第七存储器单元和第八存储器单元包括公共铁电层(例如，连续铁电层)。
在示例112中，示例109至111中任一个的存储器单元布置可以可选地还包括：每个存储器单元的铁电部分至少部分地围绕对应的第一电极部分，优选地完全周向地围绕对应的第一电极部分。
在示例113中，示例109至112中任一个的存储器单元布置可以可选地还包括：铁电部分包括铁电氧化铪。
在示例114中，示例109至113中任一个的存储器单元布置可以可选地还包括：铁电部分是或可以包括自发可极化(例如，剩余可极化)层，可选地，自发可极化(例如，剩余可极化)层包括具有第一自发(例如，残余)极化的第一极化状态和具有第二自发(例如，残余)极化的第二极化状态。
在示例115中，示例114的存储器单元布置可以可选地还包括：与第一极化状态相关联的自发可极化(例如，剩余可极化)层的第一自发(例如，残余)极化的绝对值基本上等于与第二极化状态相关联的自发可极化(例如，剩余可极化)层的第二自发(例如，残余)极化的绝对值。
在示例116中，示例82至115中任一个的存储器单元布置可以可选地还包括写入控制电路，该写入控制电路被配置为写入(例如，编程和/或擦除)存储器单元中的一个。
在示例117中，示例116的存储器单元布置可以可选地还包括：写入存储器单元包括将存储器单元从至少两种存储状态中的一种带入存储器单元的至少两种存储状态中的另一种。
在示例118中，示例116或117的存储器单元布置可以可选地还包括：写入控制电路可以被配置为将一个或多个第一电压施加到第一位线和/或第二位线，将一个或多个第二电压施加到第一字线和/或第二字线，以及将一个或多个第三电压施加到第一板线和/或第二板线，使得待写入的存储器单元被写入，并且一个或多个其他存储器单元不被写入。
在示例119中，示例118的存储器单元布置可以可选地还包括：待写入的存储器单元具有第一位线或第二位线的位线、第一字线或第二字线的字线、以及第一板线的板线或与其相关联的第二板线，写入控制电路被配置为通过将第一电压供给(施加)到相关联的位线、将第二电压供给(施加)到相关联的字线、以及将第三电压供给到相关联的板线来对待写入的存储器单元进行写入。
在示例120中，示例119的存储器单元布置可以可选地还包括：写入控制电路还可以被配置为将另一第一电压(例如，第一抑制电压)供给(施加)到另一位线，将另一第二电压(例如，第二抑制电压)供给(施加)到另一字线，以及将另一第三电压(例如，第三抑制电压)供给(施加)到另一板线。
在示例121中，示例120的存储器单元布置可以可选地还包括：每个存取器件与对应的位线和对应的字线相关联，并且其中，写入控制电路被配置为：对于每个存取器件，将第一抑制电压供给(施加)到对应的位线并且将第二抑制电压供给(施加)到对应的字线，使得对应的位线和与存取器件相对应的存储器单元之间的连接被禁止。
在示例122中，示例120或121的存储器单元布置可以可选地还包括：写入控制电路被配置为将第三抑制电压供给到另一板线，使得共享另一板线的存储器单元不会改变为相应的存储器单元的至少两种存储状态中的另一种。
在示例123中，示例119至122中任一个的存储器单元布置可以可选地还包括：待写入的存储器单元还具有与其相关联的源线中的一条，并且写入控制电路还被配置为将一个或多个第四电压(例如，第四电压，例如，第四抑制电压)供给(施加)到不与待写入的存储器单元相关联的一条或多条源线。
在示例124中，示例109和示例120至123中任一个的存储器单元布置可以可选地还包括：施加到相关联的位线的第一电压与施加到相关联的板线的第三电压之间的差的绝对值大于铁电部分的矫顽电压的绝对值。
在示例125中，示例82至124中任一个的存储器单元布置可以可选地还包括读取控制电路，该读取控制电路被配置为读出存储器单元中的一个。
在示例126中，示例125的存储器单元布置可以可选地还包括：读取存储器单元包括擦除存储器单元。
在示例127中，示例125或126的存储器单元布置可以可选地还包括：读取控制电路被配置为将一个或多个第一电压施加到第一位线和/或第二位线，将一个或多个第二电压施加到第一字线和/或第二字线，以及将一个或多个第三电压施加到第一板线和/或第二板线。
在示例128中，示例127的存储器单元布置可以可选地还包括：待读出的存储器单元具有第一位线或第二位线的位线、第一字线或第二字线的字线、以及与其相关联的第一板线或第二板线的板线，读取控制电路还被配置为检测相关联的位线与参考电压之间的电势差。
在示例129中，示例128的存储器单元布置可以可选地还包括：读取控制电路被配置为通过将第一电压供给(施加)到相关联的第一控制线、将第二电压供给(施加)到相关联的第二控制线以及将第三电压供给(施加)到相关联的第三控制线并且通过检测对应的第一控制线与参考电压之间的电势差来读出待读出的存储器单元。
在示例130中，示例129的存储器单元布置可以可选地还包括：读取控制电路还被配置为将另一第一电压(例如，第一抑制电压)供给(施加)到另一位线，将另一第二电压(例如，第二抑制电压)供给(施加)到另一字线，以及将另一第三电压(例如，第三抑制电压)供给(施加)到另一板线。
在示例131中，示例130的存储器单元布置可以可选地还包括：每个存取器件与对应的位线和对应的字线相关联，并且其中，读取控制电路被配置为：对于每个存取器件，将第一抑制电压供给(施加)到对应的位线并且将第二抑制电压供给(施加)到对应的字线，使得对应的位线和与存取器件相对应的存储器单元之间的连接被禁止。
在示例132中，示例130或131的存储器单元布置可以可选地还包括：读取控制电路被配置为将第三抑制电压供给到另一板线，使得共享另一板线的存储器单元不会改变为相应的存储器单元的至少两种存储状态中的另一种。
在示例133中，示例129至132中任一个的存储器单元布置可以可选地还包括：待读出的存储器单元还具有与其相关联的源线，并且读取控制电路还被配置为将一个或多个第四电压(例如，第四电压，例如，第四抑制电压)供给(施加)到不与待读出的存储器单元相关联的一条或多条源线。
在示例133中，示例109和示例129至132中任一个的存储器单元布置可以可选地还包括：施加到相关联的位线的第一电压与施加到相关联的板线的第三电压之间的差的绝对值大于铁电部分的矫顽电压的绝对值。
示例134是操作存储器单元布置的方法，该方法包括：将第一电压施加到与多个存储器单元中待寻址(例如，待编程、待擦除或待读出)的存储器单元相对应的多条第一控制线中的第一控制线。多个存储器单元中的其他存储器单元不被寻址，将第二电压施加到与待寻址的存储器单元相对应的多条第二控制线中的第二控制线；将第三电压施加到与待寻址的存储器单元相对应的多条第三控制线中的第三控制线。
在示例135中，示例134的方法可以可选地还包括：将第一抑制电压施加到不与待寻址的存储器单元相对应的多条第一控制线中的一条或多条第一控制线，并且将第二抑制电压施加到不与待寻址的存储器单元相对应的多条第二控制线中的一条或多条第二控制线；第一抑制电压和第二抑制电压被配置为禁止第一控制线与一个或多个不经由相关联的存取器件寻址的存储器单元之间的连接。
在示例136中，示例135或136的方法可以可选地还包括：将第三抑制电压施加到不与待寻址的存储器单元相对应的多条第三控制线中的一条或多条第三控制线，第三抑制电压被配置为禁止不被寻址的一个或多个存储器单元改变为相应的存储器单元的至少两种存储状态中的另一种。
应注意，本文中参考存储器单元、剩余可极化部分、存储器单元布置等描述的一个或多个功能可以相应地是方法的一部分，例如，用于操作存储器单元布置的方法的一部分。反之亦然，本文参考方法(例如参考用于操作存储器单元布置的方法)描述的一个或多个功能可以相应地在器件或器件的一部分中实现，例如在剩余可极化部分、存储器单元、存储器单元布置等中实现。
应注意，参考剩余可极化层、剩余可极化材料和/或剩余可极化部分描述了各个方面。在一些方面，剩余可极化层、剩余可极化结构、剩余可极化存储器单元、剩余可极化部分(仅作为示例)可以包括剩余可极化的材料(即，示出自发极化的剩磁)，例如铁电材料。在其他方面，剩余可极化层、剩余可极化结构、剩余可极化存储器单元、剩余可极化部分(仅作为示例)在一些方面可以包括自发可极化且不显示剩磁的材料，例如，在采取措施以在反铁电材料内产生内部电场的附加条件下的反铁电材料。反铁电材料内的内部电场可以由各个方面引起(例如，施加、生成、维持，作为示例)，例如，通过实施可被充电到不同于零伏的电压的浮动节点，例如，通过实施电荷存储层，例如，通过使用掺杂层，例如，通过使用调适电子功函数以生成内部电场的电极层，仅作为示例。
根据各个方面，存储器单元的功能层可以包括或可以由可极化材料制成，例如自发可极化材料(诸如反铁电和/或铁电材料，作为示例)。反铁电材料可以在(电压相关的)极化中显示出磁滞，然而，在反铁电材料上没有电压降的情况下没有剩余极化。铁电材料可以在(电压相关的)极化中显示出磁滞，然而，在铁电材料上没有电压降的情况下，剩余极化保持不变。自发极化(例如，剩余或非剩余自发极化)可以通过分析例如极化对电场的曲线图中的一个或多个磁滞测量值(例如，磁滞曲线)来评估，其中材料被极化成相反的方向。材料的极化能力(电介质极化、自发极化和极化的剩磁特性)可以使用电容光谱学来分析，例如，通过静态(C-V)和/或时间分辨测量或通过极化电压(P-V)或正上负下(PUND)测量。
术语“自发可极化的材料”或“自发可极化材料”在本文中可以用于指除了其电介质极化能力之外还具有极化能力的材料。自发可极化材料可以是或可以包括显示剩磁的自发可极化材料(例如，铁电材料)，和/或不显示剩磁的自发可极化材料(例如，反铁电材料)。
尽管已经参照特定方面具体示出和描述了本发明，但是本领域技术人员应该理解，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。因此，本发明的范围由所附权利要求书来表示，并且因此旨在包含落入权利要求书的等效方案的含义和范围内的所有改变。

Claims (20)

1.存储器单元布置，包括：
第一存储器单元、第二存储器单元、第三存储器单元、第四存储器单元、第五存储器单元、第六存储器单元、第七存储器单元和第八存储器单元；
第一位线，分配给所述第一存储器单元、所述第二存储器单元、所述第三存储器单元和所述第四存储器单元；
第二位线，分配给所述第五存储器单元、所述第六存储器单元、所述第七存储器单元和所述第八存储器单元；
第一字线，分配给所述第一存储器单元、所述第二存储器单元、所述第五存储器单元和所述第六存储器单元；
第二字线，分配给所述第三存储器单元、所述第四存储器单元、所述第七存储器单元和所述第八存储器单元；
第一板线，分配给所述第一存储器单元、所述第三存储器单元、所述第五存储器单元和所述第七存储器单元；
第二板线，分配给所述第二存储器单元、所述第四存储器单元、所述第六存储器单元和所述第八存储器单元。
2.根据权利要求1所述的存储器单元布置，
其中，所述第一位线、所述第一字线、所述第二字线、所述第一板线和所述第二板线被配置为允许寻址所述第一存储器单元、所述第二存储器单元、所述第三存储器单元和所述第四存储器单元；或者
其中，所述第二位线、所述第一字线、所述第二字线、所述第一板线和所述第二板线被配置为允许寻址所述第五存储器单元、所述第六存储器单元、所述第七存储器单元和所述第八存储器单元。
3.根据权利要求1所述的存储器单元布置，还包括：
第一存取器件，被配置为将所述第一位线连接到由施加在所述第一字线处的电压控制的所述第一存储器单元和所述第二存储器单元；
第二存取器件，被配置为将所述第一位线连接到由施加在所述第二字线处的电压控制的所述第三存储器单元和所述第四存储器单元；
第三存取器件，被配置为将所述第二位线连接到由施加在所述第一字线处的电压控制的所述第五存储器单元和所述第六存储器单元；
第四存取器件，被配置为将所述第二位线连接到由施加在所述第二字线处的电压控制的所述第七存储器单元和所述第八存储器单元。
4.根据权利要求3所述的存储器单元布置，还包括：
第一源线，将所述第一存储器单元和所述第二存储器单元与所述第一存取器件连接；
第二源线，将所述第三存储器单元和所述第四存储器单元与所述第二存取器件连接；
第三源线，将所述第五存储器单元和所述第六存储器单元与所述第三存取器件连接；和
第四源线，将所述第七存储器单元和所述第八存储器单元与所述第四存取器件连接。
5.根据权利要求4所述的存储器单元布置，
其中，所述存取器件中的每个存取器件包括第一控制节点、第二控制节点和第三控制节点，其中，每个存取器件的所述第一控制节点连接到所述第一位线或所述第二位线中的对应位线，其中，所述存取器件中的每个存取器件的所述第二控制节点连接到所述第一字线或所述第二字线中的对应字线，并且其中，所述存取器件中的每个存取器件的所述第三控制节点连接到所述第一源线、所述第二源线、所述第三源线或所述第四源线中的对应源线。
6.根据权利要求1所述的存储器单元布置，
其中，所述第一存取器件、所述第二存取器件、所述第三存取器件和/或所述第四存取器件中的至少一个存取器件包括传输门；或者
其中，所述第一存取器件、所述第二存取器件、所述第三存取器件和/或所述第四存取器件中的至少一个包括晶体管。
7.根据权利要求1所述的存储器单元布置，
其中，所述第一存储器单元、所述第二存储器单元、所述第三存储器单元、所述第四存储器单元、所述第五存储器单元、所述第六存储器单元、所述第七存储器单元和所述第八存储器单元是剩余可极化存储器单元。
8.根据权利要求1所述的存储器单元布置，
其中，所述存储器单元以三维阵列配置布置。
9.根据权利要求1所述的存储器单元布置，
其中，所述存储器单元中的每个存储器单元包括第一电极部分和第二电极部分。
10.根据权利要求9所述的存储器单元布置，
其中，相应的存储器单元的每个第一电极部分连接到对应的存取器件，其中，相应的所述存储器单元的所述第一电极部分包括金属材料或者至少不包括半导体材料。
11.根据权利要求1所述的存储器单元布置，
其中，所述第一存储器单元的第一电极部分和所述第二存储器单元的第一电极部分经由第一源线连接到第一存取器件；
其中，所述第三存储器单元的第一电极部分和所述第四存储器单元的第一电极部分经由第二源线连接到第二存取器件；
其中，所述第五存储器单元的第一电极部分和所述第六存储器单元的第一电极部分经由第三源线连接到第三存取器件；或者
其中，所述第七存储器单元的第一电极部分和所述第八存储器单元的第一电极部分经由第四源线连接到第四存取器件。
12.根据权利要求1所述的存储器单元布置，
其中，所述存储器单元中的每个存储器单元的第二电极部分连接到对应的板线。
13.根据权利要求1所述的存储器单元布置，
其中，所述存储器单元中的一个或多个存储器单元的一个或多个第二电极部分至少部分地围绕对应的第一电极部分。
14.根据权利要求1所述的存储器单元布置，
其中，所述第一存储器单元的第一电极部分和所述第二存储器单元的第一电极部分是公共电极的部分或提供公共电极；
其中，所述第三存储器单元的第一电极部分和所述第四存储器单元的第一电极部分是公共电极的部分或提供公共电极；
其中，所述第五存储器单元的第一电极部分和所述第六存储器单元的第一电极部分是公共电极的部分或提供公共电极；并且/或者
其中，所述第七存储器单元的第一电极部分和第八存储器单元的第一电极部分是公共电极的部分或提供公共电极。
15.根据权利要求1所述的存储器单元布置，
其中，所述第一存储器单元的第二电极部分、所述第三存储器单元的第二电极部分、所述第五存储器单元的第二电极部分和所述第七存储器单元的第二电极部分是公共电极的部分或提供公共电极；或者
其中，所述第二存储器单元的第二电极部分、所述第四存储器单元的第二电极部分、所述第六存储器单元的第二电极部分和所述第八存储器单元的第二电极部分是公共电极的部分或提供公共电极。
16.根据权利要求1所述的存储器单元布置，
其中，对于所述存储器单元中的每个存储器单元，所述存储器单元的第二电极部分完全围绕所述存储器单元的第一电极部分，其中，剩余可极化部分布置在所述存储器单元的所述第一电极部分与所述第二电极部分之间，其中，所述第一电极部分包括第一金属材料，并且所述第二电极部分包括第二金属材料，使得所述第一电极部分、所述剩余可极化部分和所述第二电极部分形成堆叠结构，所述堆叠结构包括所述第一金属材料、与所述第一金属材料物理接触的剩余可极化材料和与所述剩余可极化材料物理接触的所述第二金属材料。
17.根据权利要求16所述的存储器单元布置，
其中，所述存储器单元的所述剩余可极化部分周向地围绕所述存储器单元的所述第一电极部分。
18.存储器单元布置，包括：
第一存储器单元集，包括第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元；
第二存储器单元集，包括第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元；
第一控制线集，包括分配给所述第一存储器单元集的每个存储器单元的第一控制线和分配给所述第二存储器单元集的第二控制线；
第二控制线集，包括第一控制线和第二控制线，其中，所述第一控制线分配给所述第一存储器单元集的所述第一存储器单元和所述第二存储器单元以及所述第二存储器单元集的所述第一存储器单元和所述第二存储器单元，并且其中，所述第二控制线分配给所述第一存储器单元集的所述第三存储器单元和所述第四存储器单元以及所述第二存储器单元集的所述第三存储器单元和所述第四存储器单元；
第三控制线集，包括第一控制线和第二控制线，其中所述第一控制线分配给所述第一存储器单元集的所述第一存储器单元和所述第三存储器单元以及所述第二存储器单元集的所述第一存储器单元和所述第三存储器单元，并且其中，所述第二控制线分配给所述第一存储器单元集的所述第二存储器单元和所述第四存储器单元以及所述第二存储器单元集的所述第二存储器单元和所述第四存储器单元。
19.根据权利要求18所述的存储器单元布置，还包括：
第一存取器件集，其中，所述第一存取器件集的第一存取器件被配置为经由第四控制线集的第一控制线将所述第一控制线集的第一控制线连接到由施加在所述第二控制线集的第一控制线处的电压控制的所述第一存储器单元集的所述第一存储器单元和所述第二存储器单元，并且其中，所述第一存取器件集的第二存取器件被配置为经由所述第四控制线集的第二控制线将所述第一控制线集的第一控制线连接到由施加在所述第二控制线集的第二控制线处的电压控制的所述第一存储器单元集的所述第三存储器单元和所述第四存储器单元；或者
第二存取器件集，其中，所述第二存取器件集的第一存取器件被配置为经由所述第四控制线集的第三控制线将所述第一控制线集的第二控制线连接到由施加在所述第二控制线集的第一控制线处的电压控制的所述第二存储器单元集的所述第一存储器单元和所述第二存储器单元，并且其中，所述第二存取器件集的第二存取器件被配置为经由所述第四控制线集的第四控制线将所述第一控制线集的第二控制线连接到由施加在所述第二控制线集的第二控制线处的电压控制的所述第二存储器单元集的所述第三存储器单元和所述第四存储器单元。
20.操作存储器单元布置的方法，所述方法包括：
将第一电压供给到多条第一控制线中的第一控制线，所述第一控制线与选自多个存储器单元中的待寻址的存储器单元相对应，其中，所述多个存储器单元中的其他存储器单元不被寻址；
将第二电压供给到多条第二控制线中的第二控制线，所述第二控制线与所述待寻址的存储器单元相对应；
将第三电压供给到多条第三控制线中的第三控制线，所述第三控制线与所述待寻址的存储器单元相对应；
将第一抑制电压供给到与所述其他存储器单元相对应的所述多条第一控制线中的一条或多条第一控制线；
将第二抑制电压供给到与所述其他存储器单元相对应的所述多条第二控制线中的一条或多条第二控制线，其中，所述第一抑制电压和所述第二抑制电压被配置为禁止第一控制线与不经由相关联的存取器件寻址的一个或多个存储器单元之间的连接；
将第三抑制电压供给到与所述其他存储器单元相对应的所述多条第三控制线中的一条或多条第三控制线，其中，所述第三抑制电压被配置为禁止所述其他存储器单元改变其存储状态。
CN202110794412.7A 2020-07-15 2021-07-14 存储器单元布置和操作存储器单元布置的方法 Active CN113948114B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311611922.1A CN117524268A (zh) 2020-07-15 2021-07-14 存储器单元布置和操作存储器单元布置的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/929,685 US11309034B2 (en) 2020-07-15 2020-07-15 Memory cell arrangement and methods thereof
US16/929,685 2020-07-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311611922.1A Division CN117524268A (zh) 2020-07-15 2021-07-14 存储器单元布置和操作存储器单元布置的方法

Publications (2)

Publication Number Publication Date
CN113948114A true CN113948114A (zh) 2022-01-18
CN113948114B CN113948114B (zh) 2023-12-15

Family

ID=74881135

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110794412.7A Active CN113948114B (zh) 2020-07-15 2021-07-14 存储器单元布置和操作存储器单元布置的方法
CN202311611922.1A Pending CN117524268A (zh) 2020-07-15 2021-07-14 存储器单元布置和操作存储器单元布置的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311611922.1A Pending CN117524268A (zh) 2020-07-15 2021-07-14 存储器单元布置和操作存储器单元布置的方法

Country Status (2)

Country Link
US (2) US11309034B2 (zh)
CN (2) CN113948114B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11950430B2 (en) 2020-10-30 2024-04-02 Ferroelectric Memory Gmbh Memory cell, capacitive memory structure, and methods thereof
US12075625B2 (en) 2020-10-30 2024-08-27 Ferroelectric Memory Gmbh Memory cell, capacitive memory structure, and methods thereof

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11482529B2 (en) 2019-02-27 2022-10-25 Kepler Computing Inc. High-density low voltage non-volatile memory with unidirectional plate-line and bit-line and pillar capacitor
US11101291B2 (en) 2020-07-15 2021-08-24 Ferroelectric Memory Gmbh Memory cell arrangement and methods thereof
US11393832B2 (en) 2020-07-15 2022-07-19 Ferroelectric Memory Gmbh Memory cell arrangement
US11309034B2 (en) 2020-07-15 2022-04-19 Ferroelectric Memory Gmbh Memory cell arrangement and methods thereof
US11527277B1 (en) 2021-06-04 2022-12-13 Kepler Computing Inc. High-density low voltage ferroelectric memory bit-cell
US11729995B1 (en) 2021-11-01 2023-08-15 Kepler Computing Inc. Common mode compensation for non-linear polar material 1TnC memory bit-cell
US11482270B1 (en) 2021-11-17 2022-10-25 Kepler Computing Inc. Pulsing scheme for a ferroelectric memory bit-cell to minimize read or write disturb effect and refresh logic
US20230395134A1 (en) 2022-06-03 2023-12-07 Kepler Computing Inc. Write disturb mitigation for non-linear polar material based multi-capacitor bit-cell
US12062584B1 (en) 2022-10-28 2024-08-13 Kepler Computing Inc. Iterative method of multilayer stack development for device applications
US11741428B1 (en) 2022-12-23 2023-08-29 Kepler Computing Inc. Iterative monetization of process development of non-linear polar material and devices

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020089871A1 (en) * 2001-01-08 2002-07-11 Byung-Gil Jeon Ferroelectric memory devices with memory cells in a row connected to different plate lines
CN1471712A (zh) * 2000-08-24 2004-01-28 ĥ 非易失性无源矩阵及其读出方法
CN1637929A (zh) * 2003-12-22 2005-07-13 三星电子株式会社 铁电体随机存取存储器器件和驱动方法
US20100270593A1 (en) * 2009-04-27 2010-10-28 Macronix International Co., Ltd. Integrated circuit 3d memory array and manufacturing method
US20140198553A1 (en) * 2013-01-14 2014-07-17 Macronix International Co., Ltd. Integrated circuit 3d phase change memory array and manufacturing method
US20190067206A1 (en) * 2017-08-30 2019-02-28 Micron Technology, Inc. Apparatuses and methods for shielded memory architecture
US10262730B1 (en) * 2017-10-16 2019-04-16 Sandisk Technologies Llc Multi-state and confined phase change memory with vertical cross-point structure

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0777237B2 (ja) 1993-01-04 1995-08-16 日本電気株式会社 半導体記憶装置及びその製造方法
US5748521A (en) 1996-11-06 1998-05-05 Samsung Electronics Co., Ltd. Metal plug capacitor structures for integrated circuit devices and related methods
US6611014B1 (en) 1999-05-14 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
US6566698B2 (en) * 2000-05-26 2003-05-20 Sony Corporation Ferroelectric-type nonvolatile semiconductor memory and operation method thereof
NO314524B1 (no) * 2001-11-30 2003-03-31 Thin Film Electronics Asa Fremgangsmåte til lesing av celler i en passiv matriseadresserbar innretning, samt innretning for utförelse av fremgangsmåten
US6879505B2 (en) * 2003-03-31 2005-04-12 Matrix Semiconductor, Inc. Word line arrangement having multi-layer word line segments for three-dimensional memory array
KR100855963B1 (ko) * 2006-10-31 2008-09-02 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의프로그램, 독출 및 소거 방법
US8027145B2 (en) 2007-07-30 2011-09-27 Taiyo Yuden Co., Ltd Capacitor element and method of manufacturing capacitor element
US8130528B2 (en) * 2008-08-25 2012-03-06 Sandisk 3D Llc Memory system with sectional data lines
JP5395738B2 (ja) 2010-05-17 2014-01-22 株式会社東芝 半導体装置
JP2012038865A (ja) 2010-08-05 2012-02-23 Toshiba Corp 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
JP2013038186A (ja) 2011-08-05 2013-02-21 Toshiba Corp 不揮発性半導体記憶装置の製造方法
KR102161603B1 (ko) 2014-03-11 2020-10-05 에스케이하이닉스 주식회사 전자 장치
WO2016139725A1 (ja) 2015-03-02 2016-09-09 株式会社 東芝 半導体記憶装置及びその製造方法
KR102396119B1 (ko) 2017-09-15 2022-05-11 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR102512794B1 (ko) 2018-01-17 2023-03-23 에스케이하이닉스 주식회사 전자 장치
US11043496B2 (en) 2018-12-18 2021-06-22 Micron Technology, Inc. Thin film transistors and related fabrication techniques
KR102286428B1 (ko) 2019-01-22 2021-08-05 서울대학교 산학협력단 3차원 적층형 메모리 장치 및 상기 장치에서의 수직 상호 연결 구조
US11393832B2 (en) 2020-07-15 2022-07-19 Ferroelectric Memory Gmbh Memory cell arrangement
US11309034B2 (en) 2020-07-15 2022-04-19 Ferroelectric Memory Gmbh Memory cell arrangement and methods thereof
US11101291B2 (en) 2020-07-15 2021-08-24 Ferroelectric Memory Gmbh Memory cell arrangement and methods thereof
US11443792B1 (en) * 2021-08-12 2022-09-13 Ferroelectric Memory Gmbh Memory cell, memory cell arrangement, and methods thereof
US11508426B1 (en) * 2021-10-26 2022-11-22 Ferroelectric Memory Gmbh Memory device, memory cell arrangement, and methods thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1471712A (zh) * 2000-08-24 2004-01-28 ĥ 非易失性无源矩阵及其读出方法
US20020089871A1 (en) * 2001-01-08 2002-07-11 Byung-Gil Jeon Ferroelectric memory devices with memory cells in a row connected to different plate lines
CN1637929A (zh) * 2003-12-22 2005-07-13 三星电子株式会社 铁电体随机存取存储器器件和驱动方法
US20100270593A1 (en) * 2009-04-27 2010-10-28 Macronix International Co., Ltd. Integrated circuit 3d memory array and manufacturing method
US20140198553A1 (en) * 2013-01-14 2014-07-17 Macronix International Co., Ltd. Integrated circuit 3d phase change memory array and manufacturing method
US20190067206A1 (en) * 2017-08-30 2019-02-28 Micron Technology, Inc. Apparatuses and methods for shielded memory architecture
US10262730B1 (en) * 2017-10-16 2019-04-16 Sandisk Technologies Llc Multi-state and confined phase change memory with vertical cross-point structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11950430B2 (en) 2020-10-30 2024-04-02 Ferroelectric Memory Gmbh Memory cell, capacitive memory structure, and methods thereof
US12075625B2 (en) 2020-10-30 2024-08-27 Ferroelectric Memory Gmbh Memory cell, capacitive memory structure, and methods thereof

Also Published As

Publication number Publication date
US20210090662A1 (en) 2021-03-25
CN113948114B (zh) 2023-12-15
CN117524268A (zh) 2024-02-06
US11309034B2 (en) 2022-04-19
US20220199166A1 (en) 2022-06-23
US11682461B2 (en) 2023-06-20

Similar Documents

Publication Publication Date Title
CN113948114B (zh) 存储器单元布置和操作存储器单元布置的方法
US11688447B2 (en) Memory cell, memory cell arrangement, and methods thereof
US10650892B2 (en) Ternary memory cell and ternary memory cell arrangement
US11158361B2 (en) Memory cell arrangement and methods thereof
US11049541B2 (en) Memory cell arrangement and methods thereof
CN114446348B (zh) 存储器单元布置及其方法
US11887644B2 (en) Memory cell arrangement and method thereof
US11594271B2 (en) Memory cell driver, memory cell arrangement, and methods thereof
US11101291B2 (en) Memory cell arrangement and methods thereof
US11380695B2 (en) Memory cell arrangement and method thereof
CN113948115B (zh) 存储器单元布置
US11189331B1 (en) Memory cell arrangement and methods thereof
US10978129B1 (en) Memory cell, memory cell arrangement and methods thereof
US11195589B1 (en) Memory cell arrangement and methods thereof
US11081159B1 (en) Memory cell arrangement and methods thereof
CN113257300A (zh) 基于铁电电容的存储装置
US20240032306A1 (en) Memory cells and arrangements thereof
US6385077B1 (en) Non-volatile memory cell and sensing method
CN115458003A (zh) 存储器单元布置及其方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant