CN113946529B - 电路系统、信号处理方法和装置 - Google Patents

电路系统、信号处理方法和装置 Download PDF

Info

Publication number
CN113946529B
CN113946529B CN202111202771.5A CN202111202771A CN113946529B CN 113946529 B CN113946529 B CN 113946529B CN 202111202771 A CN202111202771 A CN 202111202771A CN 113946529 B CN113946529 B CN 113946529B
Authority
CN
China
Prior art keywords
slave
acquisition request
data acquisition
target
host
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111202771.5A
Other languages
English (en)
Other versions
CN113946529A (zh
Inventor
黄炎坡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Qianshi Technology Co ltd
Original Assignee
Shanghai Shangtangqian Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Shangtangqian Technology Co ltd filed Critical Shanghai Shangtangqian Technology Co ltd
Priority to CN202111202771.5A priority Critical patent/CN113946529B/zh
Publication of CN113946529A publication Critical patent/CN113946529A/zh
Application granted granted Critical
Publication of CN113946529B publication Critical patent/CN113946529B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/544—Buffers; Shared memory; Pipes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01806—Interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00—Indexing scheme relating to G06F9/00
    • G06F2209/54—Indexing scheme relating to G06F9/54
    • G06F2209/548—Queue

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

本公开实施例提供一种电路系统、信号处理方法和装置，所述电路系统包括：主机、多个从机以及多个第一NPN三极管；所述主机的通信接口的信号接收管脚分别连接所述多个第一NPN三极管中每个第一NPN三极管的集电极以及第一电源，所述主机的通信接口的信号发送管脚分别与各个从机的通信接口的信号接收管脚相连接，所述多个从机中的每个从机的通信接口的信号发送管脚与其中一个第一NPN三极管的发射极相连接，各个第一NPN三极管的基极分别连接第二电源；任意一个从机输出的低电平信号的电平与所述从机所连接的第一NPN三极管导通时的饱和压降之和小于或等于所述主机的输入低电平的最大值。

Description

电路系统、信号处理方法和装置
技术领域
本公开涉及电路设计技术领域，尤其涉及电路系统、信号处理方法和装置。
背景技术
在主从式电路系统中，一个主机可能与多个从机进行通信。在一些情况下，主机与各个从机之间的通信接口为点对点接口，即主机上的每个通信接口只能与一个从机的通信接口进行通信。在从机数量较多的情况下，需要采用包括更多通信接口的主机芯片，或者增加通信接口扩展芯片，成本较高。
发明内容
第一方面，本公开实施例提供一种电路系统，所述电路系统包括：主机、多个从机以及多个第一NPN三极管；所述主机的通信接口的信号接收管脚分别连接所述多个第一NPN三极管中每个第一NPN三极管的集电极以及第一电源，所述主机的通信接口的信号发送管脚分别与各个从机的通信接口的信号接收管脚相连接，所述多个从机中的每个从机的通信接口的信号发送管脚与其中一个第一NPN三极管的发射极相连接，各个第一NPN三极管的基极分别连接第二电源；任意一个从机输出的低电平信号的电平与所述从机所连接的第一NPN三极管导通时的饱和压降之和小于或等于所述主机的输入低电平的最大值。
可选地，针对任意一个从机，在所述从机输出低电平信号的情况下，所述从机所连接的第一NPN三极管导通；在所述从机输出高电平信号的情况下，所述从机所连接的第一NPN三极管截止。
可选地，所述电路系统还包括：第一上拉电阻，连接于所述主机的信号接收管脚与所述第一电源之间，用于为各个第一NPN三极管的集电极提供高电平。
可选地，所述电路系统还包括：多个第二上拉电阻，每个第一NPN三极管的基极通过一个第二上拉电阻连接所述第二电源，所述第二电阻用于为所连接的第一NPN三极管的基极提供偏置电平。
可选地，所述电路系统还包括：多个分压电阻，每个分压电阻连接在一个第一NPN三极管的基极与地之间，用于为所连接的第一NPN三极管分压。
可选地，所述主机用于：通过所述主机的通信接口的信号发送管脚发送数据获取请求，所述数据获取请求中包括所述目标从机的标识信息；所述目标从机用于查找所述数据获取请求所请求的目标数据，并在查找到所述目标数据的情况下，向所述主机返回所述目标数据。
可选地，所述目标从机还用于：在未查找到所述目标数据的情况下，向所述主机返回响应信息，并将接收到的所述数据获取请求置为无效；所述主机还用于在接收到所述响应信息的情况下，通过所述主机的通信接口的信号发送管脚发送包括所述目标从机以外的其他从机的标识信息的数据获取请求。
可选地，所述目标从机用于：将接收到的所述数据获取请求加入缓存队列；响应于所述缓存队列中的所述数据获取请求查找所述目标数据，并开始计时；在计时超时，且未查找到所述目标数据的情况下，从所述缓存队列中清除所述数据获取请求。
可选地，所述主机用于：通过所述主机的通信接口的信号发送管脚发送包括多个目标从机的标识信息以及多个时间信息的数据获取请求，每个从机的标识信息对应一个时间信息，不同的标识信息对应不同的时间信息；所述多个目标从机中的每个目标从机用于：查找所述数据获取请求所请求的目标数据，并在查找到所述目标数据的情况下，在所述时间信息所指示的时间向所述主机返回所述目标数据。
可选地，所述主机的数量大于1；所述电路系统还包括：多个第二NPN三极管；每个主机的通信接口的信号发送管脚通过一个第二NPN三极管分别连接各个从机的通信接口的信号接收管脚；其中，第i个第二NPN三极管的发射极连接第i个主机的通信接口的信号发送管脚，第i个第二NPN三极管的基极连接第三电源，第i个第二NPN三极管的集电极分别连接各个从机的通信接口的信号接收管脚，各个主机的通信接口的信号接收管脚均与所述第一电源相连接。
可选地，所述电路系统还包括：多个第三上拉电阻，每个第二NPN三极管的基极通过一个第三上拉电阻连接所述第三电源。
可选地，所述主机的通信接口和所述从机的通信接口均为点对点接口。
第二方面，本公开实施例提供一种信号处理方法，应用于本公开任一实施例所述的电路系统中的任意一个从机，所述方法包括：接收主机发送的数据获取请求，所述数据获取请求中包括标识信息；在所述数据获取请求中包括的标识信息与本机的标识信息相同的情况下，查找所述数据获取请求所请求的目标数据；在查找到所述目标数据的情况下，向所述主机返回所述目标数据。
可选地，所述方法还包括：在未查找到所述目标数据的情况下，向所述主机返回响应信息，并将接收到的所述数据获取请求置为无效；所述主机在接收到所述响应信息的情况下，能够通过所述主机的通信接口的信号发送管脚发送包括其他从机的标识信息的数据获取请求。
可选地，所述方法还包括：将接收到的所述数据获取请求加入缓存队列；响应于所述缓存队列中的所述数据获取请求查找所述目标数据，并开始计时；在计时超时，且未查找到所述目标数据的情况下，从所述缓存队列中清除所述数据获取请求。
可选地，所述数据获取请求中还包括与所述标识信息对应的时间信息；所述在查找到所述目标数据的情况下，向所述主机返回所述目标数据，包括：在查找到所述目标数据的情况下，在所述时间信息所指示的时间向所述主机返回所述目标数据。
第三方面，本公开实施例提供一种信号处理方法，应用于本公开任一实施例所述的电路系统中的任意一个主机，所述方法包括：发送数据获取请求，所述数据获取请求中包括目标从机的标识信息；接收所述目标从机返回的目标数据。
可选地，所述方法还包括：在接收到所述目标从机返回的响应信息的情况下，发送包括其他从机的标识信息的数据获取请求，所述响应信息用于指示所述目标从机未查找到所述目标数据，所述其他从机为除所述目标从机以外的从机。
可选地，所述数据获取请求中还包括与所述标识信息对应的时间信息；所述时间信息用于所述目标从机在所述时间信息所指示的时间向所述主机返回所述目标数据。
可选地，所述数据获取请求中包括多个目标从机的标识信息以及每个目标从机的标识信息对应的时间信息；所述方法还包括：在成功发送所述数据获取请求的情况下启动计时；根据接收到目标数据时的计时值确定发送所述目标数据的目标从机。
第四方面，本公开实施例提供一种信号处理装置，应用于本公开任一实施例所述的电路系统中的任意一个从机，所述装置包括：第一接收器，用于接收主机发送的数据获取请求，所述数据获取请求中包括标识信息；第一控制器，用于在所述数据获取请求中包括的标识信息与本机的标识信息相同的情况下，查找所述数据获取请求所请求的目标数据；第一发送器，用于在查找到所述目标数据的情况下，向所述主机返回所述数据获取请求所请求的目标数据。
可选地，所述装置还包括：第二控制器，用于在未查找到所述目标数据的情况下，向所述主机返回响应信息，并将接收到的所述数据获取请求置为无效；所述主机在接收到所述响应信息的情况下，能够通过所述主机的通信接口的信号发送管脚发送包括其他从机的标识信息的数据获取请求。
可选地，所述装置还包括：缓存单元，用于将接收到的所述数据获取请求加入缓存队列；计时器，用于响应于所述缓存队列中的所述数据获取请求查找所述目标数据，并开始计时；第三控制器，用于在计时超时，且未查找到所述目标数据的情况下，从所述缓存队列中清除所述数据获取请求。
可选地，所述数据获取请求中还包括与所述标识信息对应的时间信息；所述第一发送器用于：在查找到所述目标数据的情况下，在所述时间信息所指示的时间向所述主机返回所述目标数据。
第五方面，本公开实施例提供一种信号处理装置，应用于本公开任一实施例所述的电路系统中的任意一个主机，所述装置包括：第二发送器，用于发送数据获取请求，所述数据获取请求中包括目标从机的标识信息；第二接收器，用于接收所述目标从机返回的目标数据。
可选地，所述装置还包括：第三发送器，用于在接收到所述目标从机返回的响应信息的情况下，发送包括其他从机的标识信息的数据获取请求，所述响应信息用于指示所述目标从机未查找到所述目标数据，所述其他从机为除所述目标从机以外的从机。
可选地，所述数据获取请求中还包括与所述标识信息对应的时间信息；所述时间信息用于所述目标从机在所述时间信息所指示的时间向所述主机返回所述目标数据。
可选地，所述数据获取请求中包括多个目标从机的标识信息以及每个目标从机的标识信息对应的时间信息；所述装置还包括：第四控制器，用于在成功发送所述数据获取请求的情况下启动计时，根据接收到目标数据时的计时值确定发送所述目标数据的目标从机。
第六方面，本公开实施例提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现任一实施例所述的方法。
第七方面，本公开实施例提供一种计算机设备，包括本公开任一实施例所述的电路系统。
本公开实施例的每个从机的通信接口的信号发送管脚均通过一个第一NPN三极管连接到主机的通信接口的信号接收管脚。在一个从机所连接的第一NPN三极管导通的情况下，该从机可以向主机发送数据；在一个从机所连接的第一NPN三极管截止的情况下，该从机向主机的信号发送路径断开，从而不能向主机发送数据。在从机数量增加时，可以增加第一NPN三极管的数量，使主机能够与更多的从机进行通信，从机数量不受主机芯片上的通信接口的数量限制。由于NPN三极管的成本远低于主机芯片和通信接口扩展芯片，因此，本方案能够有效降低成本。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本公开的实施例，并与说明书一起用于说明本公开的技术方案。
图1A、图1B和图1C分别是本公开实施例的电路系统的示意图。
图2是本公开实施例的主机与从机之间的通信流程的示意图。
图3是本公开另一实施例的电路系统的示意图。
图4A、图4B和图4C是其他实施例的电路系统的示意图。
图5是本公开实施例的信号处理方法的流程图。
图6是本公开另一实施例的信号处理方法的流程图。
图7是本公开实施例的信号处理装置的框图。
图8是本公开另一实施例的信号处理装置的框图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。
在本公开使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本公开。在本公开和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合。
应当理解，尽管在本公开可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本公开范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
为了使本技术领域的人员更好的理解本公开实施例中的技术方案，并使本公开实施例的上述目的、特征和优点能够更加明显易懂，下面结合附图对本公开实施例中的技术方案作进一步详细的说明。
在主从式电路系统中，一个主机可能与多个从机进行通信。例如，在边缘计算设备中，多AI处理器成为产品的常态，这些AI处理器与基板管理控制器(Baseboard ManagerController，BMC)通信，BMC作为主机，AI处理器作为从机。又例如，在一些多传感器设备中，微处理单元(Microcontroller Unit，MCU)作为主机，各个传感器作为从机。主机与从机之间通过通信接口进行通信，在一些情况下，所述通信接口为点对点接口，例如通用异步收发传输器(Universal Asynchronous Receiver/Transmitter，UART)接口。在采用点对点接口的情况下，主机上的每个通信接口只能与一个从机的通信接口进行通信。因此，主机芯片上通信接口的数量需要与从机的数量相匹配。在从机数量较多的情况下，需要采用包括更多通信接口的主机芯片，或者增加通信接口扩展芯片，成本较高，并且也不利于从机数量的扩展。
基于此，本公开实施例提供一种电路系统，参考图1A、图1B和图1C，所述电路系统可包括：
主机101、多个从机102以及多个第一NPN三极管103；
所述主机101的通信接口的信号接收管脚RXD分别连接所述多个第一NPN三极管103中每个第一NPN三极管103的集电极以及第一电源VCC1，所述主机101的通信接口的信号发送管脚TXD分别与各个从机102的通信接口的信号接收管脚RXD相连接，所述多个从机102中的每个从机102的通信接口的信号发送管脚TXD与其中一个第一NPN三极管103的发射极相连接，各个第一NPN三极管103的基极分别连接第二电源VCC2；
任意一个从机102输出的低电平信号的电平与所述从机102所连接的第一NPN三极管103导通时的饱和压降之和小于或等于所述主机101的输入低电平的最大值VIL(max)。
本公开实施例的每个从机的通信接口的信号发送管脚均通过一个第一NPN三极管连接到主机的通信接口的信号接收管脚。在一个从机所连接的第一NPN三极管导通的情况下，该从机可以向主机发送数据；在一个从机所连接的第一NPN三极管截止的情况下，该从机向主机的信号发送路径断开，从而不能向主机发送数据。在从机数量增加时，可以增加第一NPN三极管的数量，使主机能够与更多的从机进行通信，从机数量不受主机芯片上的通信接口的数量限制。由于NPN三极管的成本远低于主机芯片和通信接口扩展芯片，因此，本方案能够有效降低成本。
本公开实施例的主机101可以包括但不限于BMC、MCU、中央处理单元(CentralProcessing Unit，CPU)、神经网络处理器(Neural-network Processing Unit，NPU)、图像处理单元(Graphics Processing Unit，GPU)等功能单元。本公开实施例的从机102可以包括但不限于各种类型的传感器(例如，图像传感器、温度传感器、重力传感器、速度传感器、加速度传感器等、位置传感器)、人工智能(Artificial Intelligence，AI)处理器等功能单元。
本公开对上述第一电源VCC1的输出电平与第二电源VCC2的输出电平的大小关系不作限制，对各个第一NPN三极管103所连接的第二电源VCC2的输出电平的大小关系也不作限制，只要能在从机102输出低电平信号的情况下保证该从机102所连接的第一NPN三极管103导通，并在从机102输出高电平信号的情况下保证该从机102所连接的第一NPN三极管103截止即可。在图1C中，VCC1与VCC2相等，均等于VCC。这样，可以简化电路。
主机101会根据从从机102接收到的信号的电平来工作。在任意一个从机102发送的信号的电平大于第一电平阈值的情况下，主机101将该信号识别为高电平信号；在任意一个从机102发送的信号的电平小于第二电平阈值的情况下，主机101将该信号识别为低电平信号。其中，所述第一电平阈值大于或等于所述第二电平阈值。在第一电平阈值与第二电平阈值不相等的情况下，主机101在接收到大于第二电平阈值且小于第一电平阈值的信号的情况下，既有一定概率将该信号识别为高电平信号，也有一定概率将该信号识别为低电平信号。
在实际应用中，所述第一电平阈值、所述第二电平阈值、主机101的信号发送管脚所发送的信号的电平以及从机102的信号发送管脚所发送的信号的电平一般已经在LVTTL、LVCMOS等电平标准中预先定义好了。在一些实施例中，第一电平阈值等于0.7×VCC，第二电平阈值等于0.2×VCC。例如，在采用LVTTL标准的情况下，所述第一电平阈值VIH(min)为2.1V，所述第二电平阈值VIL(max)为0.8V；在采用LVCMOS标准的情况下，所述第一电平阈值为2.31V，所述第二电平阈值为0.66V。也就是说，根据电平标准，主机101至多能够将电平小于或等于VIL(max)的信号识别为低电平信号。同理，主机101至多能够将电平大于或等于VIH(min)的信号识别为高电平信号。如果信号的电平小于VIH(min)且大于VIL(max)，则既有一定概率将该信号识别为低电平信号，又有一定概率将该信号识别为高电平信号。
本公开实施例采用NPN三极管连接主机的信号接收管脚与各个从机的信号发送管脚，NPN三极管具有集电极与发射极之间饱和压降小的特点，因此，在第一NPN三极管导通的情况下，第一NPN三极管上的电压与从机102的信号发送管脚发送的低电平信号的电平之和小于所述第二电平阈值。这样，就保证了主机101能够准确地将从机102发送的低电平信号识别为低电平，从而提高了电平识别的准确度。
在一些实施例中，所述电路系统还包括第一上拉电阻R1，连接于所述主机101的信号接收管脚RXD与所述第一电源VCC1之间，用于为各个第一NPN三极管103的集电极提供高电平。
在一些实施例中，所述电路系统还包括多个第二上拉电阻R2，每个第一NPN三极管103的基极通过一个第二上拉电阻R2连接所述第二电源VCC2，所述第二电阻R2用于为所连接的第一NPN三极管103的基极提供偏置电平。
上述第一上拉电阻R1与各个第二上拉电阻R2的阻值可以根据实际需要设置，只要能在从机102输出低电平信号的情况下保证该从机102所连接的第一NPN三极管103导通，并在从机102输出高电平信号的情况下保证该从机102所连接的第一NPN三极管103截止即可，此处不作限制。
在一些实施例中，上述电路系统还包括多个分压电阻R0，每个分压电阻R0连接在一个第一NPN三极管103的基极与地GND之间，用于为所连接的第一NPN三极管103分压。在从机102输出高电平信号的情况下，从机102的输出信号的电平与分压电阻R0两端的电压之差小于从机102所连接的第一NPN三极管103的导通电压，这样，就能够保证第一NPN三极管103在从机102输出高电平信号的情况下截止。
在存在至少两个从机102的通信接口为UART接口的情况下，由于UART接口的信号发送管脚TXD使用推挽输出的模式，在所述至少两个从机102中既有输出高电平信号的第一从机又有输出低电平信号的第二从机的情况下，这会导致第一从机或者第二从机的TXD管脚受损伤。而本公开实施例通过采用第一NPN三极管103，由于第一NPN三极管103在相连的从机102输出高电平信号的情况下截止，从而避免了上述问题，提高了从机102的安全性。
参见图2，在一些实施例中，主机101可以通过TXD管脚发送数据获取请求，所述数据获取请求中包括所述目标从机的标识信息。所述目标从机可以通过RXD管脚接收并解析主机的TXD管脚发送的数据获取请求(201)，并判断数据获取请求中是否携带本机的标识信息，例如，地址(202)。如果携带本机的标识信息，则向主机101返回目标数据(203)；否则不进行处理(204)。
目标从机可以是任意一个从机102。所述目标从机的标识信息可以是所述目标从机的地址。由于多个从机102连接到主机101的同一个信号接收管脚，因此，为了避免各个从机102发送的信号之间互相干扰，本公开实施例规定，只有在一个从机102接收到包括本机地址的数据获取请求的情况下，该从机102才可以向主机101发送数据。如果从机102未接收到包括本机地址的数据获取请求，则不对数据获取请求进行处理。其中，目标主机可以在接收到数据获取请求的情况下，响应数据获取请求进行相应的数据处理，以获取目标数据。或者，目标从机也可以持续进行数据处理并获取目标数据，并在接收到数据获取请求的情况下返回目标数据。进一步地，数据获取请求中还可以包括目标数据的标识信息，以便目标从机准确地获取主机101所需的目标数据。
在一些实施例中，主机101可以发送包括多个目标从机的标识信息的数据获取请求，所述数据获取请求中还携带各个目标从机返回目标数据的时间信息。所述时间信息可以表示目标从机接收到所述数据获取请求的时刻与所述目标从机向主机101返回所述目标数据的时刻之间的时长。例如，所述数据获取请求S1可以记为：
S1＝{(AD1，t1)，(AD2，t2)，(AD3，t3)}；
上述数据获取请求表示地址为AD1的从机在接收到所述数据获取请求之后，经过t1时长发送目标数据，地址为AD2的从机在接收到所述数据获取请求之后，经过t2时长发送目标数据，地址为AD3的从机在接收到所述数据获取请求之后，经过t3时长发送目标数据。各个从机102可以对上述数据获取请求进行解析，以确定数据获取请求中是否包括本机的地址。其中，t1、t2和t3互不相等。这样，主机101可以通过发送一次数据获取请求来使多个目标从机返回相应的目标数据。其中，各个目标从机返回的目标数据可以相同，也可以不同。并且，由于各个目标从机返回目标数据的时刻不同，因此，各个目标从机之间不会互相干扰。特别地，AD1、AD2和AD3可以相同，即，主机101可以通过发送一次数据获取请求，使同一个目标从机在不同的时刻依次返回主机所需的目标数据。本领域技术人员可以理解，上述数据获取请求中所包含的目标从机的标识信息的数量以及时长信息的数量除了是3以外，还可以是其他数值，此处不作限制。
目标从机在接收到包括本机标识信息的数据获取请求的情况下，可以启动计时，并在计时达到所述数据获取请求中本机对应的时长的情况下，返回目标数据。主机101可以根据接收到的目标数据的顺序确定各目标数据是哪个目标从机发送的。
主机101在成功发送数据获取请求的情况下，也可以启动计时，并基于计时结果确定接收到的目标数据是哪个目标从机返回的。具体来说，主机101在接收到目标数据的情况下，可以读取当前计时信息，并基于当前计时信息与数据获取请求中各目标从机对应的时长信息确定目标数据是哪个目标从机返回的。
例如，在主机101计时达到T1的情况下，接收到一次目标数据，且T1与t1最接近，则可以确定该目标数据是地址为AD1的目标从机返回的。在主机101计时达到T2的情况下，再次接收到一次目标数据，且T2与t2最接近，则可以确定该目标数据是地址为AD2的目标从机返回的。
之所以要在主机101侧也启动计时，是因为目标从机有可能因为某些原因无法及时返回目标数据，例如，目标从机所执行的某些处理还未处理完成，从而目标从机尚未产生主机101所需的目标数据。在这种情况下，如果主机101按照接收到目标数据的顺序确定目标数据是哪个从机发送的，则可能产生错误。而本公开实施例通过主机101进行计时从而确定发送目标数据的目标从机，则可以减少上述错误的发生。
主机101还可以在成功发送数据获取请求的情况下，对第一数据请求中携带的目标从机的标识信息以及时长信息进行缓存，以便在接收到目标数据的情况下从缓存中查找相应信息。每接收到一个目标从机返回的目标数据，可以将该目标从机在缓存中的信息以及发送顺序在该目标从机之前的各个目标从机在缓存中的信息清除。
在一些实施例中，所述目标从机可以在未查找到所述目标数据的情况下，向所述主机101返回响应信息，并将接收到的所述数据获取请求置为无效，该响应信息用于指示目标主机未获取到目标数据。所述主机101还用于在接收到所述响应信息的情况下，通过所述主机的通信接口的信号发送管脚发送包括所述目标从机以外的其他从机的标识信息的数据获取请求。所述响应信息中也可以携带目标从机的标识信息，以便主机101确定该响应信息是哪个目标从机发送的。主机101在接收到响应信息之后可以发送包括其他从机的标识信息的数据获取请求，从而不必一直等待原来的目标从机返回目标数据。在目标从机无法及时返回目标数据的情况下，本实施例的方式能够有效提高数据传输效率。当然，本实施例所采用的方式并非必须的，例如，主机101可以在发送数据获取请求之后进入等待状态，在等待状态下不再向发送包括其他从机的标识信息的数据获取请求，直到接收到目标从机返回的目标数据。
在一些实施例中，目标从机可以将接收到的所述数据获取请求加入缓存队列；响应于所述缓存队列中的所述数据获取请求查找所述目标数据，并开始计时；在计时超时，且未查找到所述目标数据的情况下，从所述缓存队列中清除所述数据获取请求。这样，目标从机可以及时向主机101返回响应信息。若目标从机在计时超时之前获取到目标数据，则可以直接向主机101返回目标数据，并从所述缓存队列中清除所述数据获取请求。
参见图3，在一些实施例中，主机的数量大于1。在这种情况下，所述电路系统还包括多个第二NPN三极管104；每个主机101的通信接口的信号发送管脚TXD通过一个第二NPN三极管104分别连接各个从机102的通信接口的信号接收管脚RXD；其中，第i个第二NPN三极管104的发射极连接第i个主机101的通信接口的信号发送管脚TXD，第i个第二NPN三极管104的基极连接第三电源VCC3，第i个第二NPN三极管104的集电极分别连接各个从机102的通信接口的信号接收管脚RXD，各个主机的通信接口的信号接收管脚均与所述第一电源相连接。其中，i为正整数。
本公开实施例中采用多个主机与多个从机，每个主机都可以分别与各个从机进行通信。图中示出了主机数量为2的情况，本领域技术人员可以理解，图中所示仅为示例，并非用于限制本公开，本公开实施例中的主机数量可以大于2。各个主机的工作原理均与单个主机的情况下的工作原理类似，此处不再赘述。应当说明的是，在主机数量大于1的情况下，主机发送的数据获取请求中可以携带主机的标识信息(例如，主机的地址)，以便从机确定发送数据获取请求的是哪个主机。
在一个主机发送低电平信号的情况下，该主机所连接的第二NPN三极管104导通；在一个主机发送高电平信号的情况下，该主机所连接的第二NPN三极管104截止。第二NPN三极管104的工作原理与第一NPN三极管103的工作原理类似，此处不再赘述。从机的RXD管脚与主机的RXD管脚类似，在接收到的信号的电平大于所述第一电平阈值的情况下，确定接收到的信号为高电平；在接收到的信号的电平小于所述第二电平阈值的情况下，确定接收到的信号为低电平。
在一些实施例中，所述电路系统还包括多个第三上拉电阻R3，每个第二NPN三极管104的基极通过一个第三上拉电阻R3连接所述第三电源VCC3。
如图4A、图4B和图4C所示，是其他实施例中的电路系统的示意图。在图4A所示的实施例中，主机的RXD管脚分别与各个从机的TXD管脚直接相连。如前所述，由于UART TXD使用推挽输出的模式，这种连接会导致连接在一起的TXD管脚受损伤。而上述实施例中在主机的RXD管脚与各个从机的TXD管脚之间设置了第一NPN三极管，从而解决了上述问题。
如图4B所示，主机的RXD管脚通过二极管与从机的TXD管脚相连接。然而，由于二极管的导通压降VF较高，因此，二极管的导通压降与从机TXD管脚的电平之和大于所述第二电平阈值，会导致主机有概率将低电平误判为高电平，导致通信异常。
如图4C所示，主机的RXD管脚通过PNP三极管与从机的TXD管脚相连接。当任一从机的TXD为低电平时，对应从机的PNP三极管导通，PNP三极管将主机RXD信号拉低；当所有从机的TXD都没有拉低时，主机的RXD由上拉电阻上拉到VCC，即高电平。然而，由于PNP三极管基极和发射极导通压降的最大值与从机TXD管脚的电平之和大于所述第二电平阈值，会导致主机有概率将低电平误判为高电平，导致通信异常。
在上述采用第一NPN三极管的实施例中，由于NPN三极管的饱和压降较小，从而使得第一NPN三极管的饱和压降与从机TXD管脚的电平之和小于所述第二电平阈值，减少了主机将低电平误判为高电平的情况，提高了通信可靠性。
本公开实施例可用于AI加速卡中，该AI加速卡可使用一个BMC连接4个AI加速处理芯片，另外BMC还有一个调试UART，整个AI加速卡共需要BMC提供5路UART。申请人在物料选型过程中发现，低成本的替代方案的BMC均无法提供多于4路的UART。导致BMC可选范围大大缩窄。
本公开实施例无需选用通信接口数量更多的主机芯片，也不需要使用通信接口扩展芯片，而是使用NPN极管及电阻等分立元件搭建一主对多从的UART电路，利用NPN三极管集电极和发射极饱和压降小的特点，从机的TXD输出低电平的最大电压值VOL(max)加上NPN三极管集电极、发射极饱和导通压降VCE(sat)之和较小，使得主机的RXD接收低电平VIL到VIL(max)之间的余量较大，解决了主机RXD的输入低电平超过输入电平最大值VIL(max)的问题，减小了通信失败的风险，使电路通信更稳定、可靠，能够满足服务器高可用性的特性。
本公开实施例还提供一种信号处理方法，该方法可应用于前述任一实施例所述的电路系统中的任意一个从机，如图5所示，所述方法包括：
步骤501：接收主机发送的数据获取请求，所述数据获取请求中包括标识信息；
步骤502：在所述数据获取请求中包括的标识信息与本机的标识信息相同的情况下，查找所述数据获取请求所请求的目标数据；
步骤503：在查找到所述目标数据的情况下，向所述主机返回所述目标数据。
在一些实施例中，所述方法还包括：在未查找到所述目标数据的情况下，向所述主机返回响应信息，并将接收到的所述数据获取请求置为无效；所述主机在接收到所述响应信息的情况下，能够通过所述主机的通信接口的信号发送管脚发送包括所述目标从机以外的其他从机的标识信息的数据获取请求。
在一些实施例中，所述方法还包括：将接收到的所述数据获取请求加入缓存队列；响应于所述缓存队列中的所述数据获取请求查找所述目标数据，并开始计时；在计时超时，且未查找到所述目标数据的情况下，从所述缓存队列中清除所述数据获取请求。
上述方法实施例的具体细节详见前述电路系统的实施例，此处不再赘述。
如图6所示，本公开实施例还提供一种信号处理方法，该方法可应用于前述任一实施例所述的电路系统中的任意一个主机，所述方法包括：
步骤601：发送数据获取请求，所述数据获取请求中包括目标从机的标识信息；
步骤602：接收所述目标从机返回的目标数据。
可选地，所述方法还包括：在接收到所述目标从机返回的响应信息的情况下，发送包括其他从机的标识信息的数据获取请求，所述响应信息用于指示所述目标从机未查找到所述目标数据，所述其他从机为除所述目标从机以外的从机。
可选地，所述数据获取请求中还包括与所述标识信息对应的时间信息；所述时间信息用于所述目标从机在所述时间信息所指示的时间向所述主机返回所述目标数据。
可选地，所述数据获取请求中包括多个目标从机的标识信息以及每个目标从机的标识信息对应的时间信息；所述方法还包括：在成功发送所述数据获取请求的情况下启动计时；根据接收到目标数据时的计时值确定发送所述目标数据的目标从机。
上述方法实施例的具体细节详见前述电路系统的实施例，此处不再赘述。
本领域技术人员可以理解，在具体实施方式的上述方法中，各步骤的撰写顺序并不意味着严格的执行顺序而对实施过程构成任何限定，各步骤的具体执行顺序应当以其功能和可能的内在逻辑确定。
如图7所示，本公开实施例还提供一种信号处理装置，该装置可应用于前述任一实施例所述的电路系统中的任意一个从机，所述装置包括：
第一接收器701，用于接收主机发送的数据获取请求，所述数据获取请求中包括标识信息；
第一控制器702，用于在所述数据获取请求中包括的标识信息与本机的标识信息相同的情况下，查找所述数据获取请求所请求的目标数据；
第一发送器703，用于在查找到所述目标数据的情况下，向所述主机返回所述数据获取请求所请求的目标数据。
可选地，所述装置还包括：第二控制器，用于在未查找到所述目标数据的情况下，向所述主机返回响应信息，并将接收到的所述数据获取请求置为无效；所述主机在接收到所述响应信息的情况下，能够通过所述主机的通信接口的信号发送管脚发送包括其他从机的标识信息的数据获取请求。
可选地，所述装置还包括：缓存单元，用于将接收到的所述数据获取请求加入缓存队列；计时器，用于响应于所述缓存队列中的所述数据获取请求查找所述目标数据，并开始计时；第三控制器，用于在计时超时，且未查找到所述目标数据的情况下，从所述缓存队列中清除所述数据获取请求。
可选地，所述数据获取请求中还包括与所述标识信息对应的时间信息；所述第一发送器用于：在查找到所述目标数据的情况下，在所述时间信息所指示的时间向所述主机返回所述目标数据。
如图8所示，本公开实施例还提供一种信号处理装置，该装置可应用于前述任一实施例所述的电路系统中的任意一个主机，所述装置包括：
第二发送器801，用于发送数据获取请求，所述数据获取请求中包括目标从机的标识信息；
第二接收器802，用于接收所述目标从机返回的目标数据。
可选地，所述装置还包括：第三发送器，用于在接收到所述目标从机返回的响应信息的情况下，发送包括其他从机的标识信息的数据获取请求，所述响应信息用于指示所述目标从机未查找到所述目标数据，所述其他从机为除所述目标从机以外的从机。
可选地，所述数据获取请求中还包括与所述标识信息对应的时间信息；所述时间信息用于所述目标从机在所述时间信息所指示的时间向所述主机返回所述目标数据。
可选地，所述数据获取请求中包括多个目标从机的标识信息以及每个目标从机的标识信息对应的时间信息；所述装置还包括：第四控制器，用于在成功发送所述数据获取请求的情况下启动计时，根据接收到目标数据时的计时值确定发送所述目标数据的目标从机。
在一些实施例中，本公开实施例提供的装置具有的功能或包含的模块可以用于执行上文方法实施例描述的方法，其具体实现可以参照上文方法实施例的描述，为了简洁，这里不再赘述。
本说明书实施例还提供一种计算机设备，包括本公开任一实施例所述的电路系统。
本公开实施例还提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现前述任一实施例所述的方法。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。
通过以上的实施方式的描述可知，本领域的技术人员可以清楚地了解到本说明书实施例可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本说明书实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本说明书实施例各个实施例或者实施例的某些部分所述的方法。
上述实施例阐明的系统、装置、模块或单元，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。一种典型的实现设备为计算机，计算机的具体形式可以是个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件收发设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任意几种设备的组合。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，在实施本说明书实施例方案时可以把各模块的功能在同一个或多个软件和/或硬件中实现。也可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上所述仅是本说明书实施例的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本说明书实施例原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本说明书实施例的保护范围。

Claims (19)

1.一种电路系统，其特征在于，所述电路系统包括：
主机、多个从机以及多个第一NPN三极管；
所述主机的通信接口的信号接收管脚分别连接所述多个第一NPN三极管中每个第一NPN三极管的集电极以及第一电源，所述主机的通信接口的信号发送管脚分别与各个从机的通信接口的信号接收管脚相连接，所述多个从机中的每个从机的通信接口的信号发送管脚与其中一个第一NPN三极管的发射极相连接，各个第一NPN三极管的基极分别连接第二电源；
任意一个从机输出的低电平信号的电平与所述从机所连接的第一NPN三极管导通时的饱和压降之和小于或等于所述主机的输入低电平的最大值；
所述主机用于：通过所述主机的通信接口的信号发送管脚发送数据获取请求，所述数据获取请求中包括目标从机的标识信息以及与所述标识信息对应的时间信息；
所述目标从机用于：查找所述数据获取请求所请求的目标数据，并在查找到所述目标数据的情况下，在所述时间信息所指示的时间向所述主机返回所述目标数据。
2.根据权利要求1所述的电路系统，其特征在于，针对任意一个从机，在所述从机输出低电平信号的情况下，所述从机所连接的第一NPN三极管导通；
在所述从机输出高电平信号的情况下，所述从机所连接的第一NPN三极管截止。
3.根据权利要求1所述的电路系统，其特征在于，所述电路系统还包括：
第一上拉电阻，连接于所述主机的信号接收管脚与所述第一电源之间，用于为各个第一NPN三极管的集电极提供高电平；和/或
多个第二上拉电阻，每个第一NPN三极管的基极通过一个第二上拉电阻连接所述第二电源，所述第二上拉电阻用于为所连接的第一NPN三极管的基极提供偏置电平；和/或
多个分压电阻，每个分压电阻连接在一个第一NPN三极管的基极与地之间，用于为所连接的第一NPN三极管分压。
4.根据权利要求1所述的电路系统，其特征在于，所述目标从机还用于：
在未查找到所述目标数据的情况下，向所述主机返回响应信息，并将接收到的所述数据获取请求置为无效；
所述主机还用于在接收到所述响应信息的情况下，通过所述主机的通信接口的信号发送管脚发送包括所述目标从机以外的其他从机的标识信息的数据获取请求。
5.根据权利要求1所述的电路系统，其特征在于，所述目标从机用于：
将接收到的所述数据获取请求加入缓存队列；
响应于所述缓存队列中的所述数据获取请求查找所述目标数据，并开始计时；
在计时超时，且未查找到所述目标数据的情况下，从所述缓存队列中清除所述数据获取请求。
6.根据权利要求1所述的电路系统，其特征在于，所述主机用于：
通过所述主机的通信接口的信号发送管脚发送包括多个目标从机的标识信息以及多个时间信息的数据获取请求，每个从机的标识信息对应一个时间信息，不同的标识信息对应不同的时间信息；
所述多个目标从机中的每个目标从机用于：
查找所述数据获取请求所请求的目标数据，并在查找到所述目标数据的情况下，在所述时间信息所指示的时间向所述主机返回所述目标数据。
7.根据权利要求1至6任意一项所述的电路系统，其特征在于，所述主机的数量大于1；所述电路系统还包括：
多个第二NPN三极管；
每个主机的通信接口的信号发送管脚通过一个第二NPN三极管分别连接各个从机的通信接口的信号接收管脚；
其中，第i个第二NPN三极管的发射极连接第i个主机的通信接口的信号发送管脚，第i个第二NPN三极管的基极连接第三电源，第i个第二NPN三极管的集电极分别连接各个从机的通信接口的信号接收管脚，各个主机的通信接口的信号接收管脚均与所述第一电源相连接。
8.根据权利要求7所述的电路系统，其特征在于，所述电路系统还包括：
多个第三上拉电阻，每个第二NPN三极管的基极通过一个第三上拉电阻连接所述第三电源。
9.根据权利要求1所述的电路系统，其特征在于，所述主机的通信接口和所述从机的通信接口均为点对点接口。
10.一种信号处理方法，其特征在于，应用于权利要求1至9任意一项所述的电路系统中的任意一个从机，所述方法包括：
接收主机发送的数据获取请求，所述数据获取请求中包括标识信息和所述标识信息对应的时间信息；
在所述数据获取请求中包括的标识信息与本机的标识信息相同的情况下，查找所述数据获取请求所请求的目标数据；
在查找到所述目标数据的情况下，在所述时间信息所指示的时间向所述主机返回所述目标数据。
11.根据权利要求10所述的方法，其特征在于，所述方法还包括：
在未查找到所述目标数据的情况下，向所述主机返回响应信息，并将接收到的所述数据获取请求置为无效；所述主机在接收到所述响应信息的情况下，能够通过所述主机的通信接口的信号发送管脚发送包括其他从机的标识信息的数据获取请求。
12.根据权利要求10或11所述的方法，其特征在于，所述方法还包括：
将接收到的所述数据获取请求加入缓存队列；
响应于所述缓存队列中的所述数据获取请求查找所述目标数据，并开始计时；
在计时超时，且未查找到所述目标数据的情况下，从所述缓存队列中清除所述数据获取请求。
13.一种信号处理方法，其特征在于，应用于权利要求1至9任意一项所述的电路系统中的任意一个主机，所述方法包括：
发送数据获取请求，所述数据获取请求中包括目标从机的标识信息和所述标识信息对应的时间信息；
接收所述目标从机在所述时间信息所指示的时间返回的目标数据。
14.根据权利要求13所述的方法，其特征在于，所述方法还包括：
在接收到所述目标从机返回的响应信息的情况下，发送包括其他从机的标识信息的数据获取请求，所述响应信息用于指示所述目标从机未查找到所述目标数据，所述其他从机为除所述目标从机以外的从机。
15.根据权利要求13所述的方法，其特征在于，所述数据获取请求中包括多个目标从机的标识信息以及每个目标从机的标识信息对应的时间信息；所述方法还包括：
在成功发送所述数据获取请求的情况下启动计时；
根据接收到目标数据时的计时值确定发送所述目标数据的目标从机。
16.一种信号处理装置，其特征在于，应用于权利要求1至9任意一项所述的电路系统中的任意一个从机，所述装置包括：
第一接收器，用于接收主机发送的数据获取请求，所述数据获取请求中包括标识信息和所述标识信息对应的时间信息；
第一控制器，用于在所述数据获取请求中包括的标识信息与本机的标识信息相同的情况下，查找所述数据获取请求所请求的目标数据；
第一发送器，用于在查找到所述目标数据的情况下，在所述时间信息所指示的时间向所述主机返回所述数据获取请求所请求的目标数据。
17.一种信号处理装置，其特征在于，应用于权利要求1至9任意一项所述的电路系统中的任意一个主机，所述装置包括：
第二发送器，用于发送数据获取请求，所述数据获取请求中包括目标从机的标识信息和所述标识信息对应的时间信息；
第二接收器，用于接收所述目标从机在所述时间信息所指示的时间返回的目标数据。
18.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现权利要求10至15任意一项所述的方法。
19.一种计算机设备，其特征在于，包括如权利要求1至9任一项所述的电路系统。
CN202111202771.5A 2021-10-15 2021-10-15 电路系统、信号处理方法和装置 Active CN113946529B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111202771.5A CN113946529B (zh) 2021-10-15 2021-10-15 电路系统、信号处理方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111202771.5A CN113946529B (zh) 2021-10-15 2021-10-15 电路系统、信号处理方法和装置

Publications (2)

Publication Number Publication Date
CN113946529A CN113946529A (zh) 2022-01-18
CN113946529B true CN113946529B (zh) 2024-03-22

Family

ID=79330140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111202771.5A Active CN113946529B (zh) 2021-10-15 2021-10-15 电路系统、信号处理方法和装置

Country Status (1)

Country Link
CN (1) CN113946529B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201557127U (zh) * 2009-11-19 2010-08-18 北京东方信联科技有限公司 一种rs485半双工收发自动切换电路
KR101353919B1 (ko) * 2013-08-08 2014-01-22 (주)코노텍 알에스485 통신용 호스트,슬래이브 자동 전환시스템
CN103873104A (zh) * 2014-04-08 2014-06-18 深圳麦克维尔空调有限公司 一种主机通信电路及通信系统
CN105871672A (zh) * 2016-03-22 2016-08-17 佛山市顺德区美的洗涤电器制造有限公司 一主多从的通信系统及其数据传输方法
CN107590099A (zh) * 2017-08-31 2018-01-16 深圳市共济科技股份有限公司 一种多主机访问从机的方法、扩展装置及存储介质
CN207743979U (zh) * 2017-12-18 2018-08-17 合肥华凌股份有限公司 家用电器的通信系统以及家用电器
CN109286418A (zh) * 2018-09-03 2019-01-29 广东志高暖通设备股份有限公司 三芯通信电路与系统
CN112765075A (zh) * 2020-12-31 2021-05-07 超级智慧家(上海)物联网科技有限公司 一种基于串口的一对多通信方法及系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7814248B2 (en) * 2006-12-07 2010-10-12 Integrated Device Technology, Inc. Common access ring/sub-ring system

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201557127U (zh) * 2009-11-19 2010-08-18 北京东方信联科技有限公司 一种rs485半双工收发自动切换电路
KR101353919B1 (ko) * 2013-08-08 2014-01-22 (주)코노텍 알에스485 통신용 호스트,슬래이브 자동 전환시스템
CN103873104A (zh) * 2014-04-08 2014-06-18 深圳麦克维尔空调有限公司 一种主机通信电路及通信系统
CN105871672A (zh) * 2016-03-22 2016-08-17 佛山市顺德区美的洗涤电器制造有限公司 一主多从的通信系统及其数据传输方法
CN107590099A (zh) * 2017-08-31 2018-01-16 深圳市共济科技股份有限公司 一种多主机访问从机的方法、扩展装置及存储介质
CN207743979U (zh) * 2017-12-18 2018-08-17 合肥华凌股份有限公司 家用电器的通信系统以及家用电器
CN109286418A (zh) * 2018-09-03 2019-01-29 广东志高暖通设备股份有限公司 三芯通信电路与系统
CN112765075A (zh) * 2020-12-31 2021-05-07 超级智慧家(上海)物联网科技有限公司 一种基于串口的一对多通信方法及系统

Also Published As

Publication number Publication date
CN113946529A (zh) 2022-01-18

Similar Documents

Publication Publication Date Title
KR102562210B1 (ko) 전자 장치
US10304546B2 (en) External storage device and method of setting reference frequency for the same
US9454505B2 (en) Chip select (‘CS’) multiplication in a serial peripheral interface (‘SPI’) system
CN105468548B (zh) 串行外围接口的通信
US20140019644A1 (en) Controlling A Plurality Of Serial Peripheral Interface ('SPI') Peripherals Using A Single Chip Select
CN109992556B (zh) 一种i2c驱动方法和装置
CN113946529B (zh) 电路系统、信号处理方法和装置
CN112905668B (zh) 基于分布式数据流处理引擎的数据库导数方法、设备和介质
US9223740B2 (en) Detection method and apparatus for hot-swapping of SD card
CN110825309B (zh) 数据读取方法、装置及系统、分布式系统
JP4001511B2 (ja) Ｉｃカード及びその制御方法
CN109582634B (zh) 总线系统
CN111475432A (zh) 一种从机启动控制装置、单总线系统及其控制方法
US9582341B2 (en) Semiconductor device including a plurality of processors and a method of operating the same
CN116539992A (zh) 存储设备在位稳定状态检测装置、方法、逻辑模块及介质
EP4325363A1 (en) Device for managing cache corruption, and operation method thereof
CN116247755B (zh) 协议信息测试方法、测试仪、存储介质
US11093313B2 (en) Technologies for error handling for high speed I/O data transfer
CN111193583B (zh) 具有时钟故障恢复的接收装置和包括接收装置的传输系统
CN110442539B (zh) 手机otg切换方法和装置
CN111726186B (zh) 嵌入式芯片和外部设备的同步的配置方法及嵌入式芯片
CN112445744A (zh) I2c通信
US20230379197A1 (en) System and operating method thereof
KR20160062683A (ko) 이종 스토리지를 구비하는 컴퓨팅 시스템 및 그것의 동작 방법
US11347950B2 (en) Event notification based on editing a transponder identifier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 200232 floor 1-3, No.24, Lane 315, Fenggu Road, Xuhui District, Shanghai

Patentee after: Shanghai Qianshi Technology Co.,Ltd.

Country or region after: China

Address before: 201103 unit 6-78, building 6, No. 1900, Hongmei Road, Xuhui District, Shanghai

Patentee before: Shanghai shangtangqian Technology Co.,Ltd.

Country or region before: China

CP03 Change of name, title or address