CN113921490A - 芯片、供电方法、片上系统及电子设备 - Google Patents

芯片、供电方法、片上系统及电子设备 Download PDF

Info

Publication number
CN113921490A
CN113921490A CN202111355404.9A CN202111355404A CN113921490A CN 113921490 A CN113921490 A CN 113921490A CN 202111355404 A CN202111355404 A CN 202111355404A CN 113921490 A CN113921490 A CN 113921490A
Authority
CN
China
Prior art keywords
power
chip
integrated circuit
circuit board
board layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111355404.9A
Other languages
English (en)
Inventor
刘辉
郭健炜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pingtouge Shanghai Semiconductor Co Ltd
Original Assignee
Pingtouge Shanghai Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pingtouge Shanghai Semiconductor Co Ltd filed Critical Pingtouge Shanghai Semiconductor Co Ltd
Priority to CN202111355404.9A priority Critical patent/CN113921490A/zh
Publication of CN113921490A publication Critical patent/CN113921490A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请实施例提供了一种芯片、供电方法、片上系统及电子设备。芯片包括裸片；集成电路板层；封装，位于所述裸片和所述集成电路板层之间，内部包含有用于为所述裸片中的元件传输电源的电源输送面，所述封装表面具有第一电源传输通路，所述电源输送面与所述第一电源传输通路电连接；和输送缆线，连接在所述第一电源传输通路与所述集成电路板层的表面之间，用于将来自所述集成电路板层的电源输送到所述第一电源传输通路。通过输送缆线来将来自集成电路板层的电源输送到第一电源传输通路上，供电不受集成电路层和封装层之间焊球连接的功率传输限制，因而能够更好地满足芯片中电子元件的用电需求。

Description

芯片、供电方法、片上系统及电子设备
技术领域
本申请实施例涉及电子技术领域，尤其涉及一种芯片、供电方法、片上系统及电子设备。
背景技术
芯片(chip)，又称集成电路(integrated circuit,IC)，微芯片(microchip)，是指内含集成电路的硅片。随着技术的不断发展，芯片的结构越来越复杂，电子元件功耗越来越大，用电需求也越来越大。
传统的芯片通过焊球(ball grid array，BGA)来对裸片上的元件供电。这种供电方式的芯片结构简单紧凑。然而，焊球供电的能力有限，随着芯片电子元件功耗的增长，传统的焊球供电越来越难以满足芯片中裸片上电子元件的用电需求。
因此，如何更好地满足芯片中裸片上电子元件越来越大的用电需求成为现有技术中亟需解决的技术问题。
发明内容
本申请实施例提供了一种芯片、供电方法、片上系统及电子设备，能够更好地满足芯片中电子元件的用电需求。
根据本申请实施例的第一方面，提供了一种芯片，包括：裸片；集成电路板层；封装，位于所述裸片和所述集成电路板层之间，内部包含有用于为所述裸片中的元件传输电源的电源输送面，所述封装表面具有第一电源传输通路，所述电源输送面与所述第一电源传输通路电连接；输送缆线，连接在所述第一电源传输通路与所述集成电路板层的表面之间，用于将来自所述集成电路板层的电源输送到所述第一电源传输通路。
根据本申请实施例的第二方面，还提供了一种供电方法，其特征在于，包括：通过输送缆线将来自集成电路板层的电源输送到封装表面的第一电源传输通路；通过所述封装内部和所述第一电源传输通路电连接的电源输送面将电源传输给裸片中的元件。
根据本申请实施例的第三方面，还提供了一种片上系统，其特征在于，包括本申请实施例第一方面所述的芯片。
根据本申请实施例的第四方面，还提供了一种电子设备，其特征在于，包括本申请实施例第一方面所述的芯片。
根据本申请实施例提供的技术方案，芯片包括裸片；集成电路板层；封装，位于所述裸片和所述集成电路板层之间，内部包含有用于为所述裸片中的元件传输电源的电源输送面，所述封装表面具有第一电源传输通路，所述电源输送面与所述第一电源传输通路电连接；和输送缆线，连接在所述第一电源传输通路与所述集成电路板层的表面之间，用于将来自所述集成电路板层的电源输送到所述第一电源传输通路。通过输送缆线来将来自集成电路板层的电源输送到第一电源传输通路上，供电不受集成电路层和封装层之间焊球连接的功率传输限制，因而能够更好地满足芯片中电子元件的用电需求。在提供相同的供电的情况下，可以减少芯片30％的焊球数量和25％的封装体积。
附图说明
图1是一种示例的芯片结构示意图；
图2是根据本申请一种实施例的芯片结构示意图；
图3是根据本申请另一种实施例的芯片结构示意图；
图4是根据本申请另一种实施例的芯片结构示意图；
图5是根据本申请另一种实施例的芯片结构示意图；
图6是根据本申请另一种实施例的芯片结构示意图；
图7是根据本申请另一种实施例的芯片结构示意图；
图8是根据本申请另一种实施例的芯片结构示意图；
图9是根据本申请另一种实施例的供电方法的步骤流程图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本说明书相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本说明书的一些方面相一致的装置和方法的例子。
在本说明书使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本说明书。在本说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本说明书可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本说明书范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
参照图1，在一种示例中，芯片100包括裸片110，封装120和集成电路板层130，封装120位于裸片110和集成电路板层130之间。封装120和集成电路板层130内部分别具有传输电源的电源输送面121和131，集成电路板层130的电源输送面131通过焊球140将电源输送到封装层120的电源输送面121，再由封装层120的电源输送面121将电源输送给裸片110上的电子元件。这种供电方式的芯片结构简单紧凑。然而，焊球供电的能力有限，随着芯片电子元件功耗的增长，传统的焊球供电越来越难以满足芯片中裸片上电子元件的用电需求。
下面将参照图2对本申请的一个实施例的芯片进行说明。图2的芯片包括：裸片210；集成电路板层230；封装220，位于所述裸片210和所述集成电路板层230之间，内部包含有用于为所述裸片210中的元件传输电源的电源输送面221，所述封装220表面具有第一电源传输通路222，所述电源输送面221与所述第一电源传输通路222电连接；输送缆线240，连接在所述第一电源传输通路222与所述集成电路板层230的表面之间，用于将来自所述集成电路板层230的电源输送到所述第一电源传输通路222。
第一电源传输通路222可以是各种能用于传输电源的结构，例如导线、印制导体；可以是一个，也可以是多个。第一电源传输通路222可以设置在封装表面的边缘，也可以设置在封装表面的内部区域，和输送缆线240连接即可。设置在边缘时和输送缆线240的连接更方便。
在这种实施例的芯片中，通过输送缆线240来将来自集成电路板层230的电源输送到第一电源传输通路222上，再由第一电源传输通路222输送至电源输送面221，供电不受集成电路层和封装层之间焊球连接的功率传输限制，因而能够更好地满足芯片中电子元件的用电需求。在提供相同的供电的情况下，可以减少芯片30％的焊球数量和25％的封装体积。
参照图3，在本申请的另一实施例中，芯片300还包括第一连接件351，将所述输送缆线340连接到所述第一电源传输通路322；第二连接件352，将所述输送缆线340连接到所述集成电路板层330的表面。
具体地，第一连接件351和第二连接件352可以是各种能用于芯片各层与缆线电连接的连接件，例如插头连接器，方便与输送缆线电连接即可。这种实施例中，输送缆线通过相应的连接件和第一电源传输通路以及集成电路板层的表面连接，连接简单方便，而且容易替换。
参照图4和图5，在本申请的另一实施例中，芯片400还包括电源调节器460，用于将来自所述集成电路板层430的电源转换成所述元件所需的电源。
电源调节器可以将电源转换成裸片中电子元件所需的电源，保证电子元件在正常电源下工作。
具体地，参照图4，在本申请的另一实施例中，所述电源调节器460位于所述集成电路板层430的表面，并通过所述集成电路板层430表面的第二电源传输通路432与所述输送缆线440连接。
这种实施例中，电源调节器460位于所述集成电路板层430的表面，集成电路板层430的表面空间相对较大，布置电源调节器460的布置更灵活方便。
参照图5，在本申请的另一实施例中，所述电源调节器560位于所述封装520的表面并与所述输送缆线540、以及所述第一电源传输通路522连接。
一般地，电源供电的电压较高，电源调节器对电源供电做降压处理，将电源调节器设置在封装层上可以使得在供电功率相同的情况下，输送电路在电源调节器之前的部分(比如输送电缆)传输的电压相对较高，电流相对较低，功耗较小，因而可以降低电源输送的损耗，同时减少芯片发热。
参照图6，在本申请的另一实施例中，所述封装620内部还包含有第一地参考面623，所述集成电路板层630包含有第二地参考面632，所述输送缆线640包括：电源输送导线641，用于将来自所述集成电路板层630的电源输送到所述第一电源传输通路622；地导线642，用于将所述第一地参考面623和所述第二地参考面632连接。
在这种实施例中，电源输送导线641输送电源，地导线642接地，这样通过输送缆线640可以直接形成对裸片610上电子元件供电的完整回路，使得供电回路更短，受外界影响也更小。
参考图7，在本申请的另一实施例中，所述封装720为多个封装7200，所述输送缆线740为相应的多个输送缆线7400，每个输送缆线7400连接在相应封装7200的第一电源传输通路7220与所述集成电路板层730的表面之间。这些封装可以共同为一个裸片输送电源，也可以分别为多个裸片输送电源。
在这种实施例中，芯片包括多个封装7200，集成电路板层730可以对多个封装7200分别同时供电。在一个封装7200出故障时，其他封装的供电不受影响。
参考图8，在本申请的另一实施例中，所述电源调节器860为多个输出不同功率的电源调节器8600，所述输送缆线840为相应的多个输送缆线8400，所述第二电源传输通路832为相应的多个第二电源传输通路8320，各个电源调节器8400输出的功率通过相应的第二电源传输通路8320、和相应的输送缆线8400传递到所述封装820，所述第一电源传输通路822与所述多个输送缆线8400之间具有相应多个开关电路8700，通过开关电路8700控制相应输送缆线8400输送的电源传送到所述第一电源传输通路822。这些开关电路可以设置在一起，使得芯片封装的结构紧凑，也可以分别设置在封装的不同位置，根据需求设置即可。
在这种实施例中，多个输出功率不同的电源调节器8600、输送缆线8400、第二电源传输通路8320以及开关电路8700形成多个输出功率不同的供电通道，可以根据需求来选择不同的供电通道来实现对封装和裸片上电子元件的供电。
参考图9，本申请的另一种实施例还提供了一种供电方法，包括：
S920通过输送缆线将来自集成电路板层的电源输送到封装表面的第一电源传输通路；
S940通过所述封装内部和所述第一电源传输通路电连接的电源输送面将电源传输给裸片中的元件。
在这种实施例中，供电不受集成电路层和封装层之间焊球连接的功率传输限制，因而能够更好地满足芯片中电子元件的用电需求。在提供相同的供电的情况下，可以减少芯片30％的焊球数量和25％的封装体积。
本申请的另一种实施例还提供了一种片上系统，所述片上系统包括上述实施例中任意一种所述的芯片。
在这种实施例中，片上系统包括了上述实施例所述的芯片。由于芯片对其电子元件的供电能力更强，片上系统也相应的具有更好的性能。
本申请的另一种实施例还提供了一种电子设备，所述电子设备包括上述实施例中任意一种所述的芯片。
在这种实施例中，电子设备包括了上述实施例所述的芯片。由于芯片对其电子元件的供电能力更强，电子设备也相应的具有更好的性能。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及方法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明实施例的范围。
以上实施方式仅用于说明本发明实施例，而并非对本发明实施例的限制，有关技术领域的普通技术人员，在不脱离本发明实施例的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明实施例的范畴，本发明实施例的专利保护范围应由权利要求限定。

Claims (11)

1.一种芯片，包括：
裸片；
集成电路板层；
封装，位于所述裸片和所述集成电路板层之间，内部包含有用于为所述裸片中的元件传输电源的电源输送面，所述封装表面具有第一电源传输通路，所述电源输送面与所述第一电源传输通路电连接；
输送缆线，连接在所述第一电源传输通路与所述集成电路板层的表面之间，用于将来自所述集成电路板层的电源输送到所述第一电源传输通路。
2.根据权利要求1所述的芯片，还包括：
第一连接件，将所述输送缆线连接到所述第一电源传输通路；
第二连接件，将所述输送缆线连接到所述集成电路板层的表面。
3.根据权利要求1所述的芯片，还包括：
电源调节器，用于将来自所述集成电路板层的电源转换成所述元件所需的电源。
4.根据权利要求3所述的芯片，其中，所述电源调节器位于所述集成电路板层的表面，并通过所述集成电路板层表面的第二电源传输通路与所述输送缆线连接。
5.根据权利要求3所述的芯片，其中，所述电源调节器位于所述封装的表面并与所述输送缆线、以及所述第一电源传输通路连接。
6.根据权利要求1所述的芯片，其中，所述封装内部还包含有第一地参考面，所述集成电路板层包含有第二地参考面，所述输送缆线包括：
电源输送导线，用于将来自所述集成电路板层的电源输送到所述第一电源传输通路；
地导线，用于将所述第一地参考面和所述第二地参考面连接。
7.根据权利要求1所述的芯片，其中，所述封装为多个封装，所述输送缆线为相应的多个输送缆线，每个输送缆线连接在相应封装的第一电源传输通路与所述集成电路板层的表面之间。
8.根据权利要求4所述的芯片，其中，所述电源调节器为多个输出不同功率的电源调节器，所述输送缆线为相应的多个输送缆线，所述第二电源传输通路为相应的多个第二电源传输通路，各个电源调节器输出的电源通过相应的第二电源传输通路、和相应的输送缆线传递到所述封装，所述第一电源传输通路与所述多个输送缆线之间具有相应多个开关电路，通过开关电路控制相应输送缆线输送的电源传送到所述第一电源传输通路。
9.一种供电方法，其特征在于，包括：
通过输送缆线将来自集成电路板层的电源输送到封装表面的第一电源传输通路；
通过所述封装内部和所述第一电源传输通路电连接的电源输送面将电源传输给裸片中的元件。
10.一种片上系统，其特征在于，包括权利要求1-8中任一项所述的芯片。
11.一种电子设备，其特征在于，包括权利要求1-8中任一项所述的芯片。
CN202111355404.9A 2021-11-16 2021-11-16 芯片、供电方法、片上系统及电子设备 Pending CN113921490A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111355404.9A CN113921490A (zh) 2021-11-16 2021-11-16 芯片、供电方法、片上系统及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111355404.9A CN113921490A (zh) 2021-11-16 2021-11-16 芯片、供电方法、片上系统及电子设备

Publications (1)

Publication Number Publication Date
CN113921490A true CN113921490A (zh) 2022-01-11

Family

ID=79246611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111355404.9A Pending CN113921490A (zh) 2021-11-16 2021-11-16 芯片、供电方法、片上系统及电子设备

Country Status (1)

Country Link
CN (1) CN113921490A (zh)

Similar Documents

Publication Publication Date Title
US9647715B2 (en) Contactless signal splicing using an extremely high frequency (EHF) communication link
US10665579B2 (en) Chip package assembly with power management integrated circuit and integrated circuit die
US7818878B2 (en) Integrated circuit device mounting with folded substrate and interposer
DE112007003111B4 (de) Verfahren zum Aufnehmen bestehender Siliziumchips in dreidimensional integrierte Stapel, Vorrichtung und System
US5808876A (en) Multi-function power distribution system
US7854634B2 (en) Jack connector assembly having circuitry components integrated for providing POE-functionality
CN103503238B (zh) 用于被屏蔽的适配器的边缘连接器
KR102411667B1 (ko) 동축 상호접속부를 포함하는 통합 디바이스
CN110911380B (zh) 电子设备
CN102859686A (zh) 用于在芯片级封装占用面积内将宽总线存储器及串行存储器附接到处理器的方法
US12114425B2 (en) Cable assembly, signal transmission structure, and electronic device
US20190198446A1 (en) Printed wiring board
US7629680B2 (en) Direct power delivery into an electronic package
CN107567656B (zh) 包括管芯到线缆连接器的管芯封装以及被配置成耦合至管芯封装的线缆到管芯连接器
CN102891139A (zh) 双侧倒装芯片封装
CN107799704B (zh) 电池单元和用于电池单元的布线单元
US6888064B2 (en) Modular packaging arrangements and methods
US7438558B1 (en) Three-dimensional stackable die configuration for an electronic circuit board
US20060104099A1 (en) Power output device of a computer power supply
CN113921490A (zh) 芯片、供电方法、片上系统及电子设备
CN116430960A (zh) 服务器和整机柜服务器
EP0446367B1 (en) Control device
EP1527502B1 (en) Connector system for connecting a first part and a second part
CN110780804B (zh) 存储器模块和数据处理系统
CN115549433A (zh) 一种滤波模组和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination