CN113920914A - Goa电路及其驱动方法、显示装置 - Google Patents

Abstract

本发明公开了一种GOA电路及其驱动方法、显示装置，包括栅扫描子电路、时钟信号端、输入信号端、第一控制信号端和信号输出端；栅扫描子电路包括上拉控制模块、充电模块和输入模块；在扫描空白阶段，可以控制第一控制信号端输入所述第一电平信号，以使上拉节点能够向所述第一控制信号端漏电，使得输入模块负压偏置、噪声控制模块性能容易失效后，上拉节点与第一控制信号端之间形成电压差，上拉节点能够向第一控制信号端漏电，降低闪屏风险。

Description

GOA电路及其驱动方法、显示装置

技术领域

本发明属于显示技术领域，具体涉及一种GOA电路及其驱动方法、显示装置。

背景技术

随着消费电子产品的日益发展，各大手机、平板等终端厂商不断推陈出新，终端的功能也在不断拓展。阵列基板行驱动(Gate Driver on Array，GOA)电路是终端中的显示装置的重要的组成部。

然而，在利用GOA电路驱动显示面板时，显示面板长时间高温运行后易产生闪屏现象。经研究分析发现由于晶体管特性在高温及持续偏压下发生偏移，导致晶体管的开态电流变化，导致GOA电路的降噪能力下降，进而影响GOA电路的输出，产生闪屏不良现象。

因此，如何改善显示面板的闪屏现象是本领域技术人员亟待解决的技术问题。

发明内容

本发明的主要目的是提供一种GOA电路，以解决现有技术中在LH驱动模式下，显示面板易出现横纹的问题。

针对上述问题，本发明提供了一种GOA电路，包括栅扫描子电路、时钟信号端、输入信号端、第一控制信号端和信号输出端；

所述栅扫描子电路包括上拉控制模块、充电模块和输入模块；

所述输入模块的控制端与所述输入信号端电连接，所述输入模块的第一端与所述第一控制信号端电连接，所述输入模块的第二端与所述上拉控制模块的控制端电连接；

所述上拉控制模块的第一端与所述时钟信号端电连接，所述上拉控制模块的第二端以及所述充电模块的第一端分别与所述信号输出端电连接，所述上拉控制模块的控制端还与所述充电模块的第二端电连接；

所述第一控制信号端用于在扫描空白阶段，输入第一电平信号，以使所述上拉控制模块的控制端能够向所述第一控制信号端漏电；在非扫描空白阶段，输入第二电平信号，以使所述第一控制信号端能够向所述上拉控制模块的控制端漏电；

其中，所述第一电平信号与第所述二电平信号为电平相反的两个信号。

进一步地，上述所述的GOA电路，还包括第二控制信号端和第三控制信号端；所述栅扫描子电路还包括去噪声模块和噪声控制模块；

所述去噪声模块的第一端与所述第二控制信号端电连接，所述去噪声模块的第二端以及所述噪声控制模块的第一端分别与所述上拉控制模块的控制端电连接，所述去噪声模块的第三端与所述噪声控制模块的控制端电连接，所述去噪声模块的第四端以及所述噪声控制模块的第二端分别与所述第三控制信号端电连接；

所述噪声控制模块的第三端与所述信号输出端电连接；

所述第二控制信号端用于在扫描空白阶段，输入第一电平信号，控制所述噪声控制模断开；在非扫描空白阶段，输入所述第二电平信号，控制所述噪声控制模块闭合。

进一步地，上述所述的GOA电路中，所述去噪声模块包括第五晶体管、第六晶体管、第八晶体管和第九晶体管；所述噪声控制模块包括第十晶体管和第十一晶体管；

所述第五晶体管的第一极、所述第九晶体管的第一极以及所述第九晶体管的控制极共同作为所述去噪声模块的第一端；所述第六晶体管的控制极以及所述第八晶体管的控制极共同作为所述去噪声模块的第二端；所述第五晶体管的第二极以及所述第六晶体管的第一极共同作为所述去噪声模块的第三端；所述第六晶体管的第二极以及所述第八晶体管的第二极共同作为所述去噪声模块的第四端；

所述第十晶体管的控制极以及所述第十一晶体管的控制极共同作为所述噪声控制模块的控制端；所述第十晶体管的第一极作为所述噪声控制模块的第一端；所述第十晶体管的第二极以及所述第十一晶体管的第二极共同作为所述噪声控制模块的第二端；所述第十一晶体管的第一极作为所述噪声控制模块的第三端；

所述所述第五晶体管的第一极、所述第九晶体管的第一极以及所述第九晶体管的控制极分别与所述第二控制信号端电连接；

所述第六晶体管的控制极、所述第八晶体管的控制极以及所述第十晶体管的第一极分别与所述上拉控制模块的控制端电连接；

所述第五晶体管的第二极分别与所述第六晶体管、所述第十晶体管的控制极以及所述第十一晶体管的控制极电连接；

所述第六晶体管的第二极、所述第八晶体管的第二极、所述第十晶体管的第二极以及所述第十一晶体管的第二极分别与所述第三控制信号端电连接；

所述第十一晶体管的第一极与所述信号输出端电连接；

所述第八晶体管的第一极与所述第九晶体管的第二极电连接。

进一步地，上述所述的GOA电路，还包括第四控制信号端；所述栅扫描子电路还包括放电模块；

所述放电模块的控制端与所述第四控制信号端电连接，所述放电模块的第一端与所述上拉控制模块的控制端电连接，所述放电模块的第二端与所述信号输出端电连接，所述放电模块的第三端与所述第三控制信号端电连接。

进一步地，上述所述的GOA电路中，所述放电模块包括第四晶体管和第七晶体管；

所述第四晶体管的控制极以及所述第七晶体管的控制极共同作为所述放电模块的控制端；所述第四晶体管的第一极作为所述放电模块的第一端；所述第七晶体管的第一极作为所述放电模块的第二端；所述第四晶体管的第二极以及所述第七晶体管的第二极共同作为所述放电模块的控制端；

所述第四晶体管的控制极以及所述第七晶体管的控制极分别与所述第四控制信号端电连接；所述第四晶体管的第一极与所述上拉控制模块的控制端电连接，所述第七晶体管的第一极与所述信号输出端电连接，所述第四晶体管的第二极以及所述第七晶体管的第二极分别与所述第三控制信号端电连接。

进一步地，上述所述的GOA电路，还包括复位信号端和第五控制信号端；所述栅扫描子电路还包括复位模块；

所述复位模块的控制端与所述复位信号端电连接，所述复位模块的第一端与所述上拉控制模块的控制端电连接，所述复位模块的第二端与所述第五控制信号端电连接。

进一步地，上述所述的GOA电路中，所述GOA电路的驱动模式为LH驱动模式；

所述第五控制信号端用于当所述信号输出端处于输出显示阶段时，输入第二电平信号，防止所述上拉控制模块的控制端向所述第五控制信号端漏电；当所述信号输出端处于非输出显示阶段时，输入第一电平信号，以使所述上拉控制模块的控制端能够向所述第五控制信号端漏电。

进一步地，上述所述的GOA电路中，所述复位模块包括第二晶体管，所述上拉控制模块包括第三晶体管；

所述第二晶体管的控制极作为所述复位模块的控制端，所述第二晶体管的第一极作为所述复位模块的第一端，所述第二晶体管的第二极作为所述复位模块的第二端；

所述第二晶体管的控制与所述复位信号端电连接，所述第二晶体管的第一极与所述上拉控制模块的控制端电连接，所述第二晶体管的第二极与所述第五控制信号端电连接。

进一步地，上述所述的GOA电路中，所述输入模块包括第一晶体管；所述上拉控制模块包括第三晶体管；

所述第一晶体管的控制极作为所述输入模块的控制端，所述第一晶体管的第一极作为所述输入模块的第一端，所述第一晶体管的第二极作为所述输入模块的第二端；

所述第三晶体管的控制极作为所述上拉控制模块的控制端，所述第三晶体管的第一极作为所述上拉控制模块的第一端，所述第三晶体管的第二极作为所述上拉控制模块上拉控制模块的第二端；

所述第一晶体管的控制极与所述输入信号端电连接，所述第一晶体管的第一极与所述第一控制信号端电连接，所述第一晶体管的第二极与所述所述第三晶体管的控制极电连接；

所述第三晶体管的第一极与所述时钟信号端电连接，所述第三晶体管的第二极以及所述充电模块的第一端分别与所述信号输出端电连接，所述第三晶体管的控制极还与所述充电模块的第二端电连接。

进一步地，上述所述的GOA电路中，所述第一电平信号为低电平信号，所述第二电平信号为高电平信号。

本发明还提供了一种GOA电路的驱动方法，所述GOA电路包括栅扫描子电路、时钟信号端、输入信号端、第一控制信号端和信号输出端；所述栅扫描子电路包括上拉控制模块、充电模块和输入模块；

所述GOA电路的驱动方法包括：

在扫描空白阶段，控制所述第一控制信号端输入第一电平信号，以使所述上拉控制模块的控制端能够向所述第一控制信号端漏电；

在非扫描空白阶段，控制所述第一控制信号端输入第二电平信号，以使所述第一控制信号端能够向所述上拉控制模块的控制端漏电；

其中，所述第一电平信号与所述第二电平信号为电平相反的两个信号。

进一步地，上述所述的GOA电路的驱动方法中，所述GOA电路还包括第二控制信号端和第三控制信号端；所述栅扫描子电路还包括去噪声模块和噪声控制模块；

所述GOA电路的驱动方法还包括：

在扫描空白阶段，控制所述第二控制信号端输入第一电平信号，控制所述噪声控制模断开；

在非扫描空白阶段，控制所述第二控制信号端输入所述第二电平信号，控制所述噪声控制模块闭合。

进一步地，上述所述的GOA电路的驱动方法中，所述GOA电路还包括复位信号端和第五控制信号端；所述栅扫描子电路还包括复位模块；所述GOA电路的驱动模式为LH驱动模式；

所述GOA电路的驱动方法还包括：

当检测到所述信号输出端处于输出显示阶段时，控制所述第五控制信号端输入第二电平信号，防止所述上拉控制模块的控制端向所述第五控制信号端漏电；

当检测到所述信号输出端处于非输出显示阶段时，控制所述第五控制信号端输入第一电平信号，以使所述上拉控制模块的控制端能够向所述第五控制信号端漏电。

本发明还提供了一种显示装置，包括如上任一项所述的GOA电路。

与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：

本发明的GOA电路及其驱动方法、显示装置，在扫描空白阶段，可以控制第一控制信号端输入所述第一电平信号，以使上拉节点能够向所述第一控制信号端漏电，使得输入模块负压偏置、噪声控制模块性能容易失效后，上拉节点PU与第一控制信号端K1之间形成电压差，上拉节点能够向第一控制信号端K1漏电，降低闪屏风险。

本发明的其它特征和优点将在随后的说明书中阐述，并且部分地调节说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：

图1为本发明的GOA电路实施例的结构示意图；

图2为相关技术中针对图1所示GOA电路的时序控制图；

图3为LH驱动模式的GOA电路对应的触控信号和上拉节点PU的波形示意图；

图4为LV驱动模式的GOA电路对应的触控信号和上拉节点PU的波形示意图；

图5为本发明针对图1所示GOA电路的时序控制图；

图6为扫描空白阶段blank时，第一控制信号端在不同电平信号下上拉节点与第一控制信号端之间的漏电流关系的对比图；

图7为扫描空白阶段blank时，第二控制信号端在不同电平信号下第十晶体管和第十一晶体管开合状态对比图；

图8为信号输出端Output处于输出显示阶段Display时，第五控制信号端在不同电平信号下上拉节点与第五控制信号端之间的漏电流关系的对比图；

图9为本发明GOA电路的驱动方法实施例的流程图。

具体实施方式

以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。

图1为本发明的GOA电路实施例的结构示意图，如图1所示，本实施例的GOA电路可以包括栅扫描子电路1、时钟信号端CLK、第一控制信号端K1、第二控制信号端K2、第三控制信号端K3、输入信号端Input和信号输出端Output；所述栅扫描子电路1包括上拉控制模块11、充电模块12、输入模块14、去噪声模块15和噪声控制模块16。其中，充电模块12可以包括自举电容C。

在一个具体实现过程中，所述输入模块14的控制端与所述输入信号端Input电连接，所述输入模块14的第一端与所述第二控制信号端K2电连接，所述输入模块14的第二端与上拉控制模块15的控制端(以下可以称为上拉节点PU)电连接。

所述上拉控制模块11的第一端与所述时钟信号端CLK电连接，所述上拉控制模块11的第二端以及所述充电模块12的第一端分别与所述信号输出端Output电连接，所述上拉控制模块11的控制端还与所述充电模块12的第二端电连接。

所述去噪声模块15的第一端与所述第二控制信号端K2电连接，所述去噪声模块15的第二端以及所述噪声控制模块16的第一端分别与上拉节点PU电连接，所述去噪声模块15的第三端与所述噪声控制模块的控制端PD电连接，所述去噪声模块15的第四端以及所述噪声控制模块16的第二端分别与所述第三控制信号端K4电连接；所述噪声控制模块16的第三端与所述信号输出端Output电连接。

在相关技术中，当GOA单元电路正常工作时，第一控制信号端K1始终维持在高电平状态，使得输入模块14长时间保压，但是，这样会使得输入模块14负压偏置时间增长，输入模块14负压偏置，输入模块14的漏电流增大，而输入模块14的漏电流经由上拉节点PU和信号输出端Output输出，易造成显示面板闪屏。另外，所述噪声控制模块的控制端PD长期处于高电平，以对上拉节点PU进行降噪，因此，第二控制信号端K3始终处于高电平状态，但是，噪声控制模块的控制端PD长期处于高电平易造成噪声控制模块16正压偏置，噪声控制模块16正压偏置时间较长，噪声控制模块16的老化而发生特性漂移，噪声控制模块16性能容易失效，导致无法对上拉节点PU进行降噪，进而产生闪屏不良的现象。

为了解决上述技术问题，本实施例中，在扫描空白阶段blank(一图像帧画面显示结束后下一图像帧画面开始显示前的时间段)，可以控制第一控制信号端K1输入第一电平信号，以使上拉节点PU能够向所述第一控制信号端K2漏电，这样，输入模块14负压偏置、噪声控制模块16性能容易失效后，上拉节点PU与第一控制信号端K1之间形成电压差，上拉节点PU能够向第一控制信号端K1漏电，降低闪屏风险。在非扫描空白阶段blank，可以控制第一控制信号端K1输入第二电平信号，以使所述第一控制信号端K1能够向上拉节点PU漏电，使面板能够正常工作。第一控制信号端K1输入的第一控制信号可以用VDS表示，第一控制信号VDS在扫描空白阶段blank时为第一电平信号，第一控制信号VDS在非扫描空白阶段blank时为第二电平信号。第一电平可以为低电平信号，第二电平可以为高电平信号。

在一个具体实现过程中，在扫描空白阶段blank，还可以控制所述第二控制信号端K2输入第一电平信号，控制所述噪声控制模块16断开，这样，在扫描空白阶段blank时，噪声控制模块16无偏压，降低噪声控制模块16正压偏置时间较长，延长噪声控制模块16的寿命。在非扫描空白阶段blank，可以控制所述第二控制信号端K2输入所述第二电平信号，控制所述噪声控制模块16闭合，使得显示面板正常运行。第二控制信号端K2输入的第二控制信号可以用GCH表示，第二控制信号可以用GCH在扫描空白阶段blank时为第一电平信号，第二控制信号GCH在非扫描空白阶段blank时为第二电平信号。

本实施例的GOA电路，在扫描空白阶段blank，可以控制第一控制信号端K1输入所述第一电平信号，以使上拉节点PU能够向所述第一控制信号端K1漏电，使得输入模块14负压偏置、噪声控制模块16性能容易失效后，上拉节点PU与第一控制信号端K1之间形成电压差，上拉节点PU能够向第一控制信号端K1漏电，降低闪屏风险。

请继续参考图1，本实施例的GOA电路还可以包括第四控制信号端K4；所述栅扫描子电路还包括放电模块17。

所述放电模块17的控制端与所述第四控制信号端K4电连接，所述放电模块17的第一端与所述上拉控制模块的控制端电连接，所述放电模块17的第二端与所述信号输出端电连接，所述放电模块17的第三端与所述第三控制信号端电连接。

请继续参考图1，本实施例的GOA电路还可以包括复位信号端reset和第五控制信号端K5；所述栅扫描子电路还包括复位模块13；所述复位模块13的控制端与所述复位信号端reset电连接，所述复位模块13的第一端与所述上拉控节点PU电连接，所述复位模块13的第二端与所述第五控制信号端K5电连接。

在一个具体实现过程中，GOA电路的驱动模式可以包括LH驱动模式(在屏幕显示时间插入触控信号的驱动模式)或LV驱动模式(在屏幕显示时间不插入触控信号的驱动模式)。针对LH驱动模式的GOA电路，需要上拉节点PU维持长时间保持高电平，以等待时钟信号端CLK发送的高电平到来后二次自举。然而在保压时间内，相关技术中第五控制信号端K5始终维持低电平信号，这样，上拉节点PU存在通过GOA电路中的复位模块13漏电的风险，使得上拉节点PU的电压保持不足，影响该上拉节点PU的二次自举，导致GOA电路中的上拉节点PU对应的上拉控制模块11无法充分打开，GOA电路中的信号输出端Output输出不足，从而引起显示面板出现横纹。

为了解决上述技术问题，本实施中，针对LH驱动模式的GOA电路，当所述信号输出端Output处于输出显示阶段Display时，可以控制第五控制信号端K5输入第二电平信号，防止上拉节点PU向所述第五控制信号端K5漏电，保证了上拉节点PU能够充分保压，避免影响上拉节点PU的二次自举，进而使得上拉节点PU对应的上拉控制模块11无法充分打开；当所述信号输出端Output处于非输出显示阶段Display时，可以控制第五控制信号端K5输入第一电平信号，以使上拉节点PU能够向所述第五控制信号端K5漏电。第五控制信号端K5输入的第五控制信号可以用VDS表示，第五控制信号VSD在输出显示阶段Display时为第二电平信号(高电平信号)，第五控制信号VSD在非输出显示阶段Display时为第一电平信号(低电平信号)。

需要说明的是，第五控制信号端K5输入第二电平信号，在防止上拉节点PU向所述第五控制信号端K5漏电的同时，还可以由第五控制信号端K5向上拉节点PU漏电，同时缓解上拉节点PU向噪声控制模块16漏电的现象，进一步保证上拉节点PU能够充分保压。

本实施例的GOA电路，针对LH驱动模式驱动GOA电路时，在信号输出端Output处于输出显示阶段Display时，控制所述第五控制信号端K5输入第二电平信号，防止上拉节点PU向所述第五控制信号端K5漏电，保证了上拉节点PU能够充分保压，避免影响上拉节点PU的二次自举，进而使得上拉节点PU对应的上拉控制模块11无法充分打开，减少显示面板出现横纹的现象。

请继续参考图1，本实施例中，所述输入模块14包括第一晶体管M1，上拉控制模块包括第三晶体管M3；其中，所述第一晶体管M1的控制极作为所述输入模块14的控制端，所述第一晶体管M1的第一极作为所述输入模块14的第一端，所述第一晶体管M1的第二极作为所述输入模块14的第二端。所述第三晶体管M3的控制端作为上拉节点PU，所述第三晶体管M3的第一极作为所述上拉控制模块11的第一端，所述第三晶体管M3的第二极作为所述上拉控制模块11上拉控制模块11的第二端。

所述第一晶体管M1的控制极与所述输入信号端Input电连接，所述第一晶体管M1的第一极与所述第一控制信号端K1电连接，所述第一晶体管M1的第二极与第三晶体管的控制极电连接。

所述第三晶体管M3的第一极与所述时钟信号端CLK电连接，所述第三晶体管M3的第二极以及所述充电模块12的第一端分别与所述信号输出端Output电连接，所述第三晶体管M3的控制极还所述充电模块12的第二端电连接。

请继续参考图1，本实施例中，所述去噪声模块15包括第五晶体管M5、第六晶体管M6、第八晶体管M8和第九晶体管M9；所述噪声控制模块16包括第十晶体管和第十一晶体管M11。

所述第五晶体管M5的第一极、所述第九晶体管M9的第一极以及所述第九晶体管M9的控制极共同作为所述去噪声模块15的第一端；所述第六晶体管M6的控制极以及所述第八晶体管M8的控制极共同作为所述去噪声模块15的第二端；所述第五晶体管M5的第二极以及所述第六晶体管M6的第一极共同作为所述去噪声模块15的第三端；所述第六晶体管M6的第二极以及所述第八晶体管M8的第二极共同作为所述去噪声模块15的第四端；

所述第十晶体管的控制极以及所述第十一晶体管M11的控制极共同作为所述噪声控制模块的控制端PD；所述第十晶体管的第一极作为所述噪声控制模块16的第一端；所述第十晶体管的第二极以及所述第十一晶体管M11的第二极共同作为所述噪声控制模块16的第二端；所述第十一晶体管M11的第一极作为所述噪声控制模块16的第三端；

所述所述第五晶体管M5的第一极、所述第九晶体管M9的第一极以及所述第九晶体管M9的控制极分别与所述第二控制信号端K2电连接；

所述第六晶体管M6的控制极、所述第八晶体管M8的控制极以及所述第十晶体管的第一极分别与上拉节点PU电连接；

所述第五晶体管M5的第二极分别与所述第六晶体管M6、所述第十晶体管的控制极以及所述第十一晶体管M11的控制极电连接；

所述第六晶体管M6的第二极、所述第八晶体管M8的第二极、所述第十晶体管的第二极以及所述第十一晶体管M11的第二极分别与所述第三控制信号端K3电连接；

所述第十一晶体管M11的第一极与所述信号输出端Output电连接；

所述第八晶体管M8的第一极与所述第九晶体管M9的第二极电连接。

请继续参考图1，本实施例中所述放电模块1717包括第四晶体管M4和第七晶体管M7；

所述第四晶体管M4的控制极以及所述第七晶体管M7的控制极共同作为所述放电模块17的控制端；所述第四晶体管M4的第一极作为所述放电模块17的第一端；所述第七晶体管M7的第一极作为所述放电模块17的第二端；所述第四晶体管M4的第二极以及所述第七晶体管M7的第二极共同作为所述放电模块17的控制端；

所述第四晶体管M4的控制极以及所述第七晶体管M7的控制极分别与所述第四控制信号端K4电连接；所述第四晶体管M4的第一极与上拉节点PU电连接，所述第七晶体管M7的第一极与所述信号输出端Output电连接，所述第四晶体管M4的第二极以及所述第七晶体管M7的第二极分别与所述第三控制信号端K3电连接。

请继续参考图1，本实施例中所述复位模块13包括第二晶体管M2。

所述第二晶体管M2的控制极作为所述复位模块13的控制端，所述第二晶体管M2的第一极作为所述复位模块13的第一端，所述第二晶体管M2的第二极作为所述复位模块13的第二端。

所述第二晶体管M2的控制极与所述复位信号端reset电连接，所述第二晶体管M2的第二极与所述第五控制信号端K5电连接。

图2为相关技术中针对图1所示GOA电路的时序控制图，如图2所示，相关技术中，第一控制信号VDS和第二控制信号GCH始终保持在高电平，而第五控制信号VSD始终保持在低电平信号，这样，由于第一晶体管M1长时间保压，会使得第一晶体管M1负压偏置时间增长，第一晶体管M1负压偏置，第一晶体管M1的漏电流增大，而第一晶体管M1的漏电流经由上拉节点PU和信号输出端Output输出，易造成显示面板闪屏。另外，第十晶体管M10和第十一晶体管M11受第二控制信号GCH的控制，长期处于高电平状态，易造成第十晶体管M10和第十一晶体管M11正压偏置，第十晶体管M10和第十一晶体管M11正压偏置时间较长，第十晶体管M10和第十一晶体管M11的老化而发生特性漂移，第十晶体管M10和第十一晶体管M11性能容易失效，导致无法对上拉节点PU进行降噪，进而产生闪屏不良的现象。

图3为LH驱动模式的GOA电路对应的触控信号和上拉节点PU的波形示意图，图4为LV驱动模式的GOA电路对应的触控信号和上拉节点PU的波形示意图。由图3和图4可知，由于LH驱动模式的GOA电路需要在显示时间内插入触控信号，所以上拉节点PU在显示时间较LV驱动模式的GOA电路存在较多保压时间。然而在上拉节点PU保压时间内，相关技术中第五控制信号端K5始终维持低电平信号，这样，上拉节点PU会通过第二晶体管M2、第四晶体管M4、第十晶体管M10发生漏电，从而影响二次自举，导致GOA电路中的上拉节点PU对应的第三晶体管M3无法充分打开，GOA电路中的信号输出端Output输出不足，从而引起显示面板出现横纹。其中，STV表示第四控制信号端K4输入的第四控制信号，clk表示时钟信号端CLK输入的时钟信号。

为了解决上述技术问题，本发明提供了以下技术方案：

图5为本发明针对图1所示GOA电路的时序控制图。如图5所示，在扫描空白阶段blank，可以控制第一控制信号端K1输入低电平信号，以使上拉节点PU能够向所述第一控制信号端K2漏电，这样，第一晶体管M1负压偏置、第十晶体管M10和第十一晶体管M11性能失效后，上拉节点PU与第一控制信号端K1之间形成电压差，上拉节点PU能够向第一控制信号端K1漏电，降低闪屏风险。在非扫描空白阶段blank，可以控制第一控制信号端K1输入高电平信号，以使所述第一控制信号端K1能够向上拉节点PU漏电，使面板能够正常工作。

图6为扫描空白阶段blank时，第一控制信号端在不同电平信号下上拉节点与第一控制信号端之间的漏电流关系的对比图。如图6中(61)所示，第一控制信号端K1在输入高电平信号时，上拉节点PU的电压小于第一控制信号端K1的电压，第一控制信号端K1向上拉节点PU漏电，所产生的噪音经由信号输出端Output输出，造成显示面板闪屏。如图6中(62)所示，第一控制信号端K1在输入低电平信号时，上拉节点PU的电压大于第一控制信号端K1的电压，上拉节点PU向第一控制信号端K1漏电，所产生的噪音经由第一晶体管M1输出，防止显示面板闪屏。

请继续参照图5，在扫描空白阶段blank，还可以控制所述第二控制信号端K2输入第一电平信号，控制第十晶体管M10和第十一晶体管M11断开，这样，在扫描空白阶段blank时，第十晶体管M10和第十一晶体管M11无偏压，降低第十晶体管M10和第十一晶体管M11正压偏置时间较长，延长第十晶体管M10和第十一晶体管M11的寿命。在非扫描空白阶段blank，可以控制所述第二控制信号端K2输入所述第二电平信号，控制第十晶体管M10和第十一晶体管M11闭合，使得显示面板正常运行。

图7为扫描空白阶段blank时，第二控制信号端在不同电平信号下第十晶体管和第十一晶体管开合状态对比图。如图7中(71)所示，第二控制信号端K2持续输入高电平信号时，由于第十晶体管M10和第十一晶体管M11受第三控制信号端K3的控制，第十晶体管M10和第十一晶体管M11持续正压偏置，导致第十晶体管M10和第十一晶体管M11的性能降低，最终使得第十晶体管和第十一晶体管M11失效，无法对上拉节点进行降噪。如图7中(72)所示，第二控制信号端K2在扫描空白阶段blank输入低电平信号时，由于第十晶体管M10和第十一晶体管M11受第三控制信号端K3的控制，第十晶体管M10和第十一晶体管M11持续无偏压，导致第十晶体管M10和第十一晶体管M11断开，延长第十晶体管和第十一晶体管M11的使用寿命。

请继续参考图5，针对LH驱动模式的GOA电路，当所述信号输出端Output处于输出显示阶段Display时，可以控制第五控制信号端K5输入高电平信号，防止上拉节点PU向所述第五控制信号端K5漏电，并可以通过第五控制信号端K5向上拉节点PU漏电，缓解上拉节点PU通过第四晶体管和第十晶体管漏电，保证了上拉节点PU能够充分保压，避免影响上拉节点PU的二次自举，进而使得上拉节点PU对应的第三晶体管M3无法充分打开；当所述信号输出端Output处于非输出显示阶段Display时，可以控制第五控制信号端K5输入低电平信号，以使上拉节点PU能够向所述第五控制信号端K5漏电。

图8为信号输出端Output处于输出显示阶段Display时，第五控制信号端在不同电平信号下上拉节点与第五控制信号端之间的漏电流关系的对比图。如图8中(81)所示，第五控制信号端K5在输入低电平信号时，上拉节点PU的电压大于第五控制信号端K5的电压，上拉节点PU向第五控制信号端K5漏电，此时，会造成上拉节点PU保压不足，导致显示面板出现横纹。如图8中(82)所示，第五控制信号端K5在输入高电平信号时，拉节点PU的电压小于或等于第五控制信号端K5的电压，上拉节点PU无法向第五控制信号端K5漏电，此时，会使上拉节点PU充分保压，避免显示面板出现横纹。

在一个具体实现过程中，基于上述实施例的GOA电路，本发明还提供一种包括上述实施例的GOA电路的显示装置。

图9为本发明GOA电路的驱动方法实施例的流程图，本实施例的GOA电路的驱动方法可以对上述实施例的GOA电路进行驱动。如图9所示，本实施例的GOA电路的驱动方法具体可以包括如下步骤：

步骤900、在扫描空白阶段blank，控制所述第一控制信号端K1输入所述第一电平信号，以使上拉节点PU能够向所述第一控制信号端漏电；

步骤901、在非扫描空白阶段blank，控制所述第一控制信号端K1输入所述第二电平信号，以使所述第一控制信号端K1能够向上拉节点PU漏电。

在一个具体实现过程中，第一电平信号与第二电平信号为电平相反的两个信号。第一电平信号可以为低电平信号，第二电平信号可以为高电平信号。

本发明的GOA电路的驱动方法，在扫描空白阶段blank，可以控制第一控制信号端K1输入所述第一电平信号，以使上拉节点PU能够向所述第一控制信号端K1漏电，使得输入模块14负压偏置、噪声控制模块16性能容易失效后，上拉节点PU与第一控制信号端K1之间形成电压差，上拉节点PU能够向第一控制信号端K1漏电，降低闪屏风险。

在一个具体实现过程中，上述实施例的GOA电路的驱动方法还可以包括：

在扫描空白阶段，控制所述第二控制信号端K2输入第一电平信号，控制所述噪声控制模16断开；

在非扫描空白阶段，控制所述第二控制信号端K2输入所述第二电平信号，控制所述噪声控制模块16闭合。

在一个具体实现过程中，上述实施例的GOA电路的驱动方法还可以包括：

当检测到所述信号输出端Output处于输出显示阶段Display时，控制所述第五控制信号端K5输入第二电平信号，防止上拉节点PU向所述第五控制信号端K5漏电；

当检测到所述信号输出端Output处于非输出显示阶段Display时，控制所述第五控制信号端K5输入第一电平信号，以使上拉节点PU能够向所述第五控制信号端K5漏电。

上述实施例的GOA电路的驱动方法用于驱动前述实施例中相应的GOA电路，其具体实现方案可以参见前述实施例记载的GOA电路及GOA电路实施例中的相关说明，并且具有相应的方法实施例的有益效果，在此不再赘述。

可以理解的是，上述各实施例中相同或相似部分可以相互参考，在一些实施例中未详细说明的内容可以参见其他实施例中相同或相似的内容。

需要说明的是，在本发明的描述中，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是指至少两个。

流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。

本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。

在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。

在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (14)

1.一种GOA电路，其特征在于，包括栅扫描子电路、时钟信号端、输入信号端、第一控制信号端和信号输出端；

所述栅扫描子电路包括上拉控制模块、充电模块和输入模块；

所述输入模块的控制端与所述输入信号端电连接，所述输入模块的第一端与所述第一控制信号端电连接，所述输入模块的第二端与所述上拉控制模块的控制端电连接；

所述上拉控制模块的第一端与所述时钟信号端电连接，所述上拉控制模块的第二端以及所述充电模块的第一端分别与所述信号输出端电连接，所述上拉控制模块的控制端还与所述充电模块的第二端电连接；

所述第一控制信号端用于在扫描空白阶段，输入第一电平信号，以使所述上拉控制模块的控制端能够向所述第一控制信号端漏电；在非扫描空白阶段，输入第二电平信号，以使所述第一控制信号端能够向所述上拉控制模块的控制端漏电；

其中，所述第一电平信号与第所述二电平信号为电平相反的两个信号。

2.根据权利要求1所述的GOA电路，其特征在于，还包括第二控制信号端和第三控制信号端；所述栅扫描子电路还包括去噪声模块和噪声控制模块；

所述去噪声模块的第一端与所述第二控制信号端电连接，所述去噪声模块的第二端以及所述噪声控制模块的第一端分别与所述上拉控制模块的控制端电连接，所述去噪声模块的第三端与所述噪声控制模块的控制端电连接，所述去噪声模块的第四端以及所述噪声控制模块的第二端分别与所述第三控制信号端电连接；

所述噪声控制模块的第三端与所述信号输出端电连接；

所述第二控制信号端用于在扫描空白阶段，输入第一电平信号，控制所述噪声控制模断开；在非扫描空白阶段，输入所述第二电平信号，控制所述噪声控制模块闭合。

3.根据权利要求2所述的GOA电路，其特征在于，所述去噪声模块包括第五晶体管、第六晶体管、第八晶体管和第九晶体管；所述噪声控制模块包括第十晶体管和第十一晶体管；

所述第五晶体管的第一极、所述第九晶体管的第一极以及所述第九晶体管的控制极共同作为所述去噪声模块的第一端；所述第六晶体管的控制极以及所述第八晶体管的控制极共同作为所述去噪声模块的第二端；所述第五晶体管的第二极以及所述第六晶体管的第一极共同作为所述去噪声模块的第三端；所述第六晶体管的第二极以及所述第八晶体管的第二极共同作为所述去噪声模块的第四端；

所述第十晶体管的控制极以及所述第十一晶体管的控制极共同作为所述噪声控制模块的控制端；所述第十晶体管的第一极作为所述噪声控制模块的第一端；所述第十晶体管的第二极以及所述第十一晶体管的第二极共同作为所述噪声控制模块的第二端；所述第十一晶体管的第一极作为所述噪声控制模块的第三端；

所述所述第五晶体管的第一极、所述第九晶体管的第一极以及所述第九晶体管的控制极分别与所述第二控制信号端电连接；

所述第六晶体管的控制极、所述第八晶体管的控制极以及所述第十晶体管的第一极分别与所述上拉控制模块的控制端电连接；

所述第五晶体管的第二极分别与所述第六晶体管、所述第十晶体管的控制极以及所述第十一晶体管的控制极电连接；

所述第六晶体管的第二极、所述第八晶体管的第二极、所述第十晶体管的第二极以及所述第十一晶体管的第二极分别与所述第三控制信号端电连接；

所述第十一晶体管的第一极与所述信号输出端电连接；

所述第八晶体管的第一极与所述第九晶体管的第二极电连接。

4.根据权利要求2所述的GOA电路，其特征在于，还包括第四控制信号端；所述栅扫描子电路还包括放电模块；

所述放电模块的控制端与所述第四控制信号端电连接，所述放电模块的第一端与所述上拉控制模块的控制端电连接，所述放电模块的第二端与所述信号输出端电连接，所述放电模块的第三端与所述第三控制信号端电连接。

5.根据权利要求4所述的GOA电路，其特征在于，所述放电模块包括第四晶体管和第七晶体管；

所述第四晶体管的控制极以及所述第七晶体管的控制极共同作为所述放电模块的控制端；所述第四晶体管的第一极作为所述放电模块的第一端；所述第七晶体管的第一极作为所述放电模块的第二端；所述第四晶体管的第二极以及所述第七晶体管的第二极共同作为所述放电模块的控制端；

所述第四晶体管的控制极以及所述第七晶体管的控制极分别与所述第四控制信号端电连接；所述第四晶体管的第一极与所述上拉控制模块的控制端电连接，所述第七晶体管的第一极与所述信号输出端电连接，所述第四晶体管的第二极以及所述第七晶体管的第二极分别与所述第三控制信号端电连接。

6.根据权利要求1所述的GOA电路，其特征在于，还包括复位信号端和第五控制信号端；所述栅扫描子电路还包括复位模块；

所述复位模块的控制端与所述复位信号端电连接，所述复位模块的第一端与所述上拉控制模块的控制端电连接，所述复位模块的第二端与所述第五控制信号端电连接。

7.根据权利要求6所述的GOA电路，其特征在于，所述GOA电路的驱动模式为LH驱动模式；

所述第五控制信号端用于当所述信号输出端处于输出显示阶段时，输入第二电平信号，防止所述上拉控制模块的控制端向所述第五控制信号端漏电；当所述信号输出端处于非输出显示阶段时，输入第一电平信号，以使所述上拉控制模块的控制端能够向所述第五控制信号端漏电。

8.根据权利要求6所述的GOA电路，其特征在于，所述复位模块包括第二晶体管，所述上拉控制模块包括第三晶体管；

所述第二晶体管的控制极作为所述复位模块的控制端，所述第二晶体管的第一极作为所述复位模块的第一端，所述第二晶体管的第二极作为所述复位模块的第二端；

所述第二晶体管的控制与所述复位信号端电连接，所述第二晶体管的第一极与所述上拉控制模块的控制端电连接，所述第二晶体管的第二极与所述第五控制信号端电连接。

9.根据权利要求1所述的GOA电路，其特征在于，所述输入模块包括第一晶体管；所述上拉控制模块包括第三晶体管；

所述第一晶体管的控制极作为所述输入模块的控制端，所述第一晶体管的第一极作为所述输入模块的第一端，所述第一晶体管的第二极作为所述输入模块的第二端；

所述第三晶体管的控制极作为所述上拉控制模块的控制端，所述第三晶体管的第一极作为所述上拉控制模块的第一端，所述第三晶体管的第二极作为所述上拉控制模块上拉控制模块的第二端；

所述第一晶体管的控制极与所述输入信号端电连接，所述第一晶体管的第一极与所述第一控制信号端电连接，所述第一晶体管的第二极与所述所述第三晶体管的控制极电连接；

所述第三晶体管的第一极与所述时钟信号端电连接，所述第三晶体管的第二极以及所述充电模块的第一端分别与所述信号输出端电连接，所述第三晶体管的控制极还与所述充电模块的第二端电连接。

10.根据权利要求1-9任一项所述的GOA电路，其特征在于，所述第一电平信号为低电平信号，所述第二电平信号为高电平信号。

11.一种GOA电路的驱动方法，其特征在于，所述GOA电路包括栅扫描子电路、时钟信号端、输入信号端、第一控制信号端和信号输出端；所述栅扫描子电路包括上拉控制模块、充电模块和输入模块；

所述GOA电路的驱动方法包括：

在扫描空白阶段，控制所述第一控制信号端输入第一电平信号，以使所述上拉控制模块的控制端能够向所述第一控制信号端漏电；

在非扫描空白阶段，控制所述第一控制信号端输入第二电平信号，以使所述第一控制信号端能够向所述上拉控制模块的控制端漏电；

其中，所述第一电平信号与所述第二电平信号为电平相反的两个信号。

12.根据权利要求11所述的GOA电路的驱动方法，其特征在于，所述GOA电路还包括第二控制信号端和第三控制信号端；所述栅扫描子电路还包括去噪声模块和噪声控制模块；

所述GOA电路的驱动方法还包括：

在扫描空白阶段，控制所述第二控制信号端输入第一电平信号，控制所述噪声控制模断开；

在非扫描空白阶段，控制所述第二控制信号端输入所述第二电平信号，控制所述噪声控制模块闭合。

13.根据权利要求11所述的GOA电路的驱动方法，其特征在于，所述GOA电路还包括复位信号端和第五控制信号端；所述栅扫描子电路还包括复位模块；所述GOA电路的驱动模式为LH驱动模式；

所述GOA电路的驱动方法还包括：

当检测到所述信号输出端处于输出显示阶段时，控制所述第五控制信号端输入第二电平信号，防止所述上拉控制模块的控制端向所述第五控制信号端漏电；

当检测到所述信号输出端处于非输出显示阶段时，控制所述第五控制信号端输入第一电平信号，以使所述上拉控制模块的控制端能够向所述第五控制信号端漏电。

14.一种显示装置，其特征在于，包括权利要求1-10任一项所述的GOA电路。

Images