CN113886150A - 对相互干扰的模块进行定位及优化方法 - Google Patents

对相互干扰的模块进行定位及优化方法 Download PDF

Info

Publication number
CN113886150A
CN113886150A CN202011078069.8A CN202011078069A CN113886150A CN 113886150 A CN113886150 A CN 113886150A CN 202011078069 A CN202011078069 A CN 202011078069A CN 113886150 A CN113886150 A CN 113886150A
Authority
CN
China
Prior art keywords
module
mdb
modules
optimizing
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011078069.8A
Other languages
English (en)
Other versions
CN113886150B (zh
Inventor
冯炳森
练广平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Jinhonglin Technology Co Ltd
Original Assignee
Shenzhen Jinhonglin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Jinhonglin Technology Co Ltd filed Critical Shenzhen Jinhonglin Technology Co Ltd
Priority to CN202011078069.8A priority Critical patent/CN113886150B/zh
Publication of CN113886150A publication Critical patent/CN113886150A/zh
Application granted granted Critical
Publication of CN113886150B publication Critical patent/CN113886150B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07G—REGISTERING THE RECEIPT OF CASH, VALUABLES, OR TOKENS
    • G07G1/00—Cash registers
    • G07G1/12—Cash registers electronically operated

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Small-Scale Networks (AREA)
  • Position Fixing By Use Of Radio Waves (AREA)

Abstract

本发明涉及POS机技术领域，尤其涉及一种对相互干扰的模块进行定位及优化方法，包括如下步骤：步骤S1：在POS机端引出若干GPIO接口线；步骤S2：在POS机端引出MDB模块的串口通讯线及引出非接模块的SPI通讯信号线；步骤S3：POS机运行MDB模块与非接模块；步骤S4：将多通道逻辑分析仪分别与MDB模块、非接模块连接并转换成时序波形图；步骤S5：对时序波形图进行分析并定位出MDB模块与非接模块相互干扰的原因；步骤S6：根据MDB模块与非接模块相互干扰的原因进行优化。本发明的对相互干扰的模块进行定位及优化方法可通过多通道逻辑分析仪将关键代码片段的时序波形图直观展示出，以确定出两模块产生干扰的原因，以便进行针对优化。

Description

对相互干扰的模块进行定位及优化方法
【技术领域】
本发明涉及POS机技术领域，尤其涉及一种对相互干扰的模块进行定位及优化方法。
【背景技术】
随着嵌入式产品如POS机功能越来越复杂，对应的模块也设置的越来越多，不同模块在同时工作时出现相互干扰的情况也越来越多，且基于复杂Linux操作系统环境下，且由于出现相互干扰的因素较多，导致对模块之间产生相互干扰的原因分析变得越来越复杂，难于定位出产生干扰的原因，无法确定出解决方案。
因此，现有技术存在不足，需要改进。
【发明内容】
为克服上述的技术问题，本发明提供了一种对相互干扰的模块进行定位及优化方法。
本发明解决技术问题的方案是提供一种对相互干扰的模块进行定位及优化方法，包括
优选地，如下步骤：
步骤S1：在POS机端引出若干GPIO接口线；
步骤S2：在POS机端引出MDB模块的串口通讯线及引出非接模块的SPI通讯信号线；
步骤S3：POS机运行MDB模块与非接模块；
步骤S4：将多通道逻辑分析仪分别与MDB模块、非接模块连接并转换成时序波形图；
步骤S5：对时序波形图进行分析并定位出MDB模块与非接模块相互干扰的原因；
步骤S6：根据MDB模块与非接模块相互干扰的原因进行优化。
优选地，在步骤S5中，多通道逻辑分析仪通过GPIO接口线分别与MDB模块的中断服务函数及非接模块的中断服务函数连接的同时连接MDB模块的串口通讯线中的TX信号线及RX信号线。
优选地，在步骤S5中，当MDB模块未在5毫秒内响应上位机数据时对时序波形图进行分析。
优选地，在步骤S5中，多通道逻辑分析仪通过GPIO接口线分别与MDB模块的读写数据代码片段、中断服务函数连接的同时连接MDB模块的串口通讯线中的TX信号线及RX信号线。
优选地，在步骤S5中，多通道逻辑分析仪通过GPIO接口线分别与非接模块的rf_ioctrl、rf_config、rf_int中断服务函数三个关键代码片段连接及与MDB模块的mdb_write、mdb_read、mdb_int中断服务函数三个关键代码片段连接，同时连接MDB模块的串口通讯线中的TX信号线及RX信号线。
相对于现有技术，本发明的对相互干扰的模块进行定位及优化方法具有如下优点：
通过多通道逻辑分析仪将关键代码片段的时序波形图直观展示出，以确定出两模块产生干扰的原因，以便进行针对优化，找到解决干扰的方案，有利于增加POS机的两模块在同时使用时及时响应上位机数据的概率，增进用户的体验。
【附图说明】
图1是本发明对相互干扰的模块进行定位及优化方法的具体流程示意图。
【具体实施方式】
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施实例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用于解释本发明，并不用于限定本发明。
请参阅图1,本发明提供一种对相互干扰的模块进行定位及优化方法，用于对POS机中相互干扰的MDB模块与非接模块进行定位及优化，其中MDB模块为POS机支持自动售货功能的模块，非接模块为支持非接触IC卡读写卡功能的模块，包括如下步骤：
步骤S1：在POS机端引出若干GPIO接口线。
通过引出GPIO接口线以便于MDB模块与非接模块的关键代码片段与外界分析设备进行连接。
步骤S2：在POS机端引出MDB模块的串口通讯线及引出非接模块的SPI通讯信号线。
其中串口通讯线为采用的异步通讯方式，包括TX信号线及RX信号线。通过串口通讯线及SPI通讯信号线的设置，使得外界分析设备可与MDB模块及非接模块的接口实现连接。
步骤S3：POS机运行MDB模块与非接模块。
将MDB模块与非接模块同时运行起来。
步骤S4：将多通道逻辑分析仪分别与MDB模块、非接模块连接并转换成时序波形图。
具体地，多通道逻辑分析仪通过GPIO接口线与MDB模块、非接模块的关键代码片段及通过串口通讯线、SPI通讯信号线与MDB模块、非接模块的接口连接；在MDB模块、非接模块运行后，多通道逻辑分析仪对MDB模块、非接模块的关键代码的时序波形图进行显示，可较为直观地观测出在出现干扰时两模块的关键代码所处的状态。其中，多通道逻辑分析仪为上述的外界分析设备。
步骤S5：对时序波形图进行分析并定位出MDB模块与非接模块相互干扰的原因。
可以理解，在本发明中，在步骤S5中，当MDB模块未在5毫秒内响应上位机数据时对多通道逻辑分析仪显示的时序波形图进行分析，即在本发明中认定MDB模块在至少5毫秒未响应上位机数据的情形为MDB模块与非接模块产生相互干扰的情形。
在一些具体实施例中，多通道逻辑分析仪通过GPIO接口线分别与MDB模块中的终端服务函数及非接模块的终端服务函数连接、同时连接MDB模块的串口通讯线中的TX信号线及RX信号线以对MDB模块进行监控。连接后形成的时序波形图中，当MDB模块出现5毫秒响应超时时，非接模块产生两次中断，且每次中断时间约为100微秒，即非接模块在中断执行的时间内不是MDB模块出现延时响应的关键因素。
在一些具体实施例中，多通道逻辑分析仪通过GPIO接口线分别与MDB模块的读写数据代码片段、中断服务函数连接的同时连接MDB模块的串口通讯线中的TX信号线及RX信号线。连接后形成的实现波形图中，当MDB模块出现5毫秒响应超时时，MDB模块的驱动层驱动层在获取上位机数据后，应用层在延时约10毫秒才触发MDB驱动读操作从驱动层获取上位机数据，在应用层获取到上位机数据之后能及时响应，即未能及时触发MDB读接口从驱动层获取数据的应用层为导致MDB模块出现5毫秒响应超时的耗时位置。
为进一步确定MDB模块出现5毫秒响应超时的耗时位置的产生是由非接模块中哪一具体代码片段导致，则需扩大对非接模块的代码片段进行监控，具体地，多通道逻辑分析仪通过GPIO接口线分别与非接模块的rf_ioctrl、rf_config、rf_int中断服务函数三个关键代码片段连接及与MDB模块的mdb_write、mdb_read、mdb_int中断服务函数三个关键代码片段连接，同时连接MDB模块的串口通讯线中的TX信号线及RX信号线。连接后形成的实现波形图中，当MDB模块出现5毫秒响应超时时，通过对时序波形图进行分析：当MDB模块与非接模块open或close碰撞后MDB模块会出现5毫秒及以上的响应超时。MDB模块的应用层mdb_read在执行后碰撞到非接模块open操作，非接模块open会对接口芯片有上电操作，而上电操作后需延时5毫秒等待上电稳定，随后还会进行默认配置操作，导致MDB模块的应用层mdb_read被中断约6毫秒才得以继续执行。即通过非接模块与MDB模块运行碰撞后的时序波形图确定出MDB模块出现响应超时的原因。
步骤S6：根据MDB模块与非接模块相互干扰的原因进行优化。
MDB模块与非接模块相互干扰的原因为MDB模块与非接模块open或close碰撞后MDB模块会出现5毫秒及以上的响应超时。则可通过对非接模块的open及close代码片段优化以降低响应超时的时间，具体将非接模块的open及close函数中的5毫秒延时有内核态提升至应用层；同时对非接模块的SPI通讯信号线进行加速优化，将8bit通讯方式调整为16bits通讯方式以加速SPI通讯；还可通过对应用程序进行优化，降低非接模块反复进行open、close操作的频次，降低MDB模块与非接模块在进行open或close操作时碰撞的概率，有利于降低MDB模块出现响应超时的概率，也可降低非接模块因反复上下电而造成的损坏。
相对于现有技术，本发明的对相互干扰的模块进行定位及优化方法具有如下优点：
通过多通道逻辑分析仪将关键代码片段的时序波形图直观展示出，以确定出两模块产生干扰的原因，以便进行针对优化，找到解决干扰的方案，有利于增加POS机的两模块在同时使用时及时响应上位机数据的概率，增进用户的体验。
以上所述仅为本发明的较佳实施例，并非因此限制本发明的专利范围，凡是在本发明的构思之内所作的任何修改，等同替换和改进等均应包含在本发明的专利保护范围内。

Claims (5)

1.一种对相互干扰的模块进行定位及优化方法，其用于对POS机中相互干扰的MDB模块与非接模块进行定位及优化，其特征在于：所述对相互干扰的模块进行定位及优化方法包括如下步骤：
步骤S1：在POS机端引出若干GPIO接口线；
步骤S2：在POS机端引出MDB模块的串口通讯线及引出非接模块的SPI通讯信号线；
步骤S3：POS机运行MDB模块与非接模块；
步骤S4：将多通道逻辑分析仪分别与MDB模块、非接模块连接并转换成时序波形图；
步骤S5：对时序波形图进行分析并定位出MDB模块与非接模块相互干扰的原因；
步骤S6：根据MDB模块与非接模块相互干扰的原因进行优化。
2.如权利要求1所述的对相互干扰的模块进行定位及优化方法，其特征在于：
在步骤S5中，多通道逻辑分析仪通过GPIO接口线分别与MDB模块的中断服务函数及非接模块的中断服务函数连接的同时连接MDB模块的串口通讯线中的TX信号线及RX信号线。
3.如权利要求1所述的对相互干扰的模块进行定位及优化方法，其特征在于：
在步骤S5中，当MDB模块未在5毫秒内响应上位机数据时对时序波形图进行分析。
4.如权利要求1所述的对相互干扰的模块进行定位及优化方法，其特征在于：
在步骤S5中，多通道逻辑分析仪通过GPIO接口线分别与MDB模块的读写数据代码片段、中断服务函数连接的同时连接MDB模块的串口通讯线中的TX信号线及RX信号线。
5.如权利要求1所述的对相互干扰的模块进行定位及优化方法，其特征在于：
在步骤S5中，多通道逻辑分析仪通过GPIO接口线分别与非接模块的rf_ioctrl、rf_config、rf_int中断服务函数三个关键代码片段连接及与MDB模块的mdb_write、mdb_read、mdb_int中断服务函数三个关键代码片段连接，同时连接MDB模块的串口通讯线中的TX信号线及RX信号线。
CN202011078069.8A 2020-10-10 2020-10-10 对相互干扰的mdb模块及非接模块进行定位及优化方法 Active CN113886150B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011078069.8A CN113886150B (zh) 2020-10-10 2020-10-10 对相互干扰的mdb模块及非接模块进行定位及优化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011078069.8A CN113886150B (zh) 2020-10-10 2020-10-10 对相互干扰的mdb模块及非接模块进行定位及优化方法

Publications (2)

Publication Number Publication Date
CN113886150A true CN113886150A (zh) 2022-01-04
CN113886150B CN113886150B (zh) 2023-12-12

Family

ID=79012912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011078069.8A Active CN113886150B (zh) 2020-10-10 2020-10-10 对相互干扰的mdb模块及非接模块进行定位及优化方法

Country Status (1)

Country Link
CN (1) CN113886150B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7131575B1 (en) * 2001-03-26 2006-11-07 Usa Technologies, Inc. MDB transaction string effectuated cashless vending
JP2010020499A (ja) * 2008-07-09 2010-01-28 Park 24 Co Ltd リーダライタユニット、リーダライタユニットの通信制御方法、リーダライタユニットの通信制御プログラム、および駐車料金精算機
CN103268667A (zh) * 2013-04-20 2013-08-28 中山市易购电子商务科技有限公司 一种通过手机近距离实现智能支付的自动售货机系统
CN107491953A (zh) * 2004-05-25 2017-12-19 沐溪支付技术股份公司 用于支持POS终端上Web应用的系统
CN109948383A (zh) * 2019-01-28 2019-06-28 百富计算机技术（深圳）有限公司 非接触卡的读写速度提升方法、装置及终端设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7131575B1 (en) * 2001-03-26 2006-11-07 Usa Technologies, Inc. MDB transaction string effectuated cashless vending
CN107491953A (zh) * 2004-05-25 2017-12-19 沐溪支付技术股份公司 用于支持POS终端上Web应用的系统
JP2010020499A (ja) * 2008-07-09 2010-01-28 Park 24 Co Ltd リーダライタユニット、リーダライタユニットの通信制御方法、リーダライタユニットの通信制御プログラム、および駐車料金精算機
CN103268667A (zh) * 2013-04-20 2013-08-28 中山市易购电子商务科技有限公司 一种通过手机近距离实现智能支付的自动售货机系统
CN109948383A (zh) * 2019-01-28 2019-06-28 百富计算机技术（深圳）有限公司 非接触卡的读写速度提升方法、装置及终端设备

Also Published As

Publication number Publication date
CN113886150B (zh) 2023-12-12

Similar Documents

Publication Publication Date Title
US6185732B1 (en) Software debug port for a microprocessor
USRE36852E (en) Segmented debugger
CN112965908B (zh) 通信测试方法、装置、通信设备及存储介质
EP0013739B1 (en) Communication controller in a data processing system
CN105279127B (zh) 一种基于PCI或PCIe总线的FPGA程序下载系统及方法
JP2004227588A (ja) Ｓｄｉｏカード開発システム
CN111273153A (zh) 一种芯片的自动测试方法、装置和系统
CN104994459A (zh) 终端数字功放配置方法及装置
US20150192639A1 (en) System and method for testing data packet transceivers having varied performance characteristics and requirements using standard test equipment
US3828326A (en) Adapter for interfacing a programmable controller to a data processor channel
CN113886150A (zh) 对相互干扰的模块进行定位及优化方法
CN103064011A (zh) 一种rfid读写器芯片中测系统及方法
CN112347017A (zh) Lpc总线接口的ps/2键盘双机外挂系统和切换方法
CN100498732C (zh) 通用串行总线装置的测试系统及其方法
CN101105778A (zh) 外设设备接入状态检测方法
CN1293400A (zh) 排除开发笔记型电脑的键盘基本输入输出系统错误的方法
CN103207850B (zh) 异质设备的传输系统
CN1329795C (zh) 电脑装置之电源状态自动测试方法
CN1504887A (zh) 通用串行总线端口测试装置及其方法
CN107390638B (zh) 一种机床加工方法、终端及数控机床
CN102043691B (zh) 触控装置及其控制器、测试方法与测试系统
CN108717388A (zh) 一种dos环境下可实时定位的内存诊断测试方法
CN106406154B (zh) 侦错系统及其控制方法
CN101222740A (zh) 控制配置多待测版本设备的方法、装置、系统
CN108008854B (zh) 一种避免天线载波干扰的方法、装置及终端设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant