CN1138717A - 高速动态二进制加法器 - Google Patents

高速动态二进制加法器 Download PDF

Info

Publication number
CN1138717A
CN1138717A CN95116550A CN95116550A CN1138717A CN 1138717 A CN1138717 A CN 1138717A CN 95116550 A CN95116550 A CN 95116550A CN 95116550 A CN95116550 A CN 95116550A CN 1138717 A CN1138717 A CN 1138717A
Authority
CN
China
Prior art keywords
carry
signal
xgp
unit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN95116550A
Other languages
English (en)
Other versions
CN1082207C (zh
Inventor
斯蒂芬·克莱格·巴林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1138717A publication Critical patent/CN1138717A/zh
Application granted granted Critical
Publication of CN1082207C publication Critical patent/CN1082207C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
    • G06F7/5055—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination in which one operand is a constant, i.e. incrementers or decrementers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • Logic Circuits (AREA)
  • Lubrication Of Internal Combustion Engines (AREA)
  • Medicines Containing Antibodies Or Antigens For Use As Internal Diagnostic Agents (AREA)
  • Image Processing (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Holo Graphy (AREA)

Abstract

高速动态二进制加法器，无论该加法器的位宽如何，只需要两级。二进制加法器使用逻辑的进位表达式的反作为第一级。求和级接收已求反的进位和输入信号来提供加得的值。动态连线或门被有效地用来提供动态二进制加法器。

Description

高速动态二进制加法器
本发明涉及一种二进制加法器，尤其涉及一种在高速应用中使用的动态二进制加法器。
一个加法器可以被认为只有一个输入端(A输入端)和一个进位输入信号的求和器。相应地，该加法器通过该进位输入信号加1到A输入端进行相加。典型地，动态二进制加法器是使用一种超前进位结构实现的。
一个使用二进制超前进位结构的N位二进制加法器传统上需要2+Log2N步来实现。
该方案可以用4位加法器的设计来解释说明，尽管这种技术对于大型位宽的加法器最有用。一个4位二进制加法器有4个数据输入端A3、A2、A1、A0和一个进位输入端(Cin)。一个4位二进制加法器有4个数据输出端S3、S2、S1、S0和一个进位输出端(Cout)。在这个例子中，S3代表最高位，S0代表最低位。
描述该加法器功能的布尔等式如下说明：
Cout＝GP30 & Cin
组传播(GP)
S3＝A3 XOR C2
S2＝A2 XOR C1
S1＝A1 XOR C0
S0＝A0 XOR Cin
其中：
C2＝GP20 & Cin
C1＝GP10 & Cin
C0＝GP0 & Cin
GP30＝A3 & A2 & A1 & A0
GP20＝A2 & A1 & A0
GP10＝A1 & A0
GP0＝A0
因此，如果一个4位加法器用一个二进制超前进位结构实现，它会是如下所示地构成：
步骤1：GP32＝A3&A2 GP21＝A2&A1 GP10＝A1&A0 C0＝A0&Cin
步骤2：GP30＝GP32&GP10 GP20＝GP21&A0 C1＝GP10&Cin
步骤3：Cout＝GP30&CinC2＝GP20&Cin
步骤4：S3＝A3 XOR C2 S2＝A2 XOR C1 S1＝A1 XOR C0 S0＝A0 XOR Cin
于是，对于一个4位加法器，它的操作需要2+Log24＝4步逻辑步骤。
正如从上述等式可以看到的，实现加法器所需的步数和逻辑门数将随加法器中位数的增加而增加。因而需要的加法器应是容易实现的，而且需要的步数应大大地少于已知的动态加法器。此外，加法器还应很容易地用标准逻辑装置实现。本发明在于满足这种需要。
对这一问题已有一种新颖的逻辑/线路解决方法，它用2步逻辑步骤实现N位二进制加法器，与该加法器的位宽(N)无关。
根据本发明提供的动态二进制加法器使用进位表达式的逻辑反来提供第一步。然后这些进位表达式提供给求和这一步，它依次接收这些进位表达式和输入信号来提供加得的值。
首先，一个动态二进制加法器包括一个第一步，用于提供一个进位表达式的逻辑反。这一步包含多个进位单元，每个进位单元用来接收一个输入信号和提供一个进位信号，特定进位单元的输入信号是该二进制加法器的每个输入信号补码的逻辑或(OR)，从当前位开始到最低位(LSB)，包括这两位；是Cin补码的逻辑或(OR)，Cin是二进制加法器的输入。多个进位单元是并行地耦合的。二进制加法器包括一个第二步，这第二步包含多个求和单元(S)，每个求和单元用来从对应多个输入单元之一接收进位信号和相关的输入信号以及提供一个和数的输出。
通过使用进位表达式的逻辑反，允许用动态OR逻辑元件，提供一种加法器，它可以用比同等超前进位二进制加法器少的步骤。这种加法器有显著的实用性，尤其是在二进制加法器的位宽增加时。
图1是常规的32位二进制加法器的框图。
图2是根据本发明的32位二进制加法器的框图。
图3是图2所示加法器的进位电路的线路图。
图4是图2所示加法器的求和电路的线路图。
本发明涉及一种二进制加法器的改进。提出下面的说明能使本领域普通技术人员制造和使用本发明，同时在专利申请及其要求的上下文中提供下面的说明。最佳实施方式的各种改进对于熟练的技术人员来说将是显而易见的，这里的一般原理也可能适用于其它实施方式。因此，本发明并不只局限于所述的实施方式，而是符合与所述原理和特征一致的最广泛范围。
为了较具体地说明常规的超前进位加法器的工作，现请参考图1及下面的讨论。图1是一个32位加法器的框图。该加法器包含多个单元12，它们作为单元14的第一组产生进位生成信号(CG)的第一级。单元16、18和20提供下一级CG信号。单元28提供下一级CG信号。单元22、24和26提供附加级GP信号。单元30提供求和信号。单元32将进位反相，并为本发明提供出口缓冲区。请在下面查找在图1的各种单元12-32中逻辑功能的例子。
组传播(GP)单元12
有输入D、C、B、A，其中MSB是A并形成下面的输出：
XGPDLBA＝XAD+XAC+XAB+XAA
XGPLBA＝XAC+XAB+XAA
XGPBA＝XAB+XAA
XGPA＝XAA
进位生成(CG)单元14
XC3＝XA3+XA2+XA1+XA0+XCin
XC2＝XA2+XA2+XA0+Xcin
XC1＝XA1+XA0+Xcin
XC0＝XA0+Xcin
CG单元16
有输入XGP74，XGP64，XGP54，XGP4，XC3
输出：
XC7＝XGP74+XC3
XC6＝XGP64+XC3
XC5＝XGP54+XC3
XC4＝XGP4+XC3
CG单元18
有输入XGP118，XGP108，XGP98，XGP8，XGP74，XC3
输出：
XC11＝XGP118+XGP74+XC3
XC10＝XGP108+XGP74+XC3
XC9＝XGP98+XGP74+XC3
XC8＝XGP8+XGP74+XC3
CG单元20
有输入XGP1512，XGP1412，XGP1312，XGP12，XGP118，
XGP74，XC3
输出：
XC15＝XGP1512+XGP118+XGP74+XC3
XC14＝XGP1412+XGP118+XGP74+XC3
XC13＝XGP1312+XGP118+XGP74+XC3
XC12＝XGP12+XGP118+XGP74+XC3
GP单元22
输入：XGP2320，XGP2220，XGP2120，XGP20，XGP1916
输出：
XGP2316＝XGP2320+XGP1916
XGP2216＝XGP2220+XGP1916
XGP2116＝XGP2120+XGP1916
XGP2016＝XGP20+XGP1916
GP单元24
输入：XGP2724，XGP2624，XGP2524，XGP24，XGP2320，XGP1916
输出：
XGP2716＝XGP2724+XGP2320+XGP1916
XGP2616＝XGP2624+XGP2320+XGP1916
XGP2516＝XGP2524+XGP2320+XGP1916
XGP2416＝XGP24+XGP2320+XGP1916
GP单元26
输入：XGP3128，XGP3028，XGP2928，XGP28，XGP2724，XGP2320，XGP1916
输出：
XGP3116＝XGP3128+XGP2724+XGP2320+XGP1916
XGP3016＝XGP3028+XGP2724+XGP2320+XGP1916
XGP2916＝XGP2928+XGP2724+XGP2320+XGP1916
XGP2816＝XGP28+XGP2724+XGP2320+XGP1916
CG单元28
输入：XD，XC，XB，XA，XCi，其中XD是MSB。
输出：
XCD＝XD+XCi
XCC＝XC+XCi
XCB＝XB+XCi
XCA＝XA+XCi
SUM单元30
Sumi＝XAi XOR XCi-1(Sumi是MSB)
Sumi-1＝XAi-1 XOR XCi-2
Sumi-2＝XAi-2 XOR XCi-3
Sumi-3＝XAi-3 XOR XCi-4(Sumi-3是MSB)
进位单元32
C31＝ XC31
从上例可以看出，实现一个32位动态加法器是相对复杂的，它需要若干不同级的GP和CG单元。另外，还可以看出其中的不同单元有功能上的变化。相应地，这种变化的功能所需的许多不同逻辑装置进一步增加了加法器的复杂性。
本发明的目的是动态二进制加法器，其中减少了级的数目，且每级功能的实现也大幅度地简化。为了较具体地说明根据本发明制造的动态二进制加法器，请参考下面的讨论。
为使本发明原理便于理解，其概念将在一个4位动态二进制加法器的描述中加以说明。(在本说明中X将表示一个布尔变量的逻辑反。)
相应地，在根据本发明的4位动态加法器中，每位的进位表达式可以使用一个如下单一级直接实现：
级1：Xcout＝XA3+XA2+XA1+XA0+Xcin
XC2＝XA2+XA1+XA0+Xcin
XC1＝XA1+XA0+Xcin
XC0＝XA0+Xcin
因此，将由下面的级完成求和：
级2：S3＝XA3 XOR XC2
S2＝XA2 XOR XC1
S1＝XA1 XOR XC0
S0＝XA0 XOR Xcin
这个新加法器的逻辑功能可以用下面的例子说明：
A3  A2  A1 A0 Cin
0 ′1   1   1   1
累加之后的和以及进位输出将是：
Cout S3 S2 S1 S0
0    1  1  1  1
为了执行依据本发明的累加功能，A3、A2、A1、A0和Cin的逻辑反如下说明：
XA3 XA2 XA1 XA0 Xcin
1    0    0    0    0
         XA3 XA2 XA1 XA1 Xcin
XCout＝ 1 + 0 + 0 + 0 + 0    ＝1
XC2＝       0 + 0 + 0 + 0    ＝0
XC1＝           0 + 0 + 0    ＝0
XC0＝               0 + 0    +0
S3＝1 XOR 0＝1
S2＝0 XOR 0＝0
S1＝0 XOR 0＝0
S0＝0 XOR 0＝0
于是，新加法器产生与原来等式相同的结果(注：和的输出是正逻辑，而进位输出是原来的进位输出的逻辑反)。
为了较具体地说明根据本发明的加法器的优点，现参看图2。图2所示的是根据本发明的一个32位动态加法器100的框图。如图所示，在第一进位级102中的每个进位的位(XCi)是直接完成的，所以，与传统的动态加法器相关联的超前结构被取消了。包括求和单元的第二级104和相关联的进位单元耦合来提供加得的和数。
现参考图3，如图所示是图2的32位加法器的进位电路102的一种实施方式。进位电路102包括与多个晶体管204耦合的动态连线的OR门202，每个晶体管用作进位信号(Xci)输入端的一位。在最佳实施方式中的OR门202是一个多米诺型的OR门。32位(XC31)进位信号的等式如下所示：
XC31＝XA31+XA30+XA29+···+XA1+XA0+Xci
现参看图3A，如图所示是一个进位电路102’，它包括与一个晶体管204耦合的动态连线的OR门202来提供一位输入信号给进位单元。从进位信号的每个附加位的最低位(LSB)开始，进位电路102’可以简单地用一个晶体管来增加。相应地，进位电路102的实现比图1所示包含一个超前结构的常规32位动态二进制加法器10的进位电路更为直接和简单。
现参考图4，如图所示是一个SUM级电路104，它可以在图2的32位动态二进制加法器100中使用。SUM级电路104包括接收输入信号和进位信号的异OR功能。相应地，SUM(Sumi)的等式是：
Sumi＝XAiCi-1+Ai XCi-1＝XAiXORXCi-1
相应地，由于提供动态二进制加法器，它以单级实现进位和以一级实现求和信号，动态二进制加法器的复杂性显著地降低了。此外，通过消除与常规动态二进制加法器相关联的超前进位结构，根据本发明的同样大小的动态二进制加法器明显地快些。
虽然本发明根据所示的实施方式来描述，但普通技术人员将迅速地认识到，这些实施方式会有许多变化，这些变化均在本发明的实质和范围内。相应地，普通技术人员可能做出许多修改而不脱离所附的权利要求书的实质和范围。

Claims (10)

1.一个动态二进制加法器，包括多个进位输入端，并包括：
第一级，用于提供一个进位表达式的逻辑反，该第一级包含多个进位单元，每个进位单元用来接收一个输入信号和提供一个进位信号，特定进位单元的输入信号是该二进制加法器的每个输入信号补码的逻辑或，从当前位开始到最低位LSB，包括这两位；是XCin补码的逻辑或，Cin是二进制加法器的进位输入；多个进位单元是并行地耦合的；以及
第二级，该第二级包含多个求和单元，每个求和单元用来从对应的多个输入单元中的一个接收进位信号和相关的输入信号值并提供一个和数的输出。
2.权利要求1的动态二进制加法器，其特征在于：进位表达式的逻辑反包括XCi＝(XAi+XAi-1+XAi-2+···XCin)，其中XAi是最高位MSB，XCin是进位信号的输入值。
3.权利要求1的动态二进制加法器，其特征在于：第二级包括一个求和级电路，该求和级电路提供一个和输出Sumi，它有表达式Sumi＝XAiXORXCi-1，其中XAi是最高位MSB，XCi-1是来自下一个最低位的进位信号。
4.权利要求1的动态二进制加法器，其特征在于：第一级包括一个进位电路；该进位电路进一步包括：
一个动态连线或门，用于接收输入信号；以及
与动态连线或门耦合的多个晶体管，多个晶体管中的每一个向进位单元提供一个输入信号。
5.权利要求4的动态二进制加法器，其特征在于：动态连线或门是一个多米诺或门。
6.权利要求1的动态二进制加法器，其特征在于：第二级包括一个求和电路，该求和电路进而包括异或电路，该异或电路接收一个输入信号、一个进位信号并提供由此产生的输出信号。
7.动态二进制加法器，包括多个进位输入端，并包括：
第一级，用于提供一个进位表达式的逻辑反，进位表达式的逻辑反包括XCi＝(XAi+XAi-1+XAi-2+···XCin)，其中XAi是最高位MSB，XCin是进位信号的输入值，该第一级包含多个进位单元，每个进位单元用来接收一个输入信号和提供一个进位信号，特定进位单元的输入信号是该二进制加法器的每个输入信号补码的逻辑或，从当前位开始到最低位LSB，包括这两位；是XCin补码的逻辑或，Cin是二进制加法器的进位输入，多个进位单元是并行地耦合的；以及
第二级，该第二级包含一个求和级电路，该求和级电路提供一个和输出SUMi，它有表达式SUMi＝XAiXORXCi-1，该第二级包括多个求和单元，每个求和单元用来从对应的多个输入单元中的一个接收进位信号和相关的输入信号值并提供一个和数的输出。
8.权利要求7的动态二进制加法器，其特征在于：第一级包括一个进位电路；该进位电路进一步包括：
一个动态连线或门，用于接收输入信号；以及
与动态连线或门耦合的多个晶体管，多个晶体管中的每一个向进位单元提供一个输入信号。
9.权利要求8的动态二进制加法器，其特征在于：动态连线或门是一个多米诺或门。
10.权利要求7的动态二进制加法器，其特征在于：第二级包括一个求和电路，该求和电路进而包括异或电路，该异或电路接收一个输入信号、一个进位信号并提供由此产生的输出信号。
CN95116550A 1994-10-14 1995-09-21 高速动态二进制加法器 Expired - Fee Related CN1082207C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/323,234 US5619441A (en) 1994-10-14 1994-10-14 High speed dynamic binary incrementer
US323234 1994-10-14

Publications (2)

Publication Number Publication Date
CN1138717A true CN1138717A (zh) 1996-12-25
CN1082207C CN1082207C (zh) 2002-04-03

Family

ID=23258287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95116550A Expired - Fee Related CN1082207C (zh) 1994-10-14 1995-09-21 高速动态二进制加法器

Country Status (11)

Country Link
US (1) US5619441A (zh)
EP (1) EP0707261B1 (zh)
JP (1) JPH08123663A (zh)
KR (1) KR100221517B1 (zh)
CN (1) CN1082207C (zh)
AT (1) ATE212737T1 (zh)
BR (1) BR9504269A (zh)
CA (1) CA2155380A1 (zh)
DE (1) DE69525209T2 (zh)
MX (1) MX9504338A (zh)
TW (1) TW357317B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102075744A (zh) * 2009-10-19 2011-05-25 英特尔公司 用于任意形状2d块绝对差之和(sad)计算引擎的近最优可配置加法器树
CN102866875A (zh) * 2012-10-05 2013-01-09 刘杰 通用多操作数加法器
CN105471424A (zh) * 2014-09-25 2016-04-06 德克萨斯仪器股份有限公司 具有共享晶体管的低面积全加器
CN110506255A (zh) * 2017-04-14 2019-11-26 高通股份有限公司 节能型可变功率加法器及其使用方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7007059B1 (en) * 2001-07-30 2006-02-28 Cypress Semiconductor Corporation Fast pipelined adder/subtractor using increment/decrement function with reduced register utilization
US6591286B1 (en) * 2002-01-18 2003-07-08 Neomagic Corp. Pipelined carry-lookahead generation for a fast incrementer
US20040001505A1 (en) * 2002-06-27 2004-01-01 Sun Microsystems, Inc. Circuit for adding one to a binary number
US20040015534A1 (en) * 2002-07-17 2004-01-22 Sun Microsystems, Inc. Method for adding one to a binary number

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3805045A (en) * 1972-10-30 1974-04-16 Amdahl Corp Binary carry lookahead adder using redundancy terms
JPS537349B2 (zh) * 1974-03-27 1978-03-16
US3987291A (en) * 1975-05-01 1976-10-19 International Business Machines Corporation Parallel digital arithmetic device having a variable number of independent arithmetic zones of variable width and location
US4153939A (en) * 1976-01-24 1979-05-08 Nippon Electric Co., Ltd. Incrementer circuit
US4084254A (en) * 1977-04-28 1978-04-11 International Business Machines Corporation Divider using carry save adder with nonperforming lookahead
US4110832A (en) * 1977-04-28 1978-08-29 International Business Machines Corporation Carry save adder
US4417316A (en) * 1981-07-14 1983-11-22 Rockwell International Corporation Digital binary increment circuit apparatus
US4417315A (en) * 1981-07-14 1983-11-22 Rockwell International Corporation Method and apparatus for incrementing a digital word
US4700325A (en) * 1984-02-08 1987-10-13 Hewlett-Packard Company Binary tree calculations on monolithic integrated circuits
US4685078A (en) * 1984-10-31 1987-08-04 International Business Machines Corporation Dual incrementor
FR2604270B1 (fr) * 1986-09-22 1991-10-18 Jutand Francis Additionneur binaire comportant un operande fixe, et multiplieur binaire parallele-serie comprenant un tel additionneur
US4982352A (en) * 1988-06-17 1991-01-01 Bipolar Integrated Technology, Inc. Methods and apparatus for determining the absolute value of the difference between binary operands
US4905180A (en) * 1988-12-16 1990-02-27 Intel Corporation MOS adder with minimum pass gates in carry line
US5027310A (en) * 1989-09-08 1991-06-25 Zilog, Inc. Carry chain incrementer and/or decrementer circuit
US5018093A (en) * 1990-01-02 1991-05-21 Ibm Corporation High performance self-checking adder having small circuit area
US5095458A (en) * 1990-04-02 1992-03-10 Advanced Micro Devices, Inc. Radix 4 carry lookahead tree and redundant cell therefor
JPH07122846B2 (ja) * 1990-04-04 1995-12-25 インターナショナル・ビジネス・マシーンズ・コーポレーション ３―１ａｌｕ装置
US5041742A (en) * 1990-05-09 1991-08-20 Motorola, Inc. Structured scan path circuit for incorporating domino logic
US5384724A (en) * 1991-09-05 1995-01-24 Texas Instruments Incorporated Electronic circuit and method for half adder logic
US5278783A (en) * 1992-10-30 1994-01-11 Digital Equipment Corporation Fast area-efficient multi-bit binary adder with low fan-out signals

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102075744A (zh) * 2009-10-19 2011-05-25 英特尔公司 用于任意形状2d块绝对差之和(sad)计算引擎的近最优可配置加法器树
US9658829B2 (en) 2009-10-19 2017-05-23 Intel Corporation Near optimal configurable adder tree for arbitrary shaped 2D block sum of absolute differences (SAD) calculation engine
CN102866875A (zh) * 2012-10-05 2013-01-09 刘杰 通用多操作数加法器
CN102866875B (zh) * 2012-10-05 2016-03-02 刘杰 多操作数加法器
CN105471424A (zh) * 2014-09-25 2016-04-06 德克萨斯仪器股份有限公司 具有共享晶体管的低面积全加器
CN105471424B (zh) * 2014-09-25 2020-11-03 德克萨斯仪器股份有限公司 具有共享晶体管的低面积全加器
CN110506255A (zh) * 2017-04-14 2019-11-26 高通股份有限公司 节能型可变功率加法器及其使用方法
CN110506255B (zh) * 2017-04-14 2023-06-09 高通股份有限公司 节能型可变功率加法器及其使用方法

Also Published As

Publication number Publication date
US5619441A (en) 1997-04-08
EP0707261A1 (en) 1996-04-17
ATE212737T1 (de) 2002-02-15
KR960015197A (ko) 1996-05-22
MX9504338A (es) 1997-01-31
DE69525209D1 (de) 2002-03-14
DE69525209T2 (de) 2002-09-19
CA2155380A1 (en) 1996-04-15
TW357317B (en) 1999-05-01
BR9504269A (pt) 1997-09-09
EP0707261B1 (en) 2002-01-30
JPH08123663A (ja) 1996-05-17
KR100221517B1 (ko) 1999-09-15
CN1082207C (zh) 2002-04-03

Similar Documents

Publication Publication Date Title
CN1082207C (zh) 高速动态二进制加法器
CN1961284A (zh) 使用n位乘加操作实现不变量除数的整数除法的方法和系统
CN1492314A (zh) 可以对复合操作数进行压缩操作的微处理器
CN1173501C (zh) 用于产生定点数据的电路和方法
CN1791223A (zh) 基于上下文的自适应二维变长解码方法和装置
CN1821951A (zh) 算术单元
CN1254921C (zh) 改进的哈夫曼译码方法和装置
CN1738238A (zh) 高速可配置rsa加密算法及协处理器
CN1031613A (zh) 二—十进制加法器电路
CN1108557C (zh) 减少高速算术单元中超前进位加法器级数的结构和方法
CN1492313A (zh) 用于数字扫描变换装置的坐标转换方法及处理器
CN1834897A (zh) 逐位进位加法器
CN1859297A (zh) 一种路由管理系统和方法
CN101060326A (zh) 加减计数电路和加减计数方法
CN1114951C (zh) 降低耗散功率的半导体集成电路
CN1592117A (zh) 用于计算交织参数的移动电话、设备、方法和程序
CN1960189A (zh) 移动数字多媒体广播系统中ldpc码的构造方法
CN1851694A (zh) 一种对系统资源进行管理的实现方法
CN1945488A (zh) 一种求定点数字信号常用函数值的方法及装置
CN1671090A (zh) 一种计算平方根的装置
CN1658200A (zh) 基于fpga的有限域乘法器的优化设计方法
CN1731344A (zh) 快速多周期二进制及十进制加法器单元的高度并行结构
CN1975661A (zh) 一种集成电路中的数据运算方法及装置
CN1877567A (zh) Oracle下利用表结构体对整记录进行数据存取的方法
CN1168000C (zh) 加法电路及其布局构造

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020403

Termination date: 20091021