CN113871402A - 阵列基板及显示面板 - Google Patents
阵列基板及显示面板 Download PDFInfo
- Publication number
- CN113871402A CN113871402A CN202111127014.6A CN202111127014A CN113871402A CN 113871402 A CN113871402 A CN 113871402A CN 202111127014 A CN202111127014 A CN 202111127014A CN 113871402 A CN113871402 A CN 113871402A
- Authority
- CN
- China
- Prior art keywords
- spacer
- layer
- metal
- substrate
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 115
- 125000006850 spacer group Chemical group 0.000 claims abstract description 168
- 239000002184 metal Substances 0.000 claims abstract description 159
- 239000007787 solid Substances 0.000 claims abstract description 7
- 239000011159 matrix material Substances 0.000 claims description 20
- 238000002161 passivation Methods 0.000 claims description 19
- 238000005259 measurement Methods 0.000 abstract description 20
- 238000013461 design Methods 0.000 abstract description 12
- 230000002349 favourable effect Effects 0.000 abstract description 5
- 238000000691 measurement method Methods 0.000 abstract description 5
- 230000001737 promoting effect Effects 0.000 abstract description 3
- 238000010276 construction Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 15
- 238000001514 detection method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
Abstract
本申请属于显示技术领域，提供了一种阵列基板及显示面板，阵列基板包括第一衬底和第一金属层，第一金属层设于第一衬底上，第一金属层包括金属垫，金属垫为实心结构，在金属垫上设有第一隔垫物，第一隔垫物的正投影面积小于金属垫的正投影面积；显示面板包括阵列基板和彩膜基板，彩膜基板与阵列基板层叠粘接。本申请提供的阵列基板采用了实心结构的金属垫与第一隔垫物配合，通过将第一隔垫物设置在正投影面积较大的金属垫上，使得在进行隔垫物套刻误差测量时能够容易准确地找出第一隔垫物的边界，从而解决了传统的隔垫物套刻误差测量方法应用在POA设计上错误率很高的技术问题，有利于提升在POA设计上隔垫物套刻误差测量的准确率。
Description
技术领域
本申请属于显示技术领域，更具体地说，是涉及一种阵列基板及显示面板。
背景技术
目前，显示面板完成制作后需要对隔垫物(Post spacer，简称PS)进行套刻误差(Overlay)测量，通过测量隔垫物正投影的大小和位置来判断隔垫物的大小和偏移量。
传统的隔垫物套刻误差测量方法，是以隔垫物设置在彩膜基板上为基础设计的，即柱状隔垫物是设置在彩膜基板上，并且位于黑色矩阵(Black Matrix，简称BM)形成的回字形框的中间，然后获取多个检测点(test mark)的正投影图像，虽然该图像中，黑色矩阵、隔垫物及黑色矩阵和隔垫物之间的空隙都是暗色的，但是由于暗色灰阶不同，可以通过调整光照的参数来找到隔垫物的边界，从而测量出隔垫物的大小和偏移量。然而，目前大部分的显示面板采用POA(PS on Array，隔垫物设置在阵列基板上)设计，即隔垫物设置在阵列基板上，并且位于第一金属(M1)形成的回字形框的中间，第一金属的强反光会导致隔垫物与隔垫物和第一金属之间空隙的暗色无法明显区分，即使调整光照参数也难以准确找到隔垫物的边界，造成隔垫物套刻误差测量的错误率很高。
发明内容
本申请的目的在于提供一种阵列基板及显示面板，其包括但不限于解决传统的隔垫物套刻误差测量方法应用在POA设计上错误率很高的技术问题。
本申请是这样实现的，提供了一种阵列基板，包括第一衬底和第一金属层，所述第一金属层设于所述第一衬底上，所述第一金属层包括金属垫，所述金属垫为实心结构，在所述金属垫上设有第一隔垫物，所述第一隔垫物的正投影面积小于所述金属垫的正投影面积。
该阵列基板采用了实心结构的金属垫与第一隔垫物配合，通过将第一隔垫物设置在正投影面积较大的金属垫上，使得在进行隔垫物套刻误差测量时能够容易、准确地找出第一隔垫物的边界，从而有效地解决了传统的隔垫物套刻误差测量方法应用在POA设计上错误率很高的技术问题，有利于提升在POA设计上隔垫物套刻误差测量的准确率。
在一个实施例中，所述阵列基板还包括多个显示区域、非显示区域和第二隔垫物，所述非显示区域围绕多个所述显示区域设置，所述第二隔垫物位于所述显示区域内，所述第一隔垫物和所述金属垫位于所述非显示区域内。
从而有利于在灰度分布图上快速、准确地找到第一隔垫物边界，使得隔垫物套刻误差测量更加容易和准确。
在一个实施例中，所述第一金属层包括多个所述金属垫，多个所述金属垫沿所述第一衬底的边缘间隔设置，并环绕于多个所述显示区域的外围。
从而有利于快速找出作为检测标记的金属垫和第一隔垫物，使得隔垫物套刻误差测量更加容易和准确。
在一个实施例中，所述阵列基板还包括显示区域、非显示区域、虚拟像素区域和第二隔垫物，所述非显示区域围绕所述显示区域设置，所述虚拟像素区域设于所述显示区域和所述非显示区域之间，所述第二隔垫物位于所述显示区域内，所述第一隔垫物和所述金属垫位于所述虚拟像素区域内。
有利于快速找出作为检测标记的金属垫和第一隔垫物，使得隔垫物套刻误差测量更加容易和准确。
在一个实施例中，所述阵列基板还包括第一色阻层，所述第一色阻层位于所述显示区域和所述虚拟像素区域内，并设于所述第一金属层上，且所述第一色阻层上开设有第一通孔，所述第一通孔的位置与所述金属垫的位置对应，且所述第一通孔的开口面积大于所述第一隔垫物的正投影面积。
从而通过第一通孔避让金属垫，可以避免了第一色阻层对金属垫的遮挡，确保了在灰度分布图上能够准确地找到第一隔垫物的边界。
在一个实施例中，所述阵列基板还包括绝缘层、有源层、第二金属层和钝化层，所述绝缘层设于所述第一衬底上，并覆盖所述第一金属层，所述有源层设于所述绝缘层上，所述第二金属层设于所述有源层上，所述钝化层设于所述绝缘层上，并覆盖所述有源层和所述第二金属层，所述第一色阻层设于所述钝化层上；所述第一通孔贯穿所述绝缘层和所述钝化层；所述金属垫的位置与所述第二金属层的空隙对应，且所述第二金属层的空隙的面积大于所述第一隔垫物的正投影面积。
从而通过第一通孔避让金属垫，可以避免了第一色阻层对金属垫的遮挡，确保了在灰度分布图上能够准确地找到第一隔垫物的边界。
在一个实施例中，所述阵列基板还包括平坦层，所述平坦层设于所述第一衬底上，并覆盖所述第一金属层，所述第一隔垫物设于所述平坦层上。
从而可以实现阵列基板的平坦化效果，确保了第一隔垫物的底面与其正投影方向垂直，使得第一隔垫物的正投影落在金属垫覆盖的区域内。
本申请还提供了一种显示面板，包括彩膜基板和上述的阵列基板，所述彩膜基板与所述阵列基板层叠粘接。
该显示面板采用了上述的阵列基板，通过将第一隔垫物设置在正投影面积较大的金属垫上，使得在进行隔垫物套刻误差测量时能够容易、准确地找出第一隔垫物的边界，从而有效地解决了传统的隔垫物套刻误差测量方法应用在POA设计上错误率很高的技术问题，有利于提升在POA设计上隔垫物套刻误差测量的准确率。
在一个实施例中，所述彩膜基板包括第二衬底和黑色矩阵，所述黑色矩阵设于所述第二衬底上，所述第一隔垫物的位置与所述黑色矩阵的空隙对应，且所述黑色矩阵的空隙处的面积大于所述第一隔垫物的正投影面积。
从而通过黑色矩阵的空隙可以避让第一隔垫物和至少部分金属垫，使得在隔垫物套刻误差测量过程中顺利地采集到第一隔垫物和金属垫的图像。
在一个实施例中，所述第二衬底上设有第二色阻层，所述第二色阻层填充于所述黑色矩阵的空隙内，且所述第二色阻层上开设有第二通孔，所述第二通孔的位置与所述金属垫的位置对应，且所述第二通孔的开口面积大于所述第一隔垫物的正投影面积。
从而通过在第二色阻层上开设第二通孔，可以避让第一隔垫物和至少部分金属垫，使得在隔垫物套刻误差测量过程中顺利地采集到第一隔垫物和金属垫的图像。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
图1为本申请一实施例提供的显示面板的局部截面示意图；
图2为本申请一实施例提供的第一隔垫物和金属垫的正投影示意图；
图3为本申请一实施例提供的阵列基板的俯视示意图；
图4为本申请另一实施例提供的阵列基板的俯视示意图；
图5为本申请另一实施例提供的显示面板的局部截面示意图；
图6为本申请一实施例提供的第一金属层、第一隔垫物和第一色阻层或第二色阻层的局部俯视示意图。
其中，图中各附图标记：
1—显示面板，11—阵列基板，11-1—大板，11-2—小板，12—彩膜基板，110—第一通孔，111—第一衬底，112—第一金属层，113—第一隔垫物，114—平坦层，115—第一色阻层，116—绝缘层，117—有源层，118—第二金属层，119—钝化层，120—第二通孔，121—第二衬底，122—黑色矩阵，123—第二色阻层，1121—金属线，1122—金属垫，1101—显示区域，1102—非显示区域，1103—虚拟像素区域。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需说明的是：当部件被称为“固定在”或“设置在”另一个部件，它可以直接在另一个部件上或者间接在该另一个部件上。当一个部件被称为是“连接在”另一个部件，它可以是直接或者间接连接至该另一个部件上。术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。术语“多个”的含义是两个或两个以上，除非另有明确具体的限定。
第一实施例：
请参阅图1和图2，本实施例提供了一种阵列基板11，阵列基板11包括第一衬底111、第一金属层112和第一隔垫物113，其中，第一金属层112设置在第一衬底111上，并且第一金属层112包括金属垫1122，金属垫1122为实心结构，并且在金属垫1122上设置有第一隔垫物113，第一隔垫物113的正投影面积小于金属垫1122的正投影面积。
具体地，第一衬底111可以是玻璃基板或聚酰亚胺膜等，第一金属层112通过沉积、光刻等工艺制作在第一衬底111的表面上，第一隔垫物113设置在金属垫1122的远离第一衬底111的表面上，并且第一隔垫物113的正投影面积小于金属垫1122的正投影面积，使得当沿正投影的方向，拍摄第一隔垫物113和金属垫1122的图像来进行隔垫物套刻误差测量时，金属垫1122的图像因金属反光的特性呈现出亮色，而第一隔垫物113的图像呈现出暗色，有利于准确地找到第一隔垫物113的边界，从而通过测量第一隔垫物113的正投影的大小和位置就能够判断出其它第一隔垫物113的大小和偏移量。可以理解的是，第一隔垫物113的数量与金属垫1122的数量不一致，第一隔垫物113的数量多于金属垫1122的数量，只有作为检测标记(test mark)的第一隔垫物113的底侧才会设置金属垫1122。
本申请提供的阵列基板11，采用了实心结构的金属垫1122与第一隔垫物113配合，通过将第一隔垫物113设置在正投影面积较大的金属垫1122上，使得在进行隔垫物套刻误差测量时能够容易、准确地找出第一隔垫物113的边界，从而有效地解决了传统的隔垫物套刻误差测量方法应用在POA设计上错误率很高的技术问题，有利于提升在POA设计上隔垫物套刻误差测量的准确率。
进一步地，请参阅图1，在本实施例中，阵列基板11还包括平坦层(PV)114，平坦层114设置在第一衬底111上，并且覆盖第一金属层112，第一隔垫物113设置在平坦层114上。即在设置有第一金属层112的第一衬底上涂布一层绝缘材料，使绝缘材料覆盖第一金属层112，再对绝缘材料进行加热，使其固化后，形成平坦层114，第一隔垫物113设置在平坦层114远离金属垫1122的表面上，从而可以实现阵列基板11的平坦化效果，确保了第一隔垫物113的底面与其正投影方向垂直，使得第一隔垫物113的正投影落在金属垫1122覆盖的区域内。
第二实施例：
请参阅图3，本实施例提供的阵列基板为大板11-1(即未被分割的全尺寸阵列基板)，与实施例一提供的阵列基板11基本一致，不同之处在于：大板11-1还包括多个显示区域1101、非显示区域1102和第二隔垫物(未图示)，非显示区域1102围绕多个显示区域1101设置，第二隔垫物位于显示区域1101内，第一隔垫物113和金属垫1122位于非显示区域1102内。具体地，多个显示区域1101表示大板11-1可以被分割成多个小尺寸阵列基板，每个显示区域1101对应一个小尺寸阵列基板，并且在每个显示区域1101内，可参阅图5，除了第一金属层112和平坦层114以外，在第一金属层112和平坦层114之间还设置有绝缘层116、有源层117、第二金属层118和钝化层119，并且第一金属层112还包括金属线1121(可参阅图6)，金属线1121、有源层117与第二金属层118共同组成像素的驱动电路；而非显示区域1102作为显示区域1101的保护区域或者相邻两个显示区域1101的分隔区域，不具有显示功能，进而位于非显示区域1102内的金属垫1122与金属线1121无需导通，但金属垫1122与金属线1121在同一制程中完成制作，从而可以减少制程，有利于简化大板11-1的生产过程，提升生产效率；在本实施例中，第一隔垫物113的数量和金属垫1122的数量一一对应，第一隔垫物113结构与第二隔垫物的结构一致，并且第一隔垫物113和第二隔垫物在同一制程中完成制作，即第二隔垫物设置在平坦层114远离金属线1121的表面上，两者的区别是，第二隔垫物起支撑的作用，用于支撑阵列基板和彩膜基板，而第一隔垫物113仅作为检测标记，并不起支撑的作用。
在实际检测的过程中，首先通过摄像头扫描大板11-1，得到大板11-1在俯视方向上的灰度分布图，再在该灰度分布图对应非显示区域1102的位置上选取出至少两个第一隔垫物113及与其对应的金属垫1122，获取该第一隔垫物113的大小和坐标，接着将该第一隔垫物113的坐标与标准坐标作对比，得到第一隔垫物113的偏移量，最后通过测量第一隔垫物113的正投影的大小和位置就能够判断出第二隔垫物的大小和偏移量。可以理解的是，在本申请中的术语“标准坐标”是指第一隔垫物在阵列基板设计阶段确定的坐标。
由于第一隔垫物113和金属垫1122位于非显示区域1102内，避免了绝缘层116、有源层117、第二金属层118和钝化层119等结构层对金属垫1122的遮挡，有利于在灰度分布图上快速、准确地找到第一隔垫物113的边界，使得隔垫物套刻误差测量更加容易和准确。
进一步地，在本实施例中，第一金属层112包括多个金属垫1122，多个金属垫1122沿第一衬底111的边缘间隔设置，并且环绕在多个显示区域1101的外围。即多个金属垫1122间隔设置在非显示区域1102位于第一衬底111边缘的局部区域内，从而有利于快速找出作为检测标记的金属垫1122和第一隔垫物113，使得隔垫物套刻误差测量更加容易和准确。
第三实施例：
请参阅图4，本实施例提供的阵列基板为小板11-2(即从大板11-1分割出或按照客户需求的尺寸生产的小尺寸阵列基板)，与实施例一提供的阵列基板11基本一致，还包括显示区域1101和非显示区域1102，非显示区域1102围绕显示区域1101设置，不同之处在于：小板11-2还包括虚拟像素区域1103和第二隔垫物(未图示)，其中，虚拟像素区域1103设置在显示区域1101和非显示区域1102之间，第二隔垫物位于显示区域1101内，第一隔垫物113和金属垫1122位于虚拟像素区域1103内。具体地，虚拟像素区域1103属于显示区域1101的冗余，具有像素和显示功能，用于避免在进行蚀刻工序时显示区域1101的第一列或者第一行蚀刻过度，因此虚拟像素区域1103的结构与显示区域1101的结构基本一致，两者的区别是，显示区域1101内设置有第二隔垫物，虚拟像素区域1103内设置有金属垫1122和第一隔垫物113，第二隔垫物起支撑的作用，用于支撑阵列基板和彩膜基板，而第一隔垫物113仅作为检测标记，并不起支撑的作用；在本实施例中，第一隔垫物113的数量和金属垫1122的数量一一对应，第一隔垫物113结构与第二隔垫物的结构一致，并且第一隔垫物113和第二隔垫物在同一制程中完成制作，而金属层112还包括金属线1121(可参阅图6)，金属线1121覆盖显示区域1101和虚拟像素区域1103，金属垫1122连接在位于虚拟像素区域1103的金属线1121上，并且与金属线1121在同一制程中完成制作。
在实际检测的过程中，首先通过摄像头扫描小板11-2，得到小板11-2在俯视方向上的灰度分布图，再在该灰度分布图对应虚拟像素区域1103的位置上选取出的至少两个第一隔垫物113及与其对应的金属垫1122，获取该第一隔垫物113的大小和坐标，接着将该第一隔垫物113的坐标与标准坐标作对比，得到第一隔垫物113的偏移量，最后通过测量第一隔垫物113的正投影的大小和位置就能够判断出第二隔垫物的大小和偏移量。
由于第一隔垫物113和金属垫1122位于虚拟像素区域1103内，而虚拟像素区域1103围绕在显示区域1101和非显示区域1102之间，区域位置相对固定，有利于快速找出作为检测标记的金属垫1122和第一隔垫物113，使得隔垫物套刻误差测量更加容易和准确。
进一步地，请结合图5，在本实施例中，小板11-2还包括第一色阻层115，第一色阻层115位于显示区域1101和虚拟像素区域1103内，并且第一色阻层115设置在第一金属层112上，同时在第一色阻层112上开设有第一通孔110，第一通孔110的位置与金属垫1122的位置对应，并且第一通孔110的开口面积大于第一隔垫物113的正投影面积。即第一色阻层115覆盖在第一金属层112远离第一衬底111的一侧，在第一色阻层115对应金属垫1122的位置上开设有第一通孔110，通过第一通孔110避让金属垫1122，可以避免了第一色阻层115对金属垫1122的遮挡，从而确保了在灰度分布图上能够准确地找到第一隔垫物113的边界。
进一步地，请结合图5，在本实施例中，小板11-2还包括绝缘层116、有源层117、第二金属层118和钝化层119，其中，绝缘层116设置在第一衬底111上，并且绝缘层116覆盖第一金属层112，有源层117设置在绝缘层116上，第二金属层118设置在有源层117上，钝化层119设置在绝缘层116上，并且钝化层119覆盖有源层117和第二金属层118；第一色阻层115设置在钝化层119上；第一通孔110贯穿绝缘层118和钝化层119；金属垫1122的位置与第二金属层118的空隙对应，并且第二金属层118的空隙的面积大于第一隔垫物113的正投影面积。具体地，绝缘层116涂布在第一衬底111设置有第一金属层11的表面上，有源层117通过沉积、光刻等工艺制作在绝缘层116远离第一衬底111的表面上，第二金属层118通过沉积、光刻等工艺制作在绝缘层116设置有有源层117的表面上，钝化层119涂布在绝缘层116设置有有源层117和第二金属层118的表面上，第一色阻层115通过涂布、光刻等工艺制作在钝化层119远离绝缘层116的表面上，第一通孔110依次贯穿第一色阻层115、钝化层119和绝缘层118，平坦层114覆盖在第一色阻层115远离钝化层119的表面、第一通孔110的孔壁和第一金属层112的金属垫1122的表面上，第一隔垫物113设置在平坦层114远离金属垫1122的表面上。从而通过第一通孔110避让金属垫1122，可以避免了第一色阻层115对金属垫1122的遮挡，确保了在灰度分布图上能够准确地找到第一隔垫物113的边界。
第四实施例：
请参阅图1，本实施例提供了一种显示面板1，显示面板1包括彩膜基板12和上述实施例提供的阵列基板11，其中，彩膜基板12与阵列基板11层叠粘接。
本申请提供的显示面板1，采用了阵列基板11，通过将第一隔垫物113设置在正投影面积较大的金属垫1122上，使得在进行隔垫物套刻误差测量时能够容易、准确地找出第一隔垫物113的边界，从而有效地解决了传统的隔垫物套刻误差测量方法应用在POA设计上错误率很高的技术问题，有利于提升在POA设计上隔垫物套刻误差测量的准确率。
进一步地，在本实施例中，彩膜基板12包括第二衬底121和黑色矩阵122，其中，黑色矩阵122设置在第二衬底121上，阵列基板11的第一隔垫物113的位置与黑色矩阵122的空隙的位置对应，并且黑色矩阵122的空隙处的面积大于第一隔垫物113的正投影的面积。具体地，在第二衬底121上，第一隔垫物113的正投影会落入黑色矩阵122的空隙的中部，即通过黑色矩阵122的空隙可以避让第一隔垫物113和至少部分金属垫1122，使得在隔垫物套刻误差测量过程中顺利地采集到第一隔垫物113和金属垫1122的图像。
进一步地，请结合图6，在本实施例中，在第二衬底121上还设置有第二色阻层123，第二色阻层123填充在黑色矩阵122的空隙内，并且在第二色阻层123上开设有第二通孔120，第二通孔120的位置与金属垫1122的位置对应，并且第二通孔120的开口面积大于第一隔垫物113的正投影面积。具体地，在第二通孔120的横截面上，第一隔垫物113的正投影会落入第二通孔120的中部；通过在第二色阻层123上开设第二通孔120，可以避让第一隔垫物113和至少部分金属垫1122，使得在隔垫物套刻误差测量过程中顺利地采集到第一隔垫物113和金属垫1122的图像。可以理解的是，当在第二衬底121上设置有第二色阻层123时，在阵列基板11不会包括第一色阻层115，在显示面板1上只会存在第一色阻层115和第二色阻层123中的其中之一。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种阵列基板，包括第一衬底和第一金属层，所述第一金属层设于所述第一衬底上，其特征在于，所述第一金属层包括金属垫，所述金属垫为实心结构，在所述金属垫上设有第一隔垫物，所述第一隔垫物的正投影面积小于所述金属垫的正投影面积。
2.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括多个显示区域、非显示区域和第二隔垫物，所述非显示区域围绕多个所述显示区域设置，所述第二隔垫物位于所述显示区域内，所述第一隔垫物和所述金属垫位于所述非显示区域内。
3.如权利要求2所述的阵列基板，其特征在于，所述第一金属层包括多个所述金属垫，多个所述金属垫沿所述第一衬底的边缘间隔设置，并环绕于多个所述显示区域的外围。
4.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括显示区域、非显示区域、虚拟像素区域和第二隔垫物，所述非显示区域围绕所述显示区域设置，所述虚拟像素区域设于所述显示区域和所述非显示区域之间，所述第二隔垫物位于所述显示区域内，所述第一隔垫物和所述金属垫位于所述虚拟像素区域内。
5.如权利要求4所述的阵列基板，其特征在于，所述阵列基板还包括第一色阻层，所述第一色阻层位于所述显示区域和所述虚拟像素区域内，并设于所述第一金属层上，且所述第一色阻层上开设有第一通孔，所述第一通孔的位置与所述金属垫的位置对应，且所述第一通孔的开口面积大于所述第一隔垫物的正投影面积。
6.如权利要求5所述的阵列基板，其特征在于，所述阵列基板还包括绝缘层、有源层、第二金属层和钝化层，所述绝缘层设于所述第一衬底上，并覆盖所述第一金属层，所述有源层设于所述绝缘层上，所述第二金属层设于所述有源层上，所述钝化层设于所述绝缘层上，并覆盖所述有源层和所述第二金属层，所述第一色阻层设于所述钝化层上；所述第一通孔贯穿所述绝缘层和所述钝化层；所述金属垫的位置与所述第二金属层的空隙对应，且所述第二金属层的空隙的面积大于所述第一隔垫物的正投影面积。
7.如权利要求1至6任一项所述的阵列基板，其特征在于，所述阵列基板还包括平坦层，所述平坦层设于所述第一衬底上，并覆盖所述第一金属层，所述第一隔垫物设于所述平坦层上。
8.一种显示面板，其特征在于，包括彩膜基板和权利要求1至4任一项所述的阵列基板，所述彩膜基板与所述阵列基板层叠粘接。
9.如权利要求8所述的显示面板，其特征在于，所述彩膜基板包括第二衬底和黑色矩阵，所述黑色矩阵设于所述第二衬底上，所述第一隔垫物的位置与所述黑色矩阵的空隙对应，且所述黑色矩阵的空隙处的面积大于所述第一隔垫物的正投影面积。
10.如权利要求9所述的显示面板，其特征在于，所述第二衬底上设有第二色阻层，所述第二色阻层填充于所述黑色矩阵的空隙内，且所述第二色阻层上开设有第二通孔，所述第二通孔的位置与所述金属垫的位置对应，且所述第二通孔的开口面积大于所述第一隔垫物的正投影面积。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111127014.6A CN113871402A (zh) | 2021-09-26 | 2021-09-26 | 阵列基板及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111127014.6A CN113871402A (zh) | 2021-09-26 | 2021-09-26 | 阵列基板及显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113871402A true CN113871402A (zh) | 2021-12-31 |
Family
ID=78994212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111127014.6A Pending CN113871402A (zh) | 2021-09-26 | 2021-09-26 | 阵列基板及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113871402A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107579165A (zh) * | 2017-08-30 | 2018-01-12 | 京东方科技集团股份有限公司 | 一种封装基板及其制作方法、显示面板及显示装置 |
| CN110187569A (zh) * | 2019-05-31 | 2019-08-30 | 厦门天马微电子有限公司 | 一种显示面板及电子设备 |
| CN111077744A (zh) * | 2020-01-03 | 2020-04-28 | Tcl华星光电技术有限公司 | 一种阵列基板制备方法、阵列基板及液晶显示面板 |
| CN112289777A (zh) * | 2020-10-28 | 2021-01-29 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
-
2021
- 2021-09-26 CN CN202111127014.6A patent/CN113871402A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107579165A (zh) * | 2017-08-30 | 2018-01-12 | 京东方科技集团股份有限公司 | 一种封装基板及其制作方法、显示面板及显示装置 |
| CN110187569A (zh) * | 2019-05-31 | 2019-08-30 | 厦门天马微电子有限公司 | 一种显示面板及电子设备 |
| CN111077744A (zh) * | 2020-01-03 | 2020-04-28 | Tcl华星光电技术有限公司 | 一种阵列基板制备方法、阵列基板及液晶显示面板 |
| CN112289777A (zh) * | 2020-10-28 | 2021-01-29 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104570461B (zh) | 一种液晶显示面板及其制备方法、显示装置 | |
| CN100460946C (zh) | 液晶显示装置的制造方法 | |
| US20090184937A1 (en) | Capacitance sensor, sense method, and manufacturing method | |
| CN110021654B (zh) | 一种显示基板及其制作方法、显示装置 | |
| US9897876B2 (en) | Display substrate and method of manufacturing the same, display device | |
| KR20130036741A (ko) | 컬러 필터 기판 및 용량성 터치 스크린 | |
| CN101344685A (zh) | 液晶显示器件及其制造方法 | |
| JP6963014B2 (ja) | 蒸着マスク、表示パネルの製造方法、及び表示パネル | |
| CN110502960A (zh) | 显示基板、指纹识别面板、指纹识别方法及显示装置 | |
| CN107742623B (zh) | 显示基板、有机发光器件及膜层蒸镀检测方法、显示装置 | |
| US20220384541A1 (en) | Display panel and manufacturing method thereof, alignment method | |
| CN110246424B (zh) | 一种阵列基板、其制作方法、拼接显示屏及显示装置 | |
| CN111564455A (zh) | 一种阵列基板、显示面板及显示装置 | |
| CN110596970B (zh) | 一种显示面板及其制作方法、显示装置 | |
| JP2006293343A (ja) | 液晶表示装置及び表示装置 | |
| TWI502261B (zh) | 畫素陣列基板及顯示面板 | |
| US11320700B2 (en) | Panel structure, display device, and alignment detection method of panel structure | |
| KR20140053667A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| CN113871402A (zh) | 阵列基板及显示面板 | |
| CN115291446B (zh) | 阵列基板、显示面板及显示装置 | |
| US11899318B2 (en) | Display substrate, display panel, display device, method of detecting post spacer, and method of manufacturing post spacer | |
| US20220391042A1 (en) | Display panel and display apparatus | |
| JPH07199219A (ja) | 液晶表示装置検査用プローブカード | |
| CN112071890A (zh) | 一种阵列基板、显示面板和电子设备 | |
| WO2019146017A1 (ja) | 蒸着マスクおよび蒸着マスクの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |