CN113871387A - 一种改善字线边缘缺陷的存储阵列制造方法、电路以及其应用 - Google Patents
一种改善字线边缘缺陷的存储阵列制造方法、电路以及其应用 Download PDFInfo
- Publication number
- CN113871387A CN113871387A CN202111140629.2A CN202111140629A CN113871387A CN 113871387 A CN113871387 A CN 113871387A CN 202111140629 A CN202111140629 A CN 202111140629A CN 113871387 A CN113871387 A CN 113871387A
- Authority
- CN
- China
- Prior art keywords
- word line
- manufacturing
- memory array
- layer
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 230000007547 defect Effects 0.000 title claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000002360 preparation method Methods 0.000 description 6
- 238000012938 design process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及半导体制造技术领域，公开了一种改善字线边缘缺陷的存储阵列制造方法、电路以及其应用，所述方法包括设置冗余位线，并按照其区域至少覆盖存储阵列单元字线的边缘区域匹配制作位线的光罩，制备存储阵列单元的位线层，沉积形成用于制作字线的多晶硅层，并使用字线的光罩来制作字线层；本发明在不增加工序和芯片面积的同时，可以有效改善字线边缘的断裂的缺陷情况的出现，大大提高了芯片的良率，具有切实意义上的实用价值。
Description
技术领域
本发明涉及半导体制造技术领域，具体涉及一种改善字线边缘缺陷的存储阵列制造方法、电路以及其应用。
背景技术
现有的浮栅型闪存设计过程中，在存储单元阵列上下和左右四边一般会预留有4-6根冗余的位线(Dummy BL)和4～6根冗余的字线(Dummy WL)的设计，主要的目的是在集成电路晶圆实际的生产中，存储阵列单元制作的位线或者字线的当层工序时，由于存储阵列单元外围是没有图形的，这样的存储阵列单元最边缘的图形容易因为曝光工艺或者刻蚀工艺不均匀性导致一些缺陷的产生,所以在电路设计的时候添加了4～6根冗余的位线和4～6根冗余的字线去避免这些可能的缺陷,从而保证靠里面的实际会使用到的存储阵列单元的功能的完整性。这些冗余的位线或字线的设计只是用来减少位线或字线的工艺的缺陷几率。
而一般存储阵列单元字线的边缘是需要连接接触孔的传输电流电压来对所连接的存储单元来进行操作的，但是在实际生产的过程中我们发现目前的这种设计方法容易产生字线边缘的缺陷，承载字线功能的多晶硅有一定几率产生断裂，而字线边缘需要通过接触孔连接到金属层，从而会导致相连的存储单元失效。
发明内容
针对现有技术的不足，本发明提供一种改善字线边缘缺陷的存储阵列制造方法、电路以及其应用，可以有效改善字线边缘的断裂缺陷情况的出现,提高了芯片制备的良率。
本发明解决技术问题采用如下技术方案：
一种改善字线边缘缺陷的存储阵列制造方法，所述方法包括：
设置冗余位线，并按照其区域至少覆盖存储阵列单元字线的边缘区域匹配制作位线的光罩；
制备存储阵列单元的位线层；
沉积形成用于制作字线的多晶硅层，并使用字线的光罩来制作字线层。
优选地，所述位线层制备包括：在制备完成浅沟道隔离层的晶圆上沉积形成用于制作位线的多晶硅层，并使用所述位线的光罩来制作位线层。
优选地，所述位线层包括若干位线多晶硅，所述字线层包括若干字线多晶硅，所述位线多晶硅和字线多晶硅间制备有隔离层。
优选地，所述冗余位线数量为8-20根。
优选地，所述方法还包括在所述字线上方制作用于连接字线和金属层的接触孔。
本发明还提供一种浮栅型闪存电路的制备方法，包括如前述的存储阵列制造方法。
本发明还提供一种浮栅型闪存电路，包括存储阵列单元，所述存储阵列单元采用如前述的方法制造而成。
本发明还提供一种芯片，包括如前述的浮栅型闪存电路。
本发明还提供一种电子装置，包括如前述的芯片。
与现有技术相比，本发明具有如下的有益效果：
本发明提供的存储阵列制造方法在不增加任何工序和电路面积的同时，通过改变存储阵列单元字线边缘在现有技术工艺过程中多晶硅存在的高度差的问题，从而有效的改善字线边缘的断裂的缺陷情况的出现，提高了芯片的良率。
具体的本发明将冗余的位线区域的冗余位线数量增加到8～20根，使得位线区域需要覆盖存储阵列单元字线的边缘，因此冗余位线不仅仅用来避免存储阵列单元当层最边缘的位线图形因为曝光工艺或者刻蚀工艺不均匀性导致一些缺陷的产生，而且通过此种独特的优化设计方式使得余位线区域覆盖存储阵列单元字线的边缘来避免后续字线层制作时字线的边缘容易发生断裂的问题，简单高效，具有广泛的应用价值。
关于本发明相对于现有技术，其他突出的实质性特点和显著的进步在实施例部分进一步详细介绍。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为现有技术中带冗余位线的存储阵列版图；
图2为边缘字线缺陷的电子扫描显微镜图；
图3为现有技术中带冗余位线的存储阵列剖面示意图；
图4为本实施例中存储阵列设计的冗余位线版图；
图5为本实施例中存储阵列设计的冗余位线剖面示意图；
图6为本实施例中用于制备字线层的多晶硅沉积后的剖面示意图；
图7为本实施例中字线层制备完成后的剖面示意图；
图8为本实施例中接触孔形成后的晶圆结构剖面示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在说明书及权利要求书当中使用了某些名称来指称特定组件。应当理解，本领域普通技术人员可能会用不同名称来指称同一个组件。本申请说明书及权利要求书并不以名称的差异作为区分组件的方式，而是以组件在功能上的实质性差异作为区分组件的准则。如在本申请说明书和权利要求书中所使用的“包含”或“包括”为一开放式用语，其应解释为“包含但不限定于”或“包括但不限定于”。具体实施方式部分所描述的实施例为本发明的较佳实施例，并非用以限定本发明的范围。
实施例1
在实际生产的过程中容易产生字线边缘的缺陷，承载字线功能的多晶硅有一定几率产生断裂,而字线边缘需要通过接触孔连接到金属层,从而会导致相连的存储单元失效的问题，因此避免或者改善字线边缘的缺陷是产品良率的主要方向。
如何解决此种缺陷，亦或说这种缺陷究竟受什么影响，在多次分析和实验的基础上，如图2所示，发现存储阵列单元字线的边缘断裂的缺陷问题发生只发生在边缘最后一根冗余位线的边上，因此多次实验验证得出是由于存储阵列单元字线的边缘一部分位于位线阵列之上，另一部分位于用于浅沟槽隔离的氧化硅(STI)之上，这两者由于图形密度的原因，在沉积用于制作字线的多晶硅层的之前会产生一个较大的高度差，那在最后一根冗余位线的边上，由于高度差较大，所沉积的多晶硅层会受到较大的应力，从而在沉积多晶硅层当层或者在后续刻蚀的工序中容易断裂，会导致字线相连的存储单元失效，基于此本实施例给出了具体解决此问题的制备方法。
如图1-8所示，本实施例提供的一种改善字线边缘缺陷的存储阵列制造方法，在本实施例中对于与现有技术中相同的步骤以及参数就不做过多的叙述，本领域人员可以根据需要自行选择，在本实施例中只对本发明调整创新设计的内容作出详细的介绍；
本实施例的制备方法包括：
如图1和3所示，为存储单元常规设计的冗余位线做法版图，一般为4～6根冗余位线，在浮栅型闪存存储阵列单元的设计过程中，将冗余的位线(Dummy BL)区域的冗余位线数量从常规的4-6根增加到8-20根；
在本实施例中以13根为例进行举例说明，如图4所示，数目不是绝对的，只需要确保位线区域需要覆盖到存储阵列单元字线的边缘的区域即可；
如图5-8所示，在其他电路结构制备工艺不变的情况下，按照位线区域至少覆盖存储阵列单元字线的边缘区域匹配制作位线的光罩；
进而制作浮栅型闪存存储阵列单元的位线层，具体为在制备完成浅沟道隔离层的晶圆上沉积形成用于制作位线的多晶硅层，并使用所述位线的光罩来制作位线层；
沉积和形成用来制作字线的多晶硅层；
如图6和7所示，使用字线的光罩来制作字线区域，存储阵列单元字线的边缘会被冗余的位线区域完全覆盖，避免了多晶硅存在的高度差带来的应力的问题，可以有效避免字线边缘断裂的缺陷的出现；这种处理方法不仅在NOR Flash中可以使用，类似在NAND等闪存中一样可以使用本实施例的方法来避免类似的问题发生。
本实施例中位线层包括若干位线多晶硅，所述字线层包括若干字线多晶硅，所述位线多晶硅和字线多晶硅间制备有隔离层。
如图8所示，在制备好字线层后，沉积绝缘隔离层，并制作用于连接字线和金属层的接触孔。
实施例2
本实施提供一种浮栅型闪存电路的制备方法，包括采用如实施例1所述的存储阵列制造方法。
实施例3
本实施例提供一种浮栅型闪存电路，包括存储阵列单元，所述存储阵列单元采用如实施例1所述的方法制造而成。
实施例4
本实施例提供一种芯片，包括如权实施例3所述的浮栅型闪存电路。
实施例5
本实施例提供一种电子装置，包括如实施例4所述的芯片。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (9)
1.一种改善字线边缘缺陷的存储阵列制造方法，其特征在于，所述方法包括：
设置冗余位线，并按照其区域至少覆盖存储阵列单元字线的边缘区域匹配制作位线的光罩；
制备存储阵列单元的位线层；
沉积形成用于制作字线的多晶硅层，并使用字线的光罩来制作字线层。
2.根据权利要求1所述的一种改善字线边缘缺陷的存储阵列制造方法，其特征在于，所述位线层制备包括：在制备完成浅沟道隔离层的晶圆上沉积形成用于制作位线的多晶硅层，并使用所述位线的光罩来制作位线层。
3.根据权利要求1所述的一种改善字线边缘缺陷的存储阵列制造方法，其特征在于，所述位线层包括若干位线多晶硅，所述字线层包括若干字线多晶硅，所述位线多晶硅和字线多晶硅间制备有隔离层。
4.根据权利要求1所述的一种改善字线边缘缺陷的存储阵列制造方法，其特征在于，所述冗余位线数量为8-20根。
5.根据权利要求1所述的一种改善字线边缘缺陷的存储阵列制造方法，其特征在于，所述方法还包括在所述字线上方制作用于连接字线和金属层的接触孔。
6.一种浮栅型闪存电路的制备方法，其特征在于，包括如权利1-5中任意一项所述的存储阵列制造方法。
7.一种浮栅型闪存电路，包括存储阵列单元，其特征在于，所述存储阵列单元采用如权利1-5中任意一项所述的方法制造而成。
8.一种芯片，其特征在于，包括如权利要求7所述的浮栅型闪存电路。
9.一种电子装置，其特征在于，包括如权利要求8所述的芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111140629.2A CN113871387A (zh) | 2021-09-28 | 2021-09-28 | 一种改善字线边缘缺陷的存储阵列制造方法、电路以及其应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111140629.2A CN113871387A (zh) | 2021-09-28 | 2021-09-28 | 一种改善字线边缘缺陷的存储阵列制造方法、电路以及其应用 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113871387A true CN113871387A (zh) | 2021-12-31 |
Family
ID=78991657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111140629.2A Pending CN113871387A (zh) | 2021-09-28 | 2021-09-28 | 一种改善字线边缘缺陷的存储阵列制造方法、电路以及其应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113871387A (zh) |
-
2021
- 2021-09-28 CN CN202111140629.2A patent/CN113871387A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100483691C (zh) | 快闪存储器件及其制造方法 | |
| US7973314B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2000082746A (ja) | 半導体集積回路装置の製造方法 | |
| JP2015043464A (ja) | 低閾値電圧アンチヒューズデバイス | |
| US20090047777A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20200111795A1 (en) | Semiconductor device and manufacturing method thereof | |
| US10529423B2 (en) | DRAM device with embedded flash memory for redundancy and fabrication method thereof | |
| JP3820326B2 (ja) | 半導体メモリ装置とその作製方法 | |
| US7687847B2 (en) | Semiconductor device and fabricating method thereof | |
| CN113871387A (zh) | 一种改善字线边缘缺陷的存储阵列制造方法、电路以及其应用 | |
| US8552427B2 (en) | Fuse part of semiconductor device and method of fabricating the same | |
| CN108417558A (zh) | 熔丝结构及其形成方法 | |
| US7619277B2 (en) | Flash memory with a trench common source line | |
| CN117677192B (zh) | 半导体器件的制作方法以及半导体器件 | |
| CN110391233B (zh) | 半导体元件及其制作方法 | |
| US20240145399A1 (en) | Semiconductor wafer including monitoring pattern structure with cover pattern layer and contact patterns disposed over monitoring pattern structure | |
| JP2003258130A (ja) | 半導体装置の製造方法 | |
| KR100792442B1 (ko) | 퓨즈 패턴을 구비하는 반도체 소자 및 그의 제조방법 | |
| US20130320489A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN112331658A (zh) | NOR flash单元制造方法 | |
| JP2618479B2 (ja) | 半導体素子の製造方法 | |
| JPS59129461A (ja) | 半導体装置とその製造方法 | |
| CN118450707A (zh) | 分栅闪存器件的形成方法 | |
| CN114758982A (zh) | 一种制造互连结构的方法及存储器件 | |
| CN101459144B (zh) | 一种从堆叠式栅极闪存中去除介质残余的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |