CN113853619A - 用于传输用于量子纠错的量子信息的超导内插体 - Google Patents

用于传输用于量子纠错的量子信息的超导内插体 Download PDF

Info

Publication number
CN113853619A
CN113853619A CN202080037869.7A CN202080037869A CN113853619A CN 113853619 A CN113853619 A CN 113853619A CN 202080037869 A CN202080037869 A CN 202080037869A CN 113853619 A CN113853619 A CN 113853619A
Authority
CN
China
Prior art keywords
data
qubits
qubit
auxiliary
quantum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080037869.7A
Other languages
English (en)
Inventor
N·布罗尼
D·伯格林
P·古曼
S·哈特
S·奥里瓦德赛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN113853619A publication Critical patent/CN113853619A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/70—Quantum error correction, detection or prevention, e.g. surface codes or magic state distillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/90—Non-optical transmission systems, e.g. transmission systems employing non-photonic corpuscular radiation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
  • Detection And Correction Of Errors (AREA)
  • Measurement Of Radiation (AREA)

Abstract

一种用于传输用于量子纠错的量子信息的系统包括：包括多个辅助量子位的辅助量子位芯片，以及与辅助量子位芯片间隔开的、包括多个数据量子位的数据量子位芯片。系统包括耦合到辅助量子位芯片和数据量子位芯片上的内插体，内插体包括介电材料以及在介电材料中形成的多个超导结构。超导结构使得量子信息能够通过虚拟光子在数据量子位芯片上的该多个数据量子位与辅助量子位芯片上的多个辅助量子位之间传输用于量子纠错。

Description

用于传输用于量子纠错的量子信息的超导内插体
背景技术
当前请求保护要求的本发明实施例涉及用于量子纠错的系统和方法，更具体地，涉及一种用于传输用于量子纠错的量子信息的超导内插体。
随着给定量子处理器上的量子位的数目增加，有必要在分开的芯片上制造的量子位之间移动量子信息，尤其是用于诸如量子纠错的应用的量子信息。现有技术使用平面结构(如总线谐振器)来在量子位之间传输量子信息。
发明内容
根据本发明实施例，一种用于传输用于量子纠错的量子信息的系统包括：包括多个辅助量子位的辅助量子位芯片，以及与辅助量子位芯片间隔开的、包括多个数据量子位的数据量子位芯片。系统包括耦合到辅助量子位芯片和数据量子位芯片上的内插体，内插体包括介电材料以及在介电材料中形成的多个超导结构。超导结构使得量子信息能够通过虚拟光子在数据量子位芯片上的该多个数据量子位与辅助量子位芯片上的多个辅助量子位之间传输用于量子纠错。
根据本发明实施例，一种传输量子纠错的量子信息的方法包括提供多个辅助量子位，并且提供与该多个辅助量子位间隔开的多个数据量子位。该方法包括通过超导微波传输线中的虚拟光子将错误从该多个数据量子位映射到该多个辅助量子位，并且测量该多个辅助量子位以检测错误。该方法包括基于所检测的错误执行量子纠错。
根据本发明实施例，一种量子计算机包括在真空下的制冷系统，该制冷系统包括密封容器。系统包括容纳在由容纳容器限定的制冷真空环境內的辅助量子位芯片，辅助量子位芯片包括多个辅助量子位。系统包括容纳在由密闭容器限定的制冷的真空环境内的数据量子位芯片。数据量子位芯片与辅助量子位芯片间隔开并且包括多个数据量子位。系统包括容纳在由密闭容器限定的制冷真空环境中的内插体。内插体耦合到辅助量子位芯片和数据量子位芯片并且包括介电材料以及在介电材料中形成的多个超导结构。包括在内插体中形成的超导结构的超导谐振器使得能够通过虚拟光子在数据量子位芯片上的多个数据量子位与辅助量子位芯片上的多个辅助量子位之间传输量子信息用于量子纠错。
附图说明
图1是根据本发明实施例的用于传输用于量子纠错的量子信息的系统的示意图。
图2A是根据本发明实施例的辅助量子位芯片的俯视图的示意图。
图2B是根据本发明实施例的内插体的俯视图的示意图。
图2C是根据本发明实施例的数据量子位芯片的俯视图的示意图。
图2D是根据本发明实施例的耦合到图2A的辅助芯片和图2C的数据芯片的图2B的内插体的俯视图的示意图。
图3是根据本发明实施例的辅助量子位芯片的示意图，该辅助量子位芯片包括辅助量子位和被配置用于测量辅助量子位的辅助测量谐振器。
图4是根据本发明实施例的的数据量子位芯片的示意图，数据量子位芯片包括数据量子位和被配置用于测量数据量子位的数据测量谐振器。
图5是根据本发明实施例的通过内插体耦合到图4的数据量子位芯片的图3的辅助量子位芯片的示意图。
图6是耦合到内插体的同一表面的辅助量子位芯片和数据量子位芯片的示意图。
图7是根据本发明实施例的用于传输用于量子纠错的量子信息的系统的示意图。
图8是示出根据本发明实施例的传输量子纠错的量子信息的方法的流程图。
图9是根据本发明实施方式的量子计算机的示意图。
具体实施方式
图1是根据本发明实施例的用于传输用于量子纠错的量子信息的系统100的示意图。系统100包括辅助量子位芯片102，其包括多个辅助量子位104、106、108。系统100包括与辅助量子位芯片102间隔开的数据量子位芯片110。数据量子位芯片110包括多个数据量子位112、114、116。系统100包括耦合到辅助量子位芯片102和数据量子位芯片110上的内插体118。内插体118包括介电材料120以及在介电材料120中形成的多个超导结构122、124、126。超导结构122、124、126使得能够在数据量子位芯片110上的多个数据量子位112、114、116与辅助量子位芯片102上的多个辅助量子位104、106、108之间通过虚拟光子传输量子信息用于量子纠错。
如图1所示，根据本发明实施例的内插体118包括第一表面128和与第一表面128相反的第二表面130。辅助量子位芯片102耦合到内插体118的第一表面128，数据量子位芯片110耦合到内插体118的第二表面130。
根据本发明实施例，该多个超导结构中的每个超导结构从该多个数据量子位中的数据量子位延伸到该多个辅助量子位中的辅助量子位。例如，在图1中，超导结构122从数据量子位112延伸到辅助量子位104。根据本发明实施例，数据量子位112具有第一频率，辅助量子位104具有第二频率，并且，包括超导结构122、焊料凸点132和138、以及芯片102和110上的直角电容器耦合器的超导谐振器具有第三频率。形成于内插体中的超导结构122允许传输量子信息，因为其构成了超导谐振器的一部分。超导谐振器还可以包括焊料凸点132和138以及电耦合到焊料凸点132和138的辅助和数据量子位芯片上的结构。辅助和数据量子位芯片上的结构可以是共面波导传输线，如图中的情形，尽管本发明的实施例不限于共面波导传输线。在一些实施例中，超导结构122本身可构成超导谐振器。
超导谐振器的频率(此处称为第三频率)与第一频率和第二频率充分失谐，以防止数据量子位和辅助量子位之间的实际光子传输。相反，量子信息是通过虚拟光子传输从数据量子位112和辅助量子位104传输的。虚拟光子传输确保存储在数据量子位112中的量子信息免受电磁珀塞尔(Purcell)效应的影响。虚拟光子传输还保护量子信息免受形成内插体118的绝缘材料的介电损耗的影响。
根据本发明实施例，辅助量子位芯片接合到内插体。在图1中，使用多个焊料凸点132、134、136将辅助量子位芯片102接合到内插体118。焊料凸点将辅助量子位104、106、108耦合到超导结构122、124、126上。如图1所示，焊料凸点可以电耦合到超导结构122、124、126上，并且电容性地耦合到辅助量子位104、106、108。本发明实施例不限于图1所示的辅助量子位、数据量子位和超导结构以及焊料凸点的具体数量。
根据本发明实施例，数据量子位芯片被接合到内插体上。在图1中，使用多个焊料凸点138、140、142将数据量子位芯片110接合到内插体118上。如图1所示，焊料凸点可以电耦合到超导结构122、124、126上，并且电容性地耦合到数据量子位112、114、116上。焊料凸点可以由超导材料形成，但是本发明实施例不限于由超导材料形成的焊料凸点。用于焊料凸点的一个实例材料是铟。根据本发明实施例的系统100可以包括多个辅助量子位芯片和数据量子位芯片。辅助量子位芯片和数据量子位芯片可以接合到单个内插体上，或者接合到多个内插体上。
图2A是根据本发明实施例的辅助量子位芯片200的俯视图的示意图。辅助量子位200包括三个辅助量子位202、204、206。然而，根据本发明的其他实施例的辅助量子位芯片不限于任何特定数量的辅助量子位。在其他实施例中，可以有多于三个或少于三个的辅助量子位。
图2B是内插体208的俯视图的示意图。内插体包括多个超导结构210、212、214、216。例如，超导结构可以是超导通孔。超导通孔可以是部分地或完全地形成在内插体内的超导传输线谐振器的一部分。超导结构可以由例如铌、铝、锡、电镀铼、或铟中的一种或多种形成。尽管图2B的实施例示出了四个超导结构210、212、214、216的实例，但其他实施例可以具有少于四个或多于四个的超导结构。
图2C是数据量子位芯片218的俯视图的示意图。数据量子位芯片218包括两个数据量子位220、222。数据量子位芯片的其他实施例可以具有多于或少于两个的数据量子位。
图2D是耦合到辅助芯片和数据芯片的内插体的俯视示意图。辅助量子位202、204、206和数据量子位220、222通过超导结构210、212、214、216彼此连接。
本发明实施例使得能够传输量子纠错的量子信息。量子纠错经常要求大量数据量子位和辅助量子位互相耦合。数据量子位是具有相对长的弛豫和相干时间的量子位，而辅助量子位可以是具有相对短的弛豫和相干时间的量子位。量子信息分布在一组数据量子位上。数据量子位耦合到辅助量子位，使得量子信息中的错误从数据量子位映射到辅助量子位。可以测量辅助量子位来检测和/或纠正错误。
诸如但不限于表面码(Surface Code)、肖尔码(Shor Code)、和斯塔恩码(SteaneCode)的量子纠错算法，需要对辅助量子位进行频繁测量。这些测量提供关于辅助量子位所耦合到的数据量子位的信息，并且还稳定数据量子位。测量的频率要求快速测量，而快速测量要求在耦合到辅助量子位的测量谐振器与环境之间的强耦合。尽管强耦合使得能够快速测量辅助量子位，但它也使得辅助量子位更易受环境噪声影响并且通过珀塞尔效应增加辅助量子位的自发衰减速率。如果对数据量子位进行强耦合，则这种强耦合将缩短数据量子位中的量子态的寿命。
本发明实施例使得辅助量子位与环境之间的强耦合成为可能，同时减少了数据量子位与环境之间的耦合。辅助量子位与数据量子位物理地分离，通过在内插体中形成的超导结构耦合到数据量子位。
该物理分离还允许使用不同的材料和工艺来形成数据量子位芯片和辅助量子位芯片。虽然两种芯片都可以包括多个量子位，但是对数据量子位和辅助量子位的质量要求可能非常不同。对辅助量子位的要求可以基于它们被测量的频率。根据一些实施例，辅助量子位测量周期可以是大约1μs，因此辅助量子位可以具有大于1μs的相干时间，例如大约几微秒。对于这样的量子位的材料要求，不如对用于制造更高质量的量子位(如数据量子位)的要求严格。进一步，可以使用能够改变辅助量子位的频率的制造方法(如光刻)来形成和修改辅助量子位芯片。还可以形成辅助量子位芯片，使得辅助量子位是可调谐的量子位。虽然具有可调谐的量子位可以有助于系统控制，但是形成可调谐的量子位的工艺可能需要破坏耦合到这些量子位上的微波共振器的接地平面。由于磁通噪声敏感性和杂散微波模式的引入，这对于数据量子位可能是不可取的，但对于允许更短相干时间的辅助量子位可能是可接受的。
根据本发明实施例，内插体包括电介质材料，该电介质材料例如是印刷电路板、有机层压板、硅芯片、陶瓷、诸如FR-4的玻璃增强环氧层压板材料、硬胶或聚醚醚酮(PEEK)。
根据本发明实施例，辅助量子位芯片包括耦合到该多个辅助量子位的辅助测量谐振器。辅助测量谐振器被配置用于测量多个辅助量子位。例如，辅助测量谐振器可以是超导微波共面波导谐振器。图3是辅助量子位芯片300的示意图，辅助量子位芯片300包括辅助量子位302和被配置用于测量辅助量子位302的辅助测量谐振器304。辅助测量谐振器304可以将辅助量子位302电容耦合到测量和控制仪器上。图3示出了电容器306，该电容器将辅助测量谐振器304和辅助量子位302电容耦合到具有测量和控制仪器的端口308。
根据本发明实施例，数据量子位芯片包括耦合到该多个数据量子位上的数据测量谐振器。数据测量谐振器可以是例如超导微波谐振器。图4是包括数据量子位402以及被配置用于测量数据量子位402的数据测量谐振器404的数据量子位芯片400的示意图。图4示出了电容器406，该电容器将数据测量谐振器404和数据量子位402电容耦合到用于测量和控制仪器的端口408。
图5是图3的辅助量子位芯片300通过内插体耦合到图4的数据量子位芯片400的示意图。如图5所示，将辅助量子位502和辅助测量谐振器504耦合到测量和控制仪器的电容器500比将数据量子位508和数据测量谐振器510耦合到测量和控制仪器的电容器506大得多。辅助测量谐振器504与读出电子器件之间的强耦合使得能够快速测量辅助量子位502。这对于可能需要每1μs为1的数量级的测量周期的量子纠错是有用的。相反，数据测量谐振器510弱耦合到测量电子器件，因为数据量子位508可以仅在量子算法完成时被读取，而不是每1μs被读取。可以用较长的测量时间来弥补弱耦合。数据量子位508与测量电子器件之间的弱耦合有助于保持数据量子位508的一致性。数据量子位508可以具有例如大于75μs的弛豫和相干时间。数据量子位508可以具有例如100μs的数量级的弛豫和相干时间。
作为图1所示的配置的替代方案，可以将辅助量子位芯片和数据量子位芯片耦合到内插体的同一表面上。图6是耦合到内插体606的同一表面604的辅助量子位芯片600和数据量子位芯片602的示意图。
根据本发明实施例，对于多个数据量子位中的每个数据量子位来说，超导结构使得能够在该数据量子位与多个辅助量子位中的至少两个辅助量子位之间传输量子信息。类似地，对于多个辅助量子位中的每个辅助量子位来说，超导结构可以使得能够在该辅助量子位与多个数据量子位中的至少两个数据量子位之间传输量子信息。量子信息可以从至少两个数据量子位映射到辅助量子位上以允许测量数据量子位的本征状态，这样进行测量不会破坏量子信息。
图7是根据本发明实施例的用于传输用于量子纠错的量子信息的系统700的示意图。辅助量子位芯片704上的辅助量子位702耦合到两个超导结构706、708上。超导结构使得能够在辅助量子位702与两个数据量子位710、712之间传输量子信息。另一个超导结构714使得能够在数据量子位712与第二辅助量子位716之间传输量子信息。尽管图7中仅展示了耦合到另外两个量子位上的两个量子位，但辅助芯片和数据芯片上的每个量子位都可以通过超导结构耦合到另一个芯片上的两个或更多个量子位。例如，诸如表面码的量子纠错码可能要求每个数据量子位耦合到多个辅助量子位，并且每个辅助量子位耦合到多个数据量子位。在表面码的示例中，可以使用CNOT门经由通过超导结构交换的虚拟光子将错误从数据量子位映射到辅助量子位。例如在表面码中，辅助量子位的测量可以给出数据量子位的奇偶校验。由于奇偶校验是贝尔状态的本征值，所以辅助量子位的测量使这些数据量子位中的量子信息稳定。尽管本文讨论了表面码，但是本发明实施例不限于表面码。可以使用其他量子纠错算法。
图8是示出根据本发明实施例的传输量子纠错的量子信息的方法800的流程图。方法800包括提供多个辅助量子位(802)，并且提供与该多个辅助量子位间隔开的多个数据量子位(804)。方法800包括通过超导微波传输线中的虚拟光子将错误从该多个数据量子位映射到该多个辅助量子位(806)。方法800进一步包括测量该多个辅助量子位以检测错误(808)，以及基于检测到的错误执行量子纠错(810)。
根据本发明实施例，测量多个辅助量子位808给出该多个数据量子位的奇偶校验。
图9是根据本发明实施例的量子计算机900的示意图。量子计算机900包括在真空下的制冷系统，该制冷系统包括密封容器902。量子计算机900包括辅助量子比特芯片904，辅助量子比特芯片904容纳在由密闭容器902限定的制冷真空环境内。辅助量子位芯片904包括多个辅助量子位906、908、910。量子计算机900包括数据量子位芯片912，数据量子位芯片容纳在由密闭容器902限定的制冷的真空环境内。数据量子位芯片912与辅助量子位芯片904间隔开，并且包括多个数据量子位914、916、918。量子计算机900包括内插体920，内插体容纳在由容纳容器902限定的制冷真空环境内。内插体920耦合到辅助量子位芯片904和数据量子位芯片912，并且包括介电材料922以及在介电材料922中形成的多个超导结构924、926、928。超导结构924、926、928使得能够在数据量子位芯片912上的多个数据量子位914、916、918与辅助量子位芯片904上的多个辅助量子位906、908、910之间通过虚拟光子传输量子信息用于量子纠错。
根据本发明实施例的量子计算机可以包括多个辅助量子位芯片、数据量子位芯片和内插体。进一步，本发明实施例不限于图9中所示的辅助量子位、数据量子位和超导结构以及焊料凸点的具体数量。
本发明实施例能够使用具有部分嵌入的微波传输线总线谐振器的电介质内插体来传输量子信息。量子信息通过谐振器中的虚拟光子进行传输。虚拟光子的使用确保量子信息不会由于电磁珀塞尔效应或材料的介电损失而损失。通过将量子位芯片分成包括数据量子位(长寿命的、高质量的量子位)的那些以及包括辅助量子位(需要快速测量和控制，并且因此更易受损耗通道的影响)的那些，可以使用超导内插体将错误映射到辅助量子位上。
已经出于说明的目的呈现了本发明的各种实施方式的描述，但该描述并不旨在是详尽的或者限于所公开的实施方式。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对本领域普通技术人员将是显而易见的。这里使用的术语被选择来最好地解释实施例的原理、实际应用或对在市场中找到的技术的技术改进，或者使得本领域普通技术人员能够理解这里公开的实施例。

Claims (20)

1.一种用于传输用于量子纠错的量子信息的系统，包括：
包括多个辅助量子位的辅助量子位芯片；
与所述辅助量子位芯片间隔开的数据量子位芯片，所述数据量子位芯片包括多个数据量子位；和
耦合到所述辅助量子位芯片和所述数据量子位芯片上的内插体，所述内插体包括介电材料以及在所述介电材料中形成的多个超导结构，
其中，所述超导结构使得能够通过虚拟光子在所述数据量子位芯片上的所述多个数据量子位与所述辅助量子位芯片上的所述多个辅助量子位之间传输量子信息用于量子纠错。
2.根据权利要求1所述的用于传输用于量子纠错的量子信息的系统，其中，所述辅助量子位芯片进一步包括耦合到所述多个辅助量子位的辅助测量谐振器，所述辅助测量谐振器被配置用于所述多个辅助量子位的测量。
3.根据权利要求2所述的用于传输用于量子纠错的量子信息的系统，其中，所述数据量子比特芯片进一步包括耦合到所述多个数据量子比特的数据测量谐振器，所述数据测量谐振器被配置用于所述多个数据量子比特的测量。
4.根据权利要求3所述的用于传输用于量子纠错的量子信息的系统，其中，所述辅助测量谐振器与测量电子器件的耦合强于所述数据测量谐振器与所述测量电子器件的耦合。
5.根据权利要求1所述的用于传输用于量子纠错的量子信息的系统，其中，所述内插体包括第一表面和与所述第一表面相反的第二表面，并且
其中，所述辅助量子位芯片耦合到所述内插体的所述第一表面上，并且所述数据量子位芯片耦合到所述内插体的所述第二表面上。
6.根据权利要求1所述的用于传输用于量子纠错的量子信息的系统，其中，所述辅助量子位芯片和所述数据量子位芯片耦合到所述内插体的同一表面。
7.根据权利要求1所述的用于传输用于量子纠错的量子信息的系统，其中，所述多个超导结构中的每个超导结构从所述多个数据量子位中的数据量子位延伸到所述多个辅助量子位中的辅助量子位。
8.根据权利要求1所述的用于传输用于量子纠错的量子信息的系统，其中，所述数据量子位具有第一频率，所述辅助量子位具有第二频率，并且，包括形成在所述内插体中的超导结构的超导谐振器具有第三频率，
其中，所述第三频率与所述第一频率和所述第二频率充分失谐，以防止所述数据量子位和所述辅助量子位之间的实际光子传输。
9.根据权利要求1所述的用于传输用于量子纠错的量子信息的系统，其中，对于所述多个数据量子位中的每个数据量子位，所述超导结构使得能够在该个数据量子位与所述多个辅助量子位中的至少两个辅助量子位之间传输量子信息。
10.根据权利要求1所述的用于传输用于量子纠错的量子信息的系统，其中，对于所述多个辅助量子位中的每个辅助量子位，所述超导结构使得能够在该个辅助量子位与所述多个数据量子位中的至少两个数据量子位之间传输量子信息。
11.根据权利要求1所述的用于传输用于量子纠错的量子信息的系统，其中，所述辅助量子位芯片接合到所述内插体。
12.根据权利要求1所述的用于传输用于量子纠错的量子信息的系统，其中，所述数据量子位芯片被结合到所述中介层。
13.根据权利要求1所述的用于传输用于量子纠错的量子信息的系统，其中，所述多个辅助量子位包括多个频率可调谐的辅助量子位。
14.根据权利要求1所述的用于传输用于量子纠错的量子信息的系统，其中，所述辅助量子位的每个具有大于1μs的弛豫时间和相干时间。
15.根据权利要求1所述的用于传输用于量子纠错的量子信息的系统，其中，所述数据量子位的每个具有大于或等于75μs的弛豫时间和相干时间。
16.一种传输量子纠错的量子信息的方法，包括：
提供多个辅助量子位；
提供与所述多个辅助量子位间隔开的多个数据量子位；
通过超导微波传输线中的虚拟光子从所述多个数据量子位到所述多个辅助量子位的映射错误；
测量所述多个辅助量子位以检测所述错误；和
基于所述检测的错误执行量子纠错。
17.根据权利要求16所述的传输量子纠错的量子信息的方法，其中，所述测量所述多个辅助量子位给出所述多个数据量子位的奇偶校验。
18.一种量子计算机，包括：
真空下的制冷系统，其包括密闭容器；
容纳在由所述容纳容器限定的制冷真空环境內的辅助量子位芯片，所述辅助量子位芯片包括多个辅助量子位；
容纳在由所述容纳容器限定的所述制冷真空环境内的数据量子位芯片，所述数据量子位芯片与所述辅助量子位芯片间隔开并且包括多个数据量子位；和
容纳在由所述容纳容器限定的所述制冷真空环境内的内插体，所述内插体耦合到所述辅助量子位芯片和所述数据量子位芯片上并且包括介电材料和在所述介电材料中形成的多个超导结构，
其中，包括形成在所述内插体中的所述超导结构的超导谐振器使得能够通过虚拟光子在所述数据量子位芯片上的所述多个数据量子位与所述辅助量子位芯片上的所述多个辅助量子位之间传输量子信息用于量子纠错。
19.根据权利要求18所述的量子计算机，其中，所述多个超导结构中的每个超导结构从所述多个数据量子位中的数据量子位延伸到所述多个辅助量子位中的辅助量子位。
20.根据权利要求19所述的量子计算机，其中，所述数据量子位具有第一频率，所述辅助量子位具有第二频率，并且包括形成在所述内插体中的所述超导结构的所述超导谐振器具有第三频率，
其中，所述第三频率与所述第一频率和所述第二频率充分失谐，以防止所述数据量子位和所述辅助量子位之间的实际光子传输。
CN202080037869.7A 2019-06-17 2020-05-21 用于传输用于量子纠错的量子信息的超导内插体 Pending CN113853619A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/443,603 2019-06-17
US16/443,603 US10984335B2 (en) 2019-06-17 2019-06-17 Superconducting interposer for the transmission of quantum information for quantum error correction
PCT/EP2020/064208 WO2020254055A1 (en) 2019-06-17 2020-05-21 Superconducting interposer for the transmission of quantum information for quantum error correction

Publications (1)

Publication Number Publication Date
CN113853619A true CN113853619A (zh) 2021-12-28

Family

ID=70857167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080037869.7A Pending CN113853619A (zh) 2019-06-17 2020-05-21 用于传输用于量子纠错的量子信息的超导内插体

Country Status (12)

Country Link
US (3) US10984335B2 (zh)
EP (1) EP3983958A1 (zh)
JP (1) JP7350884B2 (zh)
KR (1) KR102610843B1 (zh)
CN (1) CN113853619A (zh)
AU (1) AU2020297857B2 (zh)
BR (1) BR112021025662A2 (zh)
CA (1) CA3143363A1 (zh)
IL (1) IL288973B1 (zh)
MX (1) MX2021014836A (zh)
SG (1) SG11202110203UA (zh)
WO (1) WO2020254055A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10984335B2 (en) * 2019-06-17 2021-04-20 International Business Machines Corporation Superconducting interposer for the transmission of quantum information for quantum error correction
US11288587B2 (en) * 2019-06-21 2022-03-29 International Business Machines Corporation Modular, frequency-flexible, superconducting quantum processor architecture
IT201900010797A1 (it) * 2019-07-03 2021-01-03 Univ Bologna Alma Mater Studiorum Procedimento per inviare dati classici in sistemi di elaborazione di informazione quantistica e corrispondente sistema
US20220199507A1 (en) * 2020-12-22 2022-06-23 International Business Machines Corporation Multi-layered packaging for superconducting quantum circuits
CN113592096B (zh) * 2021-08-06 2024-08-13 深圳市行自迩科技有限公司 一种通用量子电路模型与量子逻辑门组
CN115730662B (zh) * 2021-08-26 2024-07-30 清华大学 超导量子信息处理芯片、超导量子处理器及超导量子计算机
US11868850B2 (en) * 2021-11-29 2024-01-09 Red Hat, Inc. Preventing quantum errors using a quantum error correction algorithm trainer (QECAT) table

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648320A (en) 1985-05-31 1997-07-15 Jacobs; Richard L. Method of manufacturing ceramic superconductor circuit board
FR2862151B1 (fr) * 2003-11-07 2007-08-24 Commissariat Energie Atomique Dispositif de reinitialisation d'un dispositif de bit quantique a deux etats d'energie
WO2008086627A1 (en) 2007-01-18 2008-07-24 D-Wave Systems, Inc. Input/output system and devices for use with superconducting devices
US8315678B2 (en) 2007-10-10 2012-11-20 D-Wave Systems Inc. Systems, methods, and apparatus for multilayer superconducting printed circuit boards
US8279022B2 (en) 2008-07-15 2012-10-02 D-Wave Systems Inc. Input/output systems and devices for use with superconducting devices
EP3035852A4 (en) * 2013-08-19 2017-05-17 University of Utah Research Foundation Ultrasound apparatus, system, and method
WO2015178991A2 (en) 2014-02-28 2015-11-26 Rigetti & Co., Inc. Operating a multi-dimensional array of qubit devices
US10031887B2 (en) 2014-09-09 2018-07-24 D-Wave Systems Inc. Systems and methods for improving the performance of a quantum processor via reduced readouts
US9748976B2 (en) 2015-05-22 2017-08-29 Northrop Grumman Systems Corporation Fault tolerant syndrome extraction and decoding in Bacon-Shor quantum error correction
US10248491B1 (en) 2015-05-29 2019-04-02 Rigetti & Co, Inc. Quantum computing in a three-dimensional device lattice
US9524470B1 (en) 2015-06-12 2016-12-20 International Business Machines Corporation Modular array of vertically integrated superconducting qubit devices for scalable quantum computing
EP3380996A4 (en) 2015-11-27 2018-11-14 Qoherence Instruments Corp. Systems, devices, and methods to interact with quantum information stored in spins
US11080614B2 (en) 2016-12-06 2021-08-03 Anametric, Inc. Systems and methods for quantum coherence preservation of qubits
CA3046173C (en) 2016-12-07 2023-09-05 Google Llc Quantum bit multi-state reset
JP6757948B2 (ja) 2017-05-16 2020-09-23 国立研究開発法人産業技術総合研究所 量子ビットデバイス
WO2019004991A1 (en) 2017-06-25 2019-01-03 Intel Corporation ASSEMBLIES OF QUANTUM CALCULATORS
US10256206B2 (en) 2018-03-16 2019-04-09 Intel Corporation Qubit die attachment using preforms
US20190392352A1 (en) * 2018-06-25 2019-12-26 Intel Corporation Adaptive programming of quantum dot qubit devices
US11121239B2 (en) * 2018-08-07 2021-09-14 The Trustees Of Princeton University Spin to photon transducer
WO2020077303A1 (en) * 2018-10-12 2020-04-16 Lucarelli Dennis System and methods for quantum post-selection using logical parity encoding and decoding
US10984335B2 (en) * 2019-06-17 2021-04-20 International Business Machines Corporation Superconducting interposer for the transmission of quantum information for quantum error correction

Also Published As

Publication number Publication date
AU2020297857A1 (en) 2021-10-14
IL288973A (en) 2022-02-01
AU2020297857B2 (en) 2023-08-10
EP3983958A1 (en) 2022-04-20
SG11202110203UA (en) 2021-10-28
US11537929B2 (en) 2022-12-27
BR112021025662A2 (pt) 2022-02-08
JP2022537093A (ja) 2022-08-24
US10984335B2 (en) 2021-04-20
US11875225B2 (en) 2024-01-16
MX2021014836A (es) 2022-01-18
CA3143363A1 (en) 2020-12-24
KR102610843B1 (ko) 2023-12-05
US20200394546A1 (en) 2020-12-17
KR20220002366A (ko) 2022-01-06
WO2020254055A1 (en) 2020-12-24
US20210326740A1 (en) 2021-10-21
US20230055578A1 (en) 2023-02-23
IL288973B1 (en) 2024-09-01
JP7350884B2 (ja) 2023-09-26

Similar Documents

Publication Publication Date Title
CN113853619A (zh) 用于传输用于量子纠错的量子信息的超导内插体
US10380495B2 (en) Quantum information processing system
US11569428B2 (en) Superconducting qubit device packages
US20210342729A1 (en) Modular Quantum Processor Architectures
US10283696B2 (en) Architecture for coupling quantum bits using localized resonators
US20190043822A1 (en) Qubit die attachment using preforms
US8294138B2 (en) Microwave readout for flux-biased qubits
KR20220031998A (ko) 양자 칩, 양자 프로세서, 및 양자 컴퓨터
US20200401924A1 (en) Modular, frequency-flexible, superconducting quantum processor architecture
WO2019004991A1 (en) ASSEMBLIES OF QUANTUM CALCULATORS
US10347605B2 (en) System and method for routing signals in complex quantum systems
CN115298674A (zh) 量子计算系统的全局控制
CN113841167B (zh) 用于量子信息的光学换能的超导内插器
US20220198313A1 (en) Control and readout topology for spin qubits
CN112585626A (zh) 用于量子计算芯片的引线接合串扰减少
WO2023083934A1 (en) Semi-lossy purcell filter
Stevenson et al. Building blocks for a polarimeter-on-a-chip

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination