CN113846310A - 碳化硅膜的共形沉积 - Google Patents

碳化硅膜的共形沉积 Download PDF

Info

Publication number
CN113846310A
CN113846310A CN202110901818.0A CN202110901818A CN113846310A CN 113846310 A CN113846310 A CN 113846310A CN 202110901818 A CN202110901818 A CN 202110901818A CN 113846310 A CN113846310 A CN 113846310A
Authority
CN
China
Prior art keywords
silicon
bonds
oxygen
hydrogen
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110901818.0A
Other languages
English (en)
Inventor
巴德里·N·瓦拉达拉简
龚波
桂哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novellus Systems Inc
Original Assignee
Novellus Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/616,435 external-priority patent/US10325773B2/en
Application filed by Novellus Systems Inc filed Critical Novellus Systems Inc
Publication of CN113846310A publication Critical patent/CN113846310A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Analytical Chemistry (AREA)

Abstract

本发明涉及碳化硅膜的共形沉积。本发明公开了用于提供碳化硅膜的方法和系统。碳化硅层可以是在采用一种或多种具有一个或多个硅‑氢键和/或硅‑硅键的含硅前体的工艺条件下提供的。所述含硅前体还可以具有一个或多个硅‑氧键和/或硅‑碳键。处于基本上低能量状态的一种或多种自由基物质可与含硅前体反应以形成碳化硅膜。所述一种或多种自由基物质可在远程等离子体源中形成。

Description

碳化硅膜的共形沉积
本申请是申请号为201610084166.5，申请日为2016年2月6日，申请人为诺发系统公司，发明创造名称为“碳化硅膜的共形沉积”的发明专利申请的分案申请。
技术领域
本发明一般涉及碳化硅膜的形成，尤其涉及碳化硅膜的共形沉积。
背景技术
碳化硅(SiC)类薄膜具有独特的物理、化学和机械性能，并被用于各种应用，特别是集成电路应用中。碳化硅薄膜的种类包括经氧掺杂的碳化硅(也称为碳氧化硅(SiOC))、经氮掺杂的碳化硅(也称为碳氮化硅(SiNC))、经氧和氮掺杂的碳化硅(也称为氧氮化硅(SiONC))、以及无掺杂的碳化硅。
发明内容
本发明提供了用于制备碳化硅的方法和系统。基本上共形的碳化硅层可使用采用具有一个或多个硅-氢键和/或硅-硅键的含硅前体的工艺来提供。含硅前体还可具有一个或多个硅-氧键、硅-氮键、和/或硅-碳键。可通过破坏一个或多个硅-氢键(例如从前体剥离氢原子)或者破坏一个或多个硅-硅键(如果存在于前体中的话)，同时维持前体中的硅-氧键、硅-氮键、和/或硅-碳键中的一者或多者，而将前体制成活性的。所得的膜可包含一个或多个硅-氧键和/或硅-碳键。前体可通过将其转化为其中提取了氢原子或其他原子的自由基或其它活性物质而被转换成活性的但基本上完整的形式。氢原子或其它原子可通过例如将前体暴露于自由基物质来进行提取。在某些实施方案中，处于基本上低能量状态的一种或多种自由基物质可与一种或多种含硅前体反应以形成碳化硅。所述一种或多种自由基物质可以在远程等离子源中形成。碳化硅可以在各种应用中被使用，包括但不限于用作衬里、间隔片、蚀刻停止、铜扩散阻挡层、孔密封剂和超低k的电介质层。
本发明的某些方面涉及一种在衬底上沉积碳化硅膜的方法，该方法的特征在于，包括以下操作：(a)提供所述衬底到反应室；(b)提供含硅前体到所述衬底，其中所述含硅前体具有(i)一个或多个硅-氢键和/或硅-硅键，(ii)不具有碳-氧键；以及(iii)不具有碳-氮键；以及(c)从源气体引入处于基本上低能量状态的一种或多种自由基物质以与所述含硅前体反应，以在破坏所述含硅前体的硅-氢键或硅-硅键但基本维持所述含硅前体的硅-碳键的条件下在所述衬底上形成所述碳化硅膜。作为实例，所述碳化硅膜包括经氧掺杂的碳化硅、经氮掺杂的碳化硅、或无掺杂的碳化硅。
在一些情况下，所述含硅前体不具有烷氧基(-C-O-R)，其中R是有机部分，并且不具有胺基(-C-NR1R2)，其中R1和R2各自独立地为氢或有机部分。在某些实施方式中，在(b)和(c)期间，不提供包含碳-氧键或碳-氮键的化合物给所述衬底。此外，在某些实施方式中，所述碳化硅膜是在不执行原子层沉积的情况下形成的。
在某些实施方式中，所述含硅前体为环状硅氧烷，如六甲基环四硅氧烷和四甲基环四硅氧烷。在某些实施方式中，所述含硅前体为线性硅氧烷，如二硅氧烷和三硅氧烷。在某些实施方式中，所述含硅前体为烷基硅烷，如二硅烷或三硅烷。在某些实施方式中，所述含硅前体为硅氮烷。
在某些实施方式中，所述自由基物质为氢自由基、氧自由基、和/或氮自由基。在某些实施方式中，引入所述一种或多种自由基物质包括将所述源气体暴露于远程等离子体，所述远程等离子体可由射频功率源或微波功率源生产。
在某些实施方式中，在所述碳化硅膜中的所述硅-氧键或硅-氮键与硅-碳键的比率是介于约3：1和约0.5：1之间。在一些情况下，在所述衬底上的所述碳化硅膜具有至少约90％的共形率。在一些应用中，所述衬底包括具有栅极电极的晶体管，所述方法还包括在所述栅极电极的一个或多个侧壁上形成所述碳化硅膜。在一些应用中，所述碳化硅膜包括超低k的电介质薄膜。
本公开的某些方面涉及一种用于在衬底上沉积碳化硅膜的装置，该装置的特征可以在于，包括：反应室，其配置成在碳化硅膜沉积期间保持所述衬底；等离子体室，其耦合到所述反应室并且配置成在所述反应室的外侧生成等离子体；两个或更多个气体入口，其耦合到所述反应室；以及控制器。所述控制器可以包括用于执行以下操作的指令：(a)使含硅前体通过所述气体入口中的一个进入所述反应室，其中所述含硅前体具有(i)一个或多个硅-氢键和/或硅-硅键，(ii)不具有碳-氧键；以及(iii)不具有碳-氮键；(b)从所述等离子体室中的等离子体提供处于基本上低能量状态的一种或多种自由基物质；以及(c)使所述一种或多种自由基物质通过所述气体入口中的另一个流入到所述反应室来与所述含硅前体反应，以在所述衬底上形成所述碳化硅膜。
在一些设计中，该装置具有在所述反应室和所述等离子体室之间的介于约1cm和约30cm之间的距离。在不同实现方式中，所述等离子体室包括射频功率源或微波功率源。
在某些实施方式中，所述控制器还包括用于在(a)到(c)期间不提供包含碳-氧键或碳-氮键的化合物的指令。在某些实施方式中，所述控制器指令不包括用于利用原子层沉积来沉积所述碳化硅膜的指令。
在某些实现方式中，所述含硅前体不具有烷氧基(-C-O-R)，其中R是有机部分，并且不具有胺基(-C-NR1R2)，其中R1和R2各自独立地为氢或有机部分。在一些应用中，所述含硅前体为硅氧烷。在某些实现方式中，所述含硅前体为烷基硅烷。在某些实现方式中，所述含硅前体为硅氮烷。
在一些装置中，所述一种或多种自由基物质是由选自由氢、氮和氨构成的组中的气体生成的。作为一个实例，所述自由基物质为氢原子。在一些应用中，在所述碳化硅膜中的硅-氧键或硅-氮键与硅-碳键的比率是介于约3:1和约0.5:1之间。在一些应用中，所述碳化硅膜是超低k的电介质薄膜。
在一些实施方式中，所述控制器被配置成将所述反应室维持在介于约250℃和约400℃之间的温度。在一些实施方式中，所述控制器被配置成将所述反应室维持在介于约0.2托和约40托之间的压强。
这些和其它实施方式将参考附图在下面进一步进行描述。
附图说明
图1A示出了在衬底上沉积的SiC膜的一个实例的横截面。
图1B示出了在晶体管的栅极电极结构的侧壁上的SiC垂直结构。
图1C示出了在空气间隙型的金属化层中铜线的暴露的侧壁上的SiC垂直结构。
图1D示出了用于多孔介质材料的SiC孔密封剂。
图2示出了代表性的笼形硅烷前体的实施例。
图3示出了具有远程等离子体源的处理装置的示意图。
图4呈现了比较具有经氧掺杂的碳化硅的特征的两个显微照片，该经氧掺杂的碳化硅是在相似的条件下但使用两种不同前体产生的，其中一种前体含有烷氧基，而另一种不含烷氧基。
具体实施方式
下面的公开呈现了各种细节来帮助解释相关的概念，其可以在没有这些细节中的一些或全部的情况下实施。虽然一些概念将结合具体实施方式进行描述，但应当理解，这些实施方式并不旨在进行限制。在一些情况下，公知的工艺操作、结构和其他特征不进行详细描述，以便促进理解所描述的概念。
在本申请中，术语“半导体晶片”、“晶片”、“衬底”、“晶片衬底”和“部分制造的集成电路”可互换使用。一个本领域的普通技术人员将理解的是，术语“部分制造的集成电路”可以指在其上面进行的集成电路制造的许多阶段中的任意阶段期间的硅晶片。在半导体器件工业中使用的晶片或衬底典型地具有200毫米或300毫米或450毫米的直径。下面的详细描述假设本发明是在晶片上实现。然而，本发明并不受此限制。工件可以是各种形状、尺寸和材料。除了半导体晶片外，可利用本发明优点的其它工件还包括各种物品，如印刷电路板、磁记录介质、磁记录传感器、镜、光学元件、微型机械装置等。
引言
半导体设备的制造通常涉及在集成电路制造工艺中在衬底上沉积一个或多个薄膜。在制造工艺的一些方面中，如SiC、SiON、SiONC和SiCN之类的薄膜类型是使用原子层沉积(ALD)、化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)或任何其他合适的沉积方法进行沉积。如本文所用，术语“碳化硅”包括经掺杂的硅碳化物，如经氧掺杂的碳化硅、经氮掺杂的碳化硅、以及经氮和氧掺杂的碳化硅。经掺杂的碳化硅可具有广范围的掺杂浓度。对于多数而言，经掺杂的碳化硅具有至多约50％原子的掺杂原子，其中这些原子是氧、氮或另一种元素的原子。掺杂水平提供了所需的膜性能。在一个实例中，工艺可以制造具有约10-15％原子的碳和大约40％原子的氧的SiOC膜。在另一实例中，SiOC膜含有约30-35％原子的碳和大约25-30％原子的氧。当然，碳化硅膜的电性能将不同。通常情况下，为了良好的电性能，碳含量是比较低的。
用于沉积SiC的前体分子包括具有硅-氢(Si-H)键和/或硅-硅(Si-Si)键、以及硅-碳(Si-C)键的含硅分子。用于沉积SiOC的前体分子包括具有硅-氢(Si-H)键和/或硅-硅(Si-Si)键、以及硅-氧(Si-O)键、和/或硅-碳(Si-C)键的含硅分子。用于沉积SiNC的前体分子包括具有硅-氢(Si-H)键和/或硅-硅(Si-Si)键，以及硅-氮(Si-N)键，和/或硅-碳(Si-C)键的含硅分子。用于沉积SiONC的前体分子包括具有硅-氢(Si-H)键、和/或硅-硅(Si-Si)键、以及硅-氮(Si-N)键、硅-氧(Si-O)键，和/或硅-碳(为Si-C)键的含硅分子。当前的PECVD工艺可使用原位等离子体处理，在原位等离子体处理中，等离子体被直接提供到所处理衬底的附近。
已经发现，沉积高品质的碳化硅薄膜会具有一些挑战，例如提供具有以下特性的膜：良好的台阶覆盖、低介电常数、高击穿电压、低漏电流、高孔隙率、和/或覆盖在暴露的金属表面上而不氧化金属表面。
虽然本发明不受任何特定理论的限制，但相信，在典型PECVD工艺中的等离子体条件以产生不良影响的方式将含硅前体分子分成片段。例如，PECVD可破坏在前体分子中的Si-O和/或Si-C键，以产生高活性自由基或具有高粘附系数的其他片段类型。片段和所得的碳化硅膜可以包括具有“悬挂”的键的硅、碳、和/或氧原子，意思是硅、碳和/或氧原子具有活跃的不成对的价电子。前体分子和它们片段的高粘附系数会沉积具有不良台阶覆盖的碳化硅膜，因为活性前体片段可不成比例地粘附到凹入特征的侧壁的上部区域和其他结构中。
悬挂键可在所沉积的SiOC或SiONC膜中产生硅醇基(Si-OH)。其结果是，该膜可能具有不利的高介电常数。膜质量也可能受到影响，因为直接等离子体条件倾向于将碳从沉积膜中提出。
此外，悬空键可造成在沉积的碳化硅膜中硅-氢键(Si-H)增多。毁坏的Si-C键可以在直接等离子体沉积条件下用Si-H替换。碳化硅膜中的Si-H键的存在可产生具有不良电性能的薄膜。例如，Si-H键的存在可降低击穿电压，并可以增加漏电流，因为Si-H键为电子提供了泄漏路径。
另外，悬挂键可导致碳化硅膜中不受控制的化学结构或形态结构。在某些情况下，这样的结构是具有低孔隙率或无孔的致密细丝，使得膜具有不能接受的高介电常数。无孔隙率可能是直接等离子体条件破坏了在环硅氧烷中的Si-C和/或Si-O键的结果，否则将会在超低k介电材料中提供孔隙率。
有时在PECVD中使用直接等离子体条件可导致沉积中的方向性，因为击穿前体分子的能量可以是在表面产生大量离子轰击的低频。定向沉积也可导致具有不良台阶覆盖的碳化硅膜的沉积。直接等离子体是这样的等离子体：在其中，等离子体(适当浓度的电子和正离子)在沉积期间驻留在靠近衬底表面，有时仅通过等离子体鞘与衬底表面分离。
典型的PECVD工艺有时不适于在暴露的铜或其它金属表面上沉积碳化硅膜，因为这种工艺可氧化金属。在PECVD工艺中可使用氧化剂，如氧气(O2)、臭氧(O3)、二氧化碳(CO2)、或其他氧化物质以形成经氧掺杂的碳化硅(如SiOC)。
沉积期间衬底表面的环境
图1A示出了生成的具有在衬底上沉积的碳化硅膜的结构的横截面。膜101可以在邻近衬底100处产生相对温和的环境的工艺条件下形成。衬底100可以是任意晶片、半导体晶片、部分制造的集成电路、印刷电路板、显示屏、或其他适当的工件。用于沉积碳化硅膜101的工艺可包括具有一个或多个Si-H键和/或一个或多个Si-Si键并伴有其它键，例如硅-碳键、硅-氧键、和/或硅-氮键的一种或多种含硅前体，具体取决于要生成的掺杂结构的类型。在某些实施方式中，前体不包括氧-碳键或氮-碳键。作为一个实例，前体不包含烷氧基或胺基。
采用碳化硅膜的某些应用在图1B-1D中被示出。在一些实施方式中，含硅前体可以包括含硅-氧前体、含硅-氮前体、和/或含硅-碳前体。含硅-氧前体可包括一个或多个Si-O键，含硅-氮前体可包括一个或多个Si-N键，含硅-碳前体可包括一个或多个Si-C键。在一些实施方式中，例如，含硅前体可包括具有Si-O和Si-C键或Si-N和Si-C键的单一反应物A。在一些实施方式中，含硅前体可以包括具有Si-O键或Si-N键的反应物B、以及具有Si-C键的反应物C。应该理解的是，可以在本发明的范围内使用任何数量的合适的反应物。示例性的含硅前体的化学结构将在下面进一步详细讨论。
含硅前体包括一个或多个Si-H键和/或一个或多个Si-Si键。在沉积工艺中，Si-H键及/或Si-Si键被破坏，并作为活性位点，以用于在沉积的碳化硅膜101中的含硅前体之间形成键。被破坏的键也可以作为位点，以用于在沉积期间或之后所进行的热加工处理中的交联。在活性部位键合与交联可以共同形成所得碳化硅膜101中的一级主链或基体。
在一些实施方式中，工艺条件可基本上维持所沉积的碳化硅膜101层中的Si-C键、以及假如存在的Si-O和Si-N键。因此，邻近衬底100的反应条件提供用于破坏Si-H和/或Si-Si键，例如，从破坏的Si-H键中提取氢，但该反应条件并不提供用于从Si-O键提取氧、从Si-N键提取氮、或者从Si-C键提取碳。通常，所描述的反应条件存在于工件的暴露面(碳化硅膜沉积所在的面)。它们还可存在于工件上方的一定距离处，例如，在工件上方的约0.5微米至约150毫米处。实际上，前体的活化可在工件上方的相当远的距离处以气相形式发生。通常，相关的反应条件在衬底的整个暴露面上会是均匀的或基本均匀的，但某些应用可允许一些变化。
除了含硅前体，工件附近的环境可包括一种或多种自由基物质，优选处于基本上低能量状态的自由基物质。这些物质的实例包括氢原子自由基。在一些实施方式中，氢原子自由基中的所有的、基本上所有的、或相当大的部分会处于基态(ground state)，例如，在工件附近的至少约90％或95％的氢原子自由基处于基态。在某些实施方式中，氢是在载体(如氦)中提供。作为一个例子，氢气可在氦载体中以约1-10％的浓度的氢进行提供。选择压强、载气(如氦)的比例和其他工艺条件，以使氢原子作为处于未经重组的低能量状态的自由基来接触衬底。
如别处所解释的，氢气可被供给到远程等离子源以产生氢自由基。该氢自由基一旦产生，就可处于激发能量状态下。例如，处于激发能量状态的氢可具有至少10.2eV(第一激发状态)的能量。激发的氢自由基可以导致含硅前体的非选择性分解。例如，处于激发状态的氢自由基可轻易地破坏Si-H键、Si-Si键、Si-N键、Si-O键和Si-C键，这可改变碳化硅膜的组成或物理特性或电气特性。在一些实施方式中，当激发的氢自由基失去其能量或缓释(relax)时，该激发的氢自由基可以成为基本上低能量状态的氢自由基或基态的氢自由基。处于基本上低能量状态或基态的氢自由基能够选择性地破坏Si-H键和Si-Si键，而通常保留Si-O键、Si-N键和Si-C键。在一些实施方式中，可提供工艺条件，使得激发的氢自由基失去能量或缓释以形成基本上低能量状态或基态的氢自由基。例如，远程等离子体源或相关联的组件可以被设计成为使得从远程等离子体源扩散到衬底的氢自由的驻留时间大于激发的氢自由基的能量缓释时间(energetic relaxation time)。激发的氢自由基的能量缓释时间可以是约等于或小于1×10-3秒。
氢原子自由基的相当大的部分处于基态的状态可通过各种技术来实现。如下面所述，一些装置被设计成实现这种状态。可以测试和调整装置特征和工艺控制特征以产生温和状态，在该温和状下氢原子自由基中的相当大的部分是处于基态。例如，装置可以针对等离子体源下游(即，衬底附近)的带电粒子来进行操作和测试。该工艺和装置可以进行调节，直到衬底附近基本上不存在任何带电物质。此外，装置和工艺的特征可以被调节成一种配置，在该配置中这些装置和工艺开始从标准前体(例如三甲基硅烷)生产高品质的碳化硅膜。选择支持这种膜沉积的相对温和的条件。
自由基物质的其它实例包括：含氧物质，如元素氧自由基(原子或双原子)；含氮物质，如元素氮自由基(原子或双原子)；和含N-H自由基，如氨自由基，其中氮被任选地掺入膜。上述自由基物质可以由包括含氢物质、含氮物质、含N-H物质、或它们的混合物的气体来制备。在一些实施方式中，所沉积的膜的所有原子是基本上由前体分子提供。在这种情况下，用于驱动沉积反应的低能量的自由基可以完全是氢或其它基本上不对沉积层的质量作出贡献的物质。在一些实施方式中，如在下面进一步详细讨论的，自由基物质可以通过远程等离子体源产生。在一些实施方式中，更高能量状态的自由基或甚至离子都可以潜在地存在于晶片平面附近。
在一些实施方式中，工艺条件使用处于基本上低能量状态的自由基物质，该低能量状态足以破坏Si-H键和/或Si-Si键，同时基本上保持Si-O键、Si-N键和Si-C键。这样的工艺条件可能不具有大量的处于高能量状态(如基态之上的状态)的离子、电子、或自由基物质。在一些实施方式中，在邻近膜的区域内离子浓度不超过约107/cm3。大量离子或高能量自由基的存在可趋向于破坏Si-O键、Si-N键和Si-C键，这可能产生具有非理想的电特性(例如，高介电常数和/或低击穿电压)以及低质的共形性的膜。相信，过度活性的环境产生具有高粘附系数(表示以化学或物理方式粘附到工件侧壁的倾向性)的活性前体片段，从而导致共形性差。
在邻近衬底100的环境下，含硅前体通常用其它物质(特别是载气)输送。在一些实现方式中，含硅前体是与自由基物质和其它物质(包括其它活性物质和/或载气)一起出现的。在一些实施方式中，含硅前体可以被作为混合物引入。在沉积反应表面的上游，该含硅前体可与惰性载气混合。惰性载气的实例包括但不限于氩(Ar)和氦(He)。此外，含硅前体可以被引入具有主要和次要物质的混合物中，含有一些元素或结构特征(例如，环形结构，笼形结构，不饱和键等)的次要物质以相对低的浓度呈现在碳化硅膜101中。多种前体可以等摩尔或相对类似的比例呈现，以适于形成在所得到的碳化硅膜101中的一级主链或基质。在其他实施方式中，不同前体的相对量是显著偏离等摩尔浓度(equimolarity)的。
在一些实施方式中，一种或多种含硅前体基本上提供了所沉积的碳化硅膜的所有质量，其中少量的氢或来自远程等离子体的其他元素提供了膜质量中的小于约5％的原子或小于约2％的原子。在一些实施方式中，只有自由基物质和一种或多种含硅前体对所沉积的碳化硅膜的组分作出贡献。在其他实施方式中，沉积反应包括其它共反应物而非一种或多种含硅前体和自由基物质。这样的共反应物的实例包括二氧化碳(CO2)、一氧化碳(CO)、水(H2O)、甲醇(CH3OH)、氧(O2)、臭氧(O3)、氮(N2)、氧化亚氮(N2O)、氨(NH3)、甲烷(CH4)、乙烷(C2H6)、乙炔(C2H2)、乙烯(C2H4)、乙硼烷、以及它们的组合。这样的材料可被用作氮化剂、氧化剂、还原剂等等。在一些情况下，它们可通过除去与含硅前体一起提供的碳中的一部分来用于调节所沉积的膜中的碳量。在采用非氢共反应物的一些实施方式中，共反应物通过与含硅前体相同的流动路径被引入到反应器；例如，包括喷头的路径，一般不直接暴露到等离子体。在一些实施方式中，氧和/或二氧化碳与前体一起被引入，以通过在沉积期间从膜或前体中除去碳来改变碳化硅膜的组分。在采用非氢共反应物的一些实施方式中，共反应物经由与氢相同的流动路径被引入反应器，以使得共反应物至少部分地转化成自由基和/或离子。在这样的实施方式中，氢自由基和共反应物自由基都与一种或多种含硅前体反应，以产生沉积的碳化硅膜。
在使用了共反应物并且共反应物与待转换为自由基(例如，氢)的物质一起被引入到室的某些实施方式中，共反应物以比反应器中的包括自由基源(如氢)、任一种或多种载气(如氦)在内的其他气体相对少的量被提供到反应器中。例如，共反应物可以以约0.05％或更少的质量比或约0.01％或更少的质量比或约0.001％或更少的质量比存在于在工艺气体中。例如，反应物混合物(其进入到等离子体源中)可以是约10L/m的He、约200-500sccm的H2以及约1-5sccm的氧。当共反应物与含硅前体一起(例如，通过喷头)被引入到室时，共反应物可以呈现出较高的浓度；例如约2％或更少、或约0.1％或更少。当共反应物是相对较弱的反应物(例如，弱氧化剂，如二氧化碳)时，其可以呈现出甚至更高的浓度，例如约10％或10％以下、或约4％或4％以下。
邻近衬底100的环境中的温度可以是促进沉积反应的任何合适的温度，但有时受限于含有碳化硅膜101的设备的应用。在碳化硅膜101的沉积期间，邻近衬底100的环境中的温度可以在很大程度上通过在上面支撑有衬底100的基座的温度控制。在一些实施方式中，操作温度可以是介于约50℃和约500℃之间。例如，在许多集成电路应用中操作温度可以是介于约200℃和约400℃之间。在一些实施方式中，提高温度可以导致衬底表面上的交联增加。
在邻近衬底100的环境中的压强可以是用于在处理室中生成活性自由基的任何合适的压强。在一些实施方式中，压强可为约35托或更低。例如，如在采用微波生成等离子体的实施方式中，压强可以是介于约10托和约20托之间。在其它实例中，如在采用射频(RF)生成等离子体的实施方式中，压强可以是小于约10托、或介于约0.2托和约8托之间。
图1B-1D示出了在多种应用中含有碳化硅膜的结构的横截面。图1B示出了在晶体管的栅极电极结构的侧壁上的碳化硅垂直结构。图1C示出了在空气间隙型的金属化层中暴露的铜线侧壁上的碳化硅垂直结构。图1D示出了针对多孔介质材料的碳化硅孔密封剂。这些应用中的每一个将在下面进一步详细讨论。
前体的化学结构
如所讨论的，在形成碳化硅膜中采用的前体可以包括含硅前体，其中该含硅前体中的至少一些具有至少一个Si-H键和/或至少一个Si-Si键。在某些实施方式中，含硅前体在每个硅原子上具有至多一个氢原子。因此，例如，具有一个硅原子的前体具有键合到该硅原子的至多一个氢原子；具有两个硅原子的前体具有键合到一个硅原子的一个氢原子和任选地键合到第二硅原子的另一个氢原子；具有三个硅原子的前体具有键合到一个硅原子的至少一个氢原子和任选地键合到其余一个或两个硅原子的一个或两个以上的氢原子，等等。此外，含硅前体可以包括至少一个Si-O键、至少一个Si-N键、和/或至少一个Si-C键。虽然在形成碳化硅膜期间可以使用任意数量的适当的前体，但该前体中的至少一些将包括具有至少一个Si-H键或Si-Si键的含硅前体和任选地至少一个Si-O键、Si-N键、和/或Si-C键。在各种实施方式中，一个或多个含硅前体不包含O-C或N-C键；例如，一个或多个前体不包含烷氧基(-O-R)，其中R是有机基团，如烃基或胺(-NR1R2)基团，其中R1和R2各自独立地为氢或有机基团。相信，这样的基团可赋予高粘附系数给它们所在的前体或片段。在某些实施方式中，在碳化硅形成期间被输送到衬底的前体或其它化合物不含有烷氧基或胺基。
在某些实施方式中，针对碳化硅膜提供的碳中的至少一些是由含硅前体上的一个或更多烃部分提供。这些部分可以是选自烷基、烯基、炔基、芳基等。在某些实施方式中，烃基具有单个碳原子以最小化在沉积期间Si-H和/或Si-Si键的断裂反应的空间位阻。然而，前体不限于单碳基团；可以使用较多数量的碳原子，如2个、3个、4个、5个或6个碳原子。在某些实施方式中，烃基是线性的。在某些实施方式中，烃基是环状的。
在一些实施方式中，含硅前体为三种或更多种化学种类中的一种，其中任何一个可以单独作为唯一的前体单独存在或以与其它类型的前体组合的形式存在。应该理解的是，也可以采用含硅前体的其它化学种类，含硅前体不限于下文所讨论的化学种类。
第一，含硅前体可以是硅氧烷。在一些实施方式中，硅氧烷可以是环状的。环状硅氧烷可包括环四硅氧烷，如2,4,6,8-四甲基环四硅氧烷(TMCTS)和六甲基环四硅氧烷(HMCTS)。其它环状硅氧烷还可以包括但不限于环三硅氧烷和环戊硅氧烷。使用环状硅氧烷的实施方式是可以引入孔隙到碳化硅膜的环状结构，其中孔的尺寸对应于环的半径。例如，环四硅氧烷环可具有约6.7埃的半径。
在一些实施方式中，硅氧烷可具有三维或笼形结构。图2示出了笼形硅氧烷前体的代表性实例。笼形硅氧烷具有经由氧原子彼此桥连的硅原子，以形成多面体或任何3-D结构。笼形硅氧烷前体分子的实例是倍半硅氧烷。笼形硅氧烷结构在Cleemput等人的共同拥有的美国专利No.6576345中被进一步详细描述，该专利通过引用被并入本文以用于所有目的。类似于环状硅氧烷，笼形硅氧烷可以引入孔隙到碳化硅膜。在一些实施方式中，孔隙大小为介孔。
在一些实施方式中，硅氧烷可以是线性的。合适的线性硅氧烷的实例包括但不限于：二硅氧烷，如五甲基二硅氧烷(PMDSO)和四甲基二硅氧烷(TMDSO)；以及三硅氧烷，如六甲基三硅氧烷、七甲基三硅氧烷。
第二，含硅前体可以是烷基硅烷或其它的经烃基取代硅烷。所述烷基硅烷包括中心硅原子，具有键合到该中心硅原子的一个或多个烷基以及键合到该中心硅原子的一个或多个氢原子。在某些实施方式中，烷基中的任何一个或多个包含1至5个碳原子。所述烃基可以是饱和的或不饱和的(例如，烯烃(如乙烯)，炔烃和芳香基)。实例包括但不限于三甲基硅烷(3MS)、三乙基硅烷、五甲基二硅甲烷((CH3)2Si-CH2-Si(CH3)3)、和二甲基硅烷(2MS)。
此外，可以用二硅烷、三硅烷或其它更高级的硅烷代替甲硅烷。在一些实施方式中，硅原子中的一个可具有连接到它的含碳基团或烃基，并且硅原子中的一个可具有连接到它的氢原子。
第三，含硅前体可以是含氮化合物，如硅-氮氢化物(例如，硅氮烷)。通常，这样的化合物包含碳，但只键合到硅原子，而不键合到氮原子。在某些实施方式中，含氮化合物不具有任何碳-氮键。在某些实施方式中，含氮化合物不具有任何胺部分(-C-NR1R2)，其中R1和R2是相同或不同的基团，例如氢原子和烃基(如烷基、烯基或炔基)。合适的硅-氮前体的实例包括各种硅氮烷，如含有键合到一个或多个硅原子的一个或多个烃部分和键合到一个或多个硅原子的一个或多个氢原子的环状和线性硅氮烷。硅氮烷的例子包括经甲基取代的二硅氮烷和三硅氮烷，如四甲基二硅氮烷和六甲基三硅氮烷。
在沉积碳化硅期间，多种含硅前体可存在于处理气中。例如，硅氧烷和烷基硅烷可以一起使用，或硅氧烷和二硅氮烷可以一起使用。各个前体的相对比例可以基于所选择的前体的化学结构和所得的碳化硅膜的应用进行选择。例如，如下面更详细地讨论的，硅氧烷量的摩尔百分比可以大于硅烷量的摩尔百分比，以产生多孔膜。
为了沉积经氧掺杂的碳化硅(SiOC)膜，合适前体的实例包括环硅氧烷，如环四硅氧烷，例如七甲基环四硅氧烷(HMCTS)和四甲基环四硅氧烷。其它环状硅氧烷还可以包括但不限于环三硅氧烷和环戊硅氧烷。为了沉积经氧掺杂的碳化硅膜，合适前体的其它实例包括线性硅氧烷，例如，但不限于二硅氧烷，如五甲基二硅氧烷(PMDSO)、四甲基二硅氧烷(TMDSO)、六甲基三硅氧烷和七甲基三硅氧烷。
对于未掺杂的碳化硅，合适前体的实例包括用含有例如1-5个碳原子的一个或多个烷基、烯烃和/或炔基取代的甲硅烷。实例包括但不限于三甲基硅烷(3MS)、二甲基硅烷(2MS)、三乙基硅烷(TES)和五甲基二硅甲烷。
此外，二硅烷、三硅烷或其它更高级的硅烷可以代替甲硅烷使用。来自烷基硅烷类的一个这样的乙硅烷的实例是六甲基二硅烷(HMDS)。来自烷基硅烷类的二硅烷的另一个例子可包括五甲基二硅烷(PMDS)。
其他类型的烷基硅烷可包括烷基碳硅烷，其可以具有分支式聚合结构，该结构具有键合到硅原子的的碳以及键合到硅原子的烷基。实例包括二甲基三甲基硅烷基甲烷(DTMSM)和双-二甲基硅烷基乙烷(BDMSE)。
为了沉积经氮掺杂的碳化硅(SINC)膜，合适前体的实例包括例如烷基二硅氮烷和包括分别键合到一个或多个硅原子的氨基(-NH2)和烷基的可能的化合物。烷基二硅氮烷包括键合到两个硅原子的硅氮烷和烷基。一个实施例包括1,1,3,3-四甲基二硅氮烷(TMDSN)。
如所解释的，含硅的前体被选择以提供高度保形的碳化硅膜。相信，具有低粘附系数的含硅前体能够生成高度保形的膜。“粘附系数”是用于描述在相同时间段内吸附到/粘附到该表面的吸附物质(例如，片段或分子)的数量与撞击表面的物质总数相比的比率的术语。符号Sc有时用来指粘附系数。Sc的值是介于0(意味着没有任何物质粘附)和1(意味着所有的撞击物质粘附)。多种因素影响粘附系数，包括撞击物质的类型、表面温度、表面覆盖率、表面的结构细节、以及撞击物质的动能。某些物质本性比其它更有“粘附性”，使得每次物质撞击表面时它们更可能吸附到表面。这些更有粘附性的物质具有更大的粘附系数(所有其它因素相同)，并且与具有较低粘附系数的较不粘附的粘性物质相比更可能吸附在凹入特征的入口附近。在一些情况下，前体的粘附系数(在相关的沉积条件下)可为约0.05或更小，例如约0.001或更小。
所沉积的膜的结构和性质
所沉积的膜将包括硅、碳，以及在某些情况下包括氧、氮和/或一种或多种其它元素。在一些实施方式中，硅的原子浓度是介于约15％和45％(或约25％到40％)之间，碳的原子浓度是介于约10％和50％之间，氧的原子浓度是介于约0％和45％之间，氮的原子浓度是介于约0％和45％。在一个实例中，硅的原子浓度为约30％，氧的原子浓度为约25％，碳的原子浓度为约45％。在另一实例中，硅的原子浓度为约30％，氧的原子浓度为约45％，碳的原子浓度是约25％。在另一个实例中，膜含有约10-15％的碳和约30-40％的氧，两者均是基于原子数计算的。在所有情况下，膜含有一些氢。应该理解的是，相对原子浓度可以根据前体的选择而变化。硅原子将与碳形成键以及任选地与氮和/或氧原子形成键。在一些实施方式中，所沉积的膜含有的Si-O键比Si-C键多。这可以提供具有较低介电常数的相对多孔的膜。在一些实例中，所沉积的膜含有的Si-O键与Si-C键之比为介于约0.5：1和3：1之间。在一些实施方式中，所沉积的膜含有的Si-N键比Si-C键多。在一些实例中，所沉积的膜含有的Si-N键与Si-C键之比为介于约0.5：1和3：1之间。在某些实施方式中，膜密度是介于约2和2.7g/cm3之间。
在一些实施方式中，在所沉积的膜中保持前体的内部结构。这种结构可以在该前体中保留Si-C键、和Si-O键和/或Si-N键(如果存在的话)中的全部或大部分，同时通过存在于前体分子的Si-H键和/或Si-Si键所在位置的键和/或通过生长表面上的附加的缩合反应(如果提供了足够的热能)来链接或交联个别的前体部分。
本文前面描述的工艺条件能提供高度保形的膜结构。相对温和的工艺条件可以最小化衬底表面处的离子轰击程度，以使沉积缺乏方向性。此外，相对温和的工艺条件可减少具有高粘附系数的自由基的数量，具有高粘附系数的自由基会具有粘附到先前沉积的层或膜的侧壁的倾向。在某些实施方式中，对于约2：1到10：1的深宽比，碳化硅膜可以以介于约25％和100％之间、更典型地介于约50％和100％之间以及甚至更典型地介于约80％和100％之间的共形率进行沉积。共形率可以通过在特征的底部、侧壁或顶部的沉积膜的平均厚度与在特征的底部、侧壁或顶部的沉积膜的平均厚度的比较来计算。例如，共形率可以通过在特征侧壁的沉积膜的平均厚度除以在特征顶部的沉积膜的平均厚度并且乘以100以获得百分比来计算。对于某些应用，介于约85％和95％之间的共形率是足够的。在具有介于约2：1和约4：1之间的深宽比的特征上沉积碳化硅的一些实施例中，共形率为至少约90％。某些BEOL(线后端)过程都属于这一类。在具有介于约4：1和约6：1之间的深宽比的特征上沉积碳化硅的一些实施例中，共形率为至少约80％。某些垫层的沉积过程属于这一类。在具有介于约7：1和约10：1(甚至更高)之间的深宽比的特征上沉积碳化硅的一些实施例中，所述共形率为至少约90％。某些DRAM(动态随机存取存储器)的制造工艺属于这一类。
工艺条件也可提供具有高击穿电压和低漏电流的膜结构。通过引入有限量的氧或氮到SiC类材料中，由Si-H键和/或Si-CH2-Si键提供的泄漏路径可通过氧或氮阻塞。在低场下传导方式在Si-O和Si-N中可不同。这可以提供改善的电性能，同时保持相对低的介电常数。在多种实施方式中，膜具有约5或更低、或约4.0或更低、并且在一些情况下约3.5或更低、并且某些情况下约3.0或更低、并且在其它实施例中约2.5或更低的有效介电常数。有效介电常数可取决于键合和密度。(在某些实施方式中，SiOC膜被制成具有6或更大的介电常数，特别是当碳含量比较高时。如果漏电流是重要考量因素，那么SiOC则需要为<5。越低则其密封性和屏障性以及耐热性则越差。在一些实施方式中，如果应用要求低密封性和扩散限制、优良的耐蚀刻性、热稳定性等，则碳化硅膜可以被制成致密和高度交联的。这是可以通过例如以下步骤实现：a)在相对较高的温度下沉积膜；和/或b)提供相对高的自由基：前体的比率。在一些实施方式中，所述碳化硅膜可以是相对薄的并且依然作为有效的密封或扩散阻挡层。
在一些实施方式中，所沉积的膜可以是多孔的。如本文前面所讨论的，含硅前体可包括环状硅氧烷和笼状硅氧烷。这些前体以及具有显著内部开放的空间的其它前体可以引入显著的孔隙率到沉积膜的结构中。在所沉积的膜中的孔隙率可以进一步降低介电常数。在一些实施方式中，所沉积的碳化硅膜的孔隙率是介于约20％和50％之间。多孔膜的孔径可以随着环状或笼状前体的孔径变化。在某些实施方式中，膜的平均孔径为介于约5埃与20埃之间，例如约16埃。
装置
本发明的一个方面是配置成实现本文所描述的方法的装置。适当的装置包括用于实现工艺操作的硬件和具有用于根据本发明控制工艺操作的指令的系统控制器。在一些实施方式中，用于执行前述工艺操作的装置可以包括远程等离子体源。相比于直接等离子体，远程等离子体源提供温和的反应条件。适当的远程等离子体装置的实例在于2013年10月24日提交的美国专利申请No.14/062,648中被描述，该美国专利申请被以引用的方式全部并入本文。
图3示出了根据某些实施方式的远程等离子体装置的一个示意图。该装置300包括具有喷头组件320的反应室310。在反应室310的内部，衬底330搁置在台座或基座335上。在一些实施方式中，基座335可以装配有加热/冷却元件。控制器340可以被连接到装置300的组件，以控制装置300的操作。例如，该控制器340可以包含用于装置300的操作的指令或控制工艺条件，如温度工艺条件和/或压力工艺条件。
在操作中，气体或气体混合物经由耦合到反应室310的一个或多个气体入口被引入到反应室310。在一些实施方式中，两个或更多个气体入口被耦合到反应室310。第一气体入口355可被耦合到反应室310并连接到容器350，第二气体入口365可以被耦合到反应室310并连接到远程等离子体源360。在包括远程等离子体配置的实施方式中，用于前体与在远程等离子体源中产生的自由基物质的输送管线是分离的。因此，前体和自由基物质在到达衬底330之前基本上不会进行相互作用。
一种或多种自由基物质可在远程等离子体源360产生并配置为经由气体入口365进入反应室310。任何类型的等离子体源可以在远程等离子体源360中使用以创建自由基物质。这包括但不限于电容耦合等离子体、电感耦合等离子体、微波等离子体、直流等离子体和激光生成的等离子体。电容耦合等离子体的实例可以是射频(RF)等离子体。高频等离子体可以配置以在13.56MHz或更高来进行操作。这样的远程等离子体源360的实例可以是由Novellus Systems of San Jose,California制造的
Figure BDA0003200046610000181
这样的射频远程等离子体源360的另一实例可以是由马萨诸塞州威明顿的MKS Instruments制造的
Figure BDA0003200046610000182
其可以在440kHz下操作，并且可以被提供作为螺栓固定到较大装置上的子单元，以用于并行处理一个或多个衬底。在一些实施方式中，微波等离子体可被用作远程等离子体源360，如
Figure BDA0003200046610000183
也由MKS Instruments制造。微波等离子体可被构造成在2.45GHz的频率下操作。提供给远程等离子体源的气体可以包括氢、氮、氧和如本文别处提及的其它气体。在某些实施方式中，氢是在载体(如氦)中提供。作为一个实例，氢气可以在氦气载体中以约1-10％氢的浓度来提供。
前体可以在容器350中被提供，并且可以经由第一气体入口355被供给到喷头320。喷头320将前体朝向衬底330分配到反应室310。衬底330可以位于该喷头320下方。应该理解的是，喷头320可具有任何合适的形状，并且可以具有任何数量和布置的用于分配气体到衬底330的端口。前体可以受控的流率被供给到喷头320并最终供给到衬底330。
在远程等离子源360形成的一种或多种自由基物质可以气相方式朝向衬底330运送。一种或多种自由基物质可以通过第二气体入口365流入到反应室310。应当理解的是，如图3所示，第二气体入口365不必横向于(transverser to)衬底330的表面。在某些实施方式中，所述第二进气口365可在衬底330正上方或在其它位置。远程等离子体源360和反应室310之间的距离可以被配置为提供温和的反应条件，从而使得在远程等离子源360产生的离子化物质基本上温和的，但处于相当低的能量状态下的至少一些自由基物质保持在邻近衬底330的环境中。这样的低能量状态的自由基物质不再重新组合以形成稳定的化合物。远程等离子体源360和反应室310之间的距离可以是等离子体(例如，由源RF功率电平部分确定的)的攻击性、等离子体中气体密度(例如，如果存在浓度高的氢原子，那么它们的相当大的部分可重组以在到达反应室310之前形成H2)、以及其他因素的函数。在一些实施方式中，远程等离子体源360和反应室310之间的距离可为介于约1cm和30cm之间，例如介于约5cm或约15cm之间。
在一些实施方式中，不是主要的含硅前体或氢自由基的共反应物可以在沉积反应期间引入。在一些实施方式中，装置被配置成通过第二气体入口365引入共反应物，在这种情况下，共反应物至少部分转化成等离子体。在一些实施方式中，装置被配置成经由第一气体入口355通过喷头320引入共反应物。共反应物的实例包括氧、氮、二氧化碳等。
控制器340可以包含用于针对装置300的操作来控制工艺条件的指令。控制器340会通常包括一个或多个存储器设备和一个或多个处理器。所述处理器可以包括CPU或计算机、模拟和/或数字输入/输出连接、步进电机控制器板等。用于实现适当的控制操作的指令是在处理器上执行。这些指令可以存储在与控制器340相关联的存储器设备，或者它们可以通过网络来提供。
在某些实施方式中，控制器340控制本文描述的半导体处理装置300的所有的或大多数的动作。例如，控制器340可控制半导体处理装置300的与沉积碳化硅膜相关联的所有的或大多数的动作、以及任选地控制在包括碳化硅膜的制造流程中的其它操作。控制器340可以执行包括成组指令的系统控制软件，成组指令用于控制定时的设置、气体组成、气体流率、室压强、室温度、RF功率水平、衬底位置、和/或其他参数。在一些实施例中可以采用存储在与控制器340相关联的存储器设备上的其它计算机程序、脚本或程序。为了在邻近衬底330的环境提供相对温和的反应条件，参数(如RF功率电平、流到远程等离子体区域的气体流率、以及等离子体点火的定时)可以通过控制器340调整和维持。另外，调整衬底位置可以进一步减少在邻近衬底330的环境中高能自由基物质的存在。在多站式反应器中，控制器340可包括用于不同装置站的不同或相同的指令，从而使装置站能独立或同步操作。
在一些实施方式中，控制器340可以包括用于执行例如以下操作的指令：通过第一气体入口355使含硅前体流动到反应室310；从远程等离子体源360提供处于实质上低能量状态的一种或多种自由基物质；以及使一种或多种自由基物质通过第二气体入口365流入反应室310中以与含硅前体反应，从而在衬底330上形成碳化硅膜。
在一些实施方式中，装置可以包括与控制器340相关联的用户界面。用户界面可以包括显示屏、装置和/或工艺条件的图形软件显示、以及用户输入设备，诸如定点设备，键盘，触摸屏，麦克风等。
用于控制上述操作的计算机程序代码可以用任何常规的计算机可读编程语言编写：例如，汇编语言、C、C++、Pascal、Fortran或其它。编译的对象代码或脚本由处理器执行，以执行程序中识别的任务。
用于监控工艺的信号可以由系统控制器的模拟和/或数字输入连接来提供。用于控制工艺的信号是在处理系统的模拟和数字输出连接上的输出。
通常，本文所述的方法能够在包括半导体处理设备的系统上执行，半导体处理设备如一个或多个处理工具、一个或多个室、用于处理的一个或多个平台和/或具体的处理组件(晶片基座、气流系统等)。这些系统可以与用于控制它们在处理半导体晶片或衬底之前、期间和之后的操作的电子器件一体化。通常，电子器件可以称为“控制器”，该控制器可以控制一个或多个系统的各种元件或子部件。根据处理要求和/或系统的类型，控制器可以被编程以控制本文公开的任何工艺，包括控制工艺气体输送、温度设置(例如，加热和/或冷却)、压强设置、真空设置、功率设置、射频(RF)发生器设置、RF匹配电路设置、频率设置、流速设置、流体输送设置、位置及操作设置、晶片转移进出工具和其他转移工具和/或与具体系统连接或通过接口连接的装载锁。
宽泛地讲，控制器122可以定义为接收指令、发布指令、控制操作、启用清洁操作、启用端点测量等等的具有各种集成电路、逻辑、存储器和/或软件的电子器件。集成电路可以包括存储程序指令的固件形式的芯片、数字信号处理器(DSP)、定义为专用集成电路(ASIC)的芯片和/或一个或多个微处理器或执行程序指令(例如，软件)的微控制器。程序指令可以是以各种单独设置的形式(或程序文件)与控制器通信、定义用于在半导体晶片或系统上或针对半导体晶片或系统执行特定工艺的操作参数的指令。在一些实施方式中，操作参数可以是由工艺工程师定义的用于在制备晶片的一个或多个(种)层、材料(例如碳化硅)、表面、电路和/或管芯期间完成一个或多个加工步骤的配方(recipe)的一部分。
在一些实施方案中，控制器可以是计算机的一部分或者与该计算机耦接，该计算机与系统集成、耦接到系统、或者通过网络连接到系统、或这些的组合。例如，控制器可以在“云端”或者是fab主机系统的全部或一部分，它们可以允许远程访问晶片处理。计算机可以启用对系统的远程访问以监测制造操作的当前进程，检查过去的制造操作的历史，检查多个制造操作的趋势或性能标准，改变当前处理的参数，设置处理步骤以跟随当前的处理或者开始新的工艺。在一些实例中，远程计算机(例如，服务器)可以通过网络给系统提供工艺配方，网络可以包括本地网络或互联网。远程计算机可以包括允许输入或编程参数和/或设置的用户界面，该参数和/或设置然后从远程计算机通信到系统。在一些实例中，控制器接收数据形式的指令，该指令指明在一个或多个操作期间将要执行的每个处理步骤的参数。应当理解，参数可以针对将要执行的工艺类型以及工具类型，控制器被配置成连接或控制该工具类型。因此，如上所述，控制器可以例如通过包括一个或多个分立的控制器而分布，这些分立的控制器通过网络连接在一起并且朝着共同的目标(例如，本文所述的工艺和控制)工作。用于这些目的的分布式控制器的实例可以是与结合以控制室内工艺的一个或多个远程集成电路(例如，在平台水平或作为远程计算机的一部分)通信的室内的一个或多个集成电路。
除了本文所描述的碳化硅沉积，示例的系统可以包括等离子体蚀刻室或模块、沉积室或模块、旋转清洁室或模块、金属电镀室或模块、清洁室或模块、倒角边缘蚀刻室或模块、物理气相沉积(PVD)室或模块、化学气相沉积(CVD)室或模块、原子层沉积(ALD)室或模块、原子层蚀刻(ALE)室或模块、离子注入室或模块、轨道室或模块、以及在半导体晶片的制备和/或制造中可以关联上或使用的任何其他的半导体处理系统。
如上所述，根据工具将要执行的一个或多个工艺步骤，控制器可以与一个或多个其他的工具电路或模块、其他工具组件、组合工具、其他工具界面、相邻的工具、邻接工具、位于整个工厂中的工具、主机、另一个控制器、或者在将晶片的容器搬运到半导体制造工厂中的工具位置和/或装载口以及从工具位置或装载口搬运晶片的容器的材料搬运中使用的工具。
应用
本公开可以通过参考针对高品质的碳化硅膜的以下应用被进一步理解，其中应用意指纯粹示例性的。本发明在范围上不受具体应用限制，其仅仅是本公开的方面的简单说明。
在一些实施方式中，碳化硅膜可以在暴露的铜上进行沉积。在沉积碳化硅膜期间，邻近衬底的反应条件可以没有氧化剂(如O2，O3，和CO2)，包括它们的自由基。因此，碳化硅膜可直接在暴露的铜上沉积而不氧化铜(例如，生成氧化铜)。这样的膜可以作为蚀刻停止层，其也可作为铜扩散阻挡层。碳化硅膜的存在可提供具有优异的泄漏特性的足够低的介电常数以用作扩散阻挡层。碳化硅膜本身或作为双层堆叠(例如，沉积在暴露的铜上的碳化硅/SiNC双层)可以是蚀刻停止和/或扩散阻挡物。在一些实施例中，碳化硅膜可以置于通常由镶嵌工艺生产的相邻的金属化层之间。碳化硅膜能抵抗蚀刻，并且可以是足够致密的以最小化铜离子进入介电材料的相邻区域的扩散。在一些实施方案中，对于碳化硅膜所用的前体可以是非环状的。非环状前体可包括PMDSO或TMDSO。非环状前体可提供足够高的密度以作为密封或扩散阻挡层。在一些实施方案中，氮可通过使用含氮前体或等离子体活化的含氮自由基(如元素氮自由基或胺自由基)被掺入膜中。
在一些实施方案中，碳化硅膜可沉积为邻接金属或半导体结构的垂直结构。碳化硅的沉积提供了极好的台阶覆盖在金属或半导体结构的侧壁以创建垂直结构。在某些实施方案中，垂直结构可被称为隔离物或衬垫。图1B示出沉积在晶体管的栅极电极结构的侧壁上的碳化硅衬垫的横截面。如图1B中所示，晶体管可以是具有硅衬底110的CMOS晶体管，硅衬底110具有源极112和漏极113。栅极电介质114可被沉积在硅衬底110上，栅极电极115可以沉积在栅极电介质上以形成晶体管。碳化硅衬垫111可沉积在栅极电极115和栅电介质114的侧壁上。在另一实例中，图1C示出了沉积在气隙型金属化层中的暴露的铜线的侧壁上的碳化硅的横截面。气隙120可以被引入到铜线122之间的集成电路层中，从而可降低该层的有效k值。碳化硅衬垫121可以沉积在铜线122的侧壁上，非保形的电介质层123可沉积在气隙120、衬里121、和铜线122上。这样的空气间隙型金属化层的例子可在Fei Wang等人的美国专利公开No.2004/0232552中找到，该美国专利公开以引用的方式被并入本文。
在一些实施方案中，碳化硅膜可以沉积在图案化多孔电介质材料的侧壁上。超低k电介质材料可以由多孔结构制成。在这样的材料中的孔可以在后续层的沉积期间提供金属的入口区域，包括含有金属如钽(Ta)的扩散阻挡层的沉积。如果太多的金属迁移到介电材料中，则该介电材料可提供相邻的铜金属化线之间的短路。图1D示出了作为多孔电介质材料的孔密封剂的碳化硅的横截面。多孔电介质层132可以具有多个切入多孔电介质层132的沟槽或通孔以形成孔130。碳化硅131可以沿着孔130沉积以有效地密封孔130。用碳化硅131密封孔130可避免由使用等离子体的其它密封技术引起的损坏多孔电介质层132。碳化硅131作为孔密封物可以是足够致密的，并且可包括非环状的含硅前体，诸如PMDSO和TMDSO。在一些实施方案中，被蚀刻的电介质材料例如多孔电介质层132可以首先通过“k-恢复”工艺进行处理，其将多孔电介质层132暴露到UV辐射和还原剂。该恢复工艺在Varadarajan等人的共同拥有的美国专利公开No.2011/0111533中被进一步描述，该美国专利公开通过引用的方式被并入本文以用于所有目的。在另一个“k-恢复”工艺中，多孔电介质层132可暴露于UV辐射和化学硅烷基化剂。该恢复工艺在Varadarajan等人的共同拥有的美国专利公开No.2011/0117678中被进一步描述，该美国专利公开通过引用的方式被并入本文以用于所有目的。在孔130暴露于恢复处理，从而使得表面更具亲水性并提供了材料单层之后，共形地沉积的碳化硅131的层可以被沉积以有效地密封多孔电介质层132的孔。
在一些实施方案中，碳化硅膜可被沉积作为超低k电介质材料本身。超低k电介质通常被定义为那些具有比介电常数2.5低的介电常数的材料。在这样的配置中，碳化硅的超低k电介质材料可以是多孔电介质层。电介质层的孔可以通过使用包括环状硅氧烷和倍半硅氧烷的环状或笼状前体分子引入。在一个实例中，碳化硅的超低k电介质层的孔隙率可为介于约20％和50％之间。另外，超低k电介质层可具有小于约100埃的平均孔径，如介于约5埃与20埃之间。例如，环硅氧烷环可具有约6.7埃的半径。同时增加孔的数目和大小可以降低介电常数，介电层的机械完整性在其太多孔的情况下可能受到损害。
实施例
图4表示两个经氧掺杂的碳化硅膜的扫描电子显微照片：左边的是使用具有烷氧基的前体进行沉积的，而右边的是使用类似的前体但没有烷氧基进行沉积的。除了前体不同，装置和沉积条件是相同的。上面沉积有膜的特征具有7：1的深宽比和约60纳米的宽度。如图所示，使用含烷氧基的前体生成的膜的共形率为约55％，而使用没有烷氧基的前体生成的膜的共形率为75％。
虽然上述的一些细节为了清楚和理解的目的进行了描述，但显而易见的是，某些变化和修改可在所附权利要求的范围内实施。应当注意，存在实现所描述的工艺、系统和装置的许多替代方式。因此，所描述的实施例应被认为是说明性的而不是限制性的。

Claims (20)

1.一种在衬底上沉积碳化硅膜的方法，所述方法包括：
提供所述衬底到反应室；
使一种或多种含硅前体流动到所述衬底，其中所述一种或多种含硅前体中的每一种具有(i)一个或多个硅-氢键和/或硅-硅键，(ii)一个或多个硅-碳键、硅-氮键和/或硅-氧键，(iii)不具有碳-氧键，以及(iv)不具有碳-氮键；
使源气体流入到等离子体源；
在所述等离子体源中由所述源气体生成氢自由基；
使所述氢自由基流动到所述衬底上，其中所述自由基是在破坏所述含硅前体的硅-氢键或硅-硅键但维持所述含硅前体的硅-碳键、硅-氮键和/或硅-氧键的条件下与所述一种或多种含硅前体反应的处于基态的氢自由基；
使共反应物沿着所述氢自由基的流动路径流动，其中所述共反应物包括氧化剂或氮化剂，其中氢气流率与共反应物流率之比在40:1和500:1之间；以及
由所述反应在所述衬底上形成碳氧化硅(SiOC)膜、碳氮化硅(SiNC)膜或碳氮氧化硅(SiONC)膜。
2.权利要求1的方法，其中共反应物包括氧化剂，其中所述氧化剂包括二氧化碳、一氧化碳、水、甲醇、氧气、臭氧或它们的组合。
3.如权利要求2所述的方法，其中所述氧化剂包括氧气。
4.如权利要求3所述的方法，其中氢气流率与氧气流率之比在40:1和100:1之间。
5.如权利要求3所述的方法，其中氢气流率与氧气流率之比在40:1和200:1之间。
6.如权利要求3所述的方法，其中氢气流率与氧气流率之比在100:1和500:1之间。
7.如权利要求3所述的方法，其中氢气流率与氧气流率之比在200:1和500:1之间。
8.如权利要求1所述的方法，还包括由所述共反应物在所述等离子体源中产生氧自由基或氮自由基。
9.如权利要求8所述的方法，其中产生氢自由基和产生氧自由基或氮自由基包括将所述源气体和所述共反应物暴露于远程等离子体。
10.根据权利要求1所述的方法，还包括使第二共反应物与所述一种或多种含硅前体流动，其中所述第二共反应物包括二氧化碳、一氧化碳、水、甲醇、氧气、臭氧、氮气、亚硝酸氧化物、氨、甲烷、乙烷、乙炔、乙烯、乙硼烷或它们的组合。
11.如权利要求10所述的方法，其中所述第二共反应物包括二氧化碳和氧气中的一种或两种。
12.如权利要求1所述的方法，其中在不进行原子层沉积的情况下形成碳氧化硅膜、氮碳化硅膜或氮碳氧化硅膜。
13.根据权利要求1所述的方法，其中所述一种或多种含硅前体不含烷氧基(-COR)，其中R为有机部分，且不含胺基(-C-NR1R2)，其中R1和R2各自为独立的氢或有机部分。
14.如权利要求1所述的方法，其中所述一种或多种含硅前体包括环状硅氧烷。
15.如权利要求14所述的方法，其中所述环状硅氧烷选自由七甲基环四硅氧烷和四甲基环四硅氧烷组成的组。
16.如权利要求1所述的方法，其中所述一种或多种含硅前体包括线性硅氧烷。
17.如权利要求16所述的方法，其中所述线性硅氧烷选自由二硅氧烷和三硅氧烷组成的组。
18.如权利要求1所述的方法，其中所述一种或多种含硅前体包括烷基硅烷。
19.如权利要求1所述的方法，其中所述一种或多种含硅前体包括硅氮烷。
20.如权利要求1所述的方法，其中在(b)至(e)期间，没有向所述衬底提供包含碳-氧键或碳-氮键的化合物。
CN202110901818.0A 2015-02-06 2016-02-06 碳化硅膜的共形沉积 Pending CN113846310A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/616,435 2015-02-06
US14/616,435 US10325773B2 (en) 2012-06-12 2015-02-06 Conformal deposition of silicon carbide films
CN201610084166.5A CN105862010A (zh) 2015-02-06 2016-02-06 碳化硅膜的共形沉积

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201610084166.5A Division CN105862010A (zh) 2015-02-06 2016-02-06 碳化硅膜的共形沉积

Publications (1)

Publication Number Publication Date
CN113846310A true CN113846310A (zh) 2021-12-28

Family

ID=56624924

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610084166.5A Pending CN105862010A (zh) 2015-02-06 2016-02-06 碳化硅膜的共形沉积
CN202110901818.0A Pending CN113846310A (zh) 2015-02-06 2016-02-06 碳化硅膜的共形沉积

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201610084166.5A Pending CN105862010A (zh) 2015-02-06 2016-02-06 碳化硅膜的共形沉积

Country Status (4)

Country Link
KR (2) KR20160097149A (zh)
CN (2) CN105862010A (zh)
SG (1) SG10201600832VA (zh)
TW (1) TWI693295B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US10325773B2 (en) 2012-06-12 2019-06-18 Novellus Systems, Inc. Conformal deposition of silicon carbide films
US10297442B2 (en) * 2013-05-31 2019-05-21 Lam Research Corporation Remote plasma based deposition of graded or multi-layered silicon carbide film
TW201822259A (zh) * 2016-09-09 2018-06-16 美商諾發系統有限公司 氧摻雜矽碳化物膜之基於遠程電漿的沉積
EP3555908A4 (en) * 2016-12-16 2020-08-26 Elwha Llc MANUFACTURING AND ENGRAVING PROCESSES OF POROUS SILICON CARBIDE STRUCTURES
KR102324630B1 (ko) * 2017-03-29 2021-11-10 삼성전자주식회사 집적회로 소자의 제조 방법
WO2018191484A1 (en) * 2017-04-13 2018-10-18 Applied Materials, Inc. Method and apparatus for deposition of low-k films
US11177127B2 (en) * 2017-05-24 2021-11-16 Versum Materials Us, Llc Functionalized cyclosilazanes as precursors for high growth rate silicon-containing films
KR102626483B1 (ko) * 2018-03-01 2024-01-17 램 리써치 코포레이션 반도체 프로세싱을 위한 실리콘-기반 증착
KR20190137763A (ko) 2018-06-01 2019-12-11 (주) 디에스테크노 식각 특성이 향상된 화학기상증착 실리콘 카바이드 벌크
KR20230170998A (ko) * 2018-07-24 2023-12-19 램 리써치 코포레이션 실리콘-함유 전구체 및 탄소-함유 전구체를 사용한 탄화 실리콘 막들의 리모트 플라즈마 기반 증착
WO2020072625A1 (en) * 2018-10-03 2020-04-09 Versum Materials Us, Llc Methods for making silicon and nitrogen containing films
KR20230085954A (ko) 2018-10-19 2023-06-14 램 리써치 코포레이션 갭 충진 (gapfill) 을 위한 도핑되거나 도핑되지 않은 실리콘 카바이드 증착 및 원격 수소 플라즈마 노출
US20220195606A1 (en) * 2020-12-23 2022-06-23 Raytheon Technologies Corporation Method for metal vapor infiltration of cmc parts and articles containing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103168344A (zh) * 2010-11-03 2013-06-19 应用材料公司 用于沉积碳化硅和碳氮化硅膜的设备和方法
TW201405659A (zh) * 2012-06-12 2014-02-01 Novellus Systems Inc 採用ＳｉＯＣ類薄膜之基於遠程電漿的沉積

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1077479A1 (en) * 1999-08-17 2001-02-21 Applied Materials, Inc. Post-deposition treatment to enchance properties of Si-O-C low K film
TW516076B (en) * 2000-06-13 2003-01-01 Applied Materials Inc Method and apparatus for increasing the utilization efficiency of gases during semiconductor processing
US6365527B1 (en) * 2000-10-06 2002-04-02 United Microelectronics Corp. Method for depositing silicon carbide in semiconductor devices
US6798043B2 (en) * 2001-06-28 2004-09-28 Agere Systems, Inc. Structure and method for isolating porous low-k dielectric films
US20030085408A1 (en) 2001-11-02 2003-05-08 Neng-Hui Yang Oxygen-doped silicon carbide etch stop layer
US6849561B1 (en) * 2003-08-18 2005-02-01 Asm Japan K.K. Method of forming low-k films
US7088003B2 (en) 2004-02-19 2006-08-08 International Business Machines Corporation Structures and methods for integration of ultralow-k dielectrics with improved reliability
US7253123B2 (en) * 2005-01-10 2007-08-07 Applied Materials, Inc. Method for producing gate stack sidewall spacers
US20100081293A1 (en) * 2008-10-01 2010-04-01 Applied Materials, Inc. Methods for forming silicon nitride based film or silicon carbon based film
US20130217239A1 (en) * 2011-09-09 2013-08-22 Applied Materials, Inc. Flowable silicon-and-carbon-containing layers for semiconductor processing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103168344A (zh) * 2010-11-03 2013-06-19 应用材料公司 用于沉积碳化硅和碳氮化硅膜的设备和方法
TW201405659A (zh) * 2012-06-12 2014-02-01 Novellus Systems Inc 採用ＳｉＯＣ類薄膜之基於遠程電漿的沉積

Also Published As

Publication number Publication date
CN105862010A (zh) 2016-08-17
TWI693295B (zh) 2020-05-11
KR20160097149A (ko) 2016-08-17
KR20220024372A (ko) 2022-03-03
SG10201600832VA (en) 2016-09-29
TW201706439A (zh) 2017-02-16
KR102515238B1 (ko) 2023-03-30

Similar Documents

Publication Publication Date Title
US11894227B2 (en) Conformal deposition of silicon carbide films
KR102515238B1 (ko) 실리콘 카바이드 막들의 컨포멀한 증착
US20220220611A1 (en) Films of desired composition and film properties
CN110313051B (zh) 使用远程等离子体处理使碳化硅膜致密化
CN109791871B (zh) 基于远程等离子体的渐变或多层的碳化硅膜的沉积
US20230203646A1 (en) Conformal deposition of silicon carbide films using heterogeneous precursor interaction
KR102492447B1 (ko) 산소 도핑된 실리콘 카바이드 막들의 리모트 플라즈마 기반 증착
US20180330945A1 (en) Remote plasma based deposition of silicon carbide films using silicon-containing and carbon-containing precursors
CN112469846B (zh) 使用异质前体相互作用的硅碳化物膜的保形沉积
TWI837151B (zh) 使用含矽及含碳前驅物的基於遠端電漿之矽碳化物膜沉積
KR102615163B1 (ko) 실리콘-함유 전구체 및 탄소-함유 전구체를 사용한 탄화 실리콘 막들의 리모트 플라즈마 기반 증착

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination