CN113838885B - 电子装置及其制造方法 - Google Patents

电子装置及其制造方法 Download PDF

Info

Publication number
CN113838885B
CN113838885B CN202110046786.0A CN202110046786A CN113838885B CN 113838885 B CN113838885 B CN 113838885B CN 202110046786 A CN202110046786 A CN 202110046786A CN 113838885 B CN113838885 B CN 113838885B
Authority
CN
China
Prior art keywords
memory
lines
peripheral circuit
cell
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110046786.0A
Other languages
English (en)
Other versions
CN113838885A (zh
Inventor
金晃衍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113838885A publication Critical patent/CN113838885A/zh
Application granted granted Critical
Publication of CN113838885B publication Critical patent/CN113838885B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Abstract

本申请涉及电子装置及其制造方法，其中电子装置包括一种半导体存储器，半导体存储器包括：衬底，其包括单元区域、设置在单元区域两侧的第一外围电路区域和第二外围电路区域；第一线路，其延伸跨越单元区域和第一外围电路区域；第二线路，其设置在第一线路之上并且延伸跨越单元区域和第二外围电路区域；接触插塞，其设置在第二外围电路区域中并且连接到第二线路；第三线路，其设置在第二线路之上并且分别与第二线路交叠；以及第一存储单元，其设置在单元区域中并且在第一线路和第二线路之间位于第一线路和第二线路的相交处，其中第三线路的位于单元区域中的部分接触第二线路，并且第三线路的位于接触插塞之上的另一部分与第二线路间隔开。

Description

电子装置及其制造方法
相关申请的交叉引用
本申请要求于2020年6月24日提交的韩国申请第10-2020-0076993号的优先权，其整体内容通过引用合并于此。
技术领域
本专利文件涉及存储电路或器件以及它们在电子装置或系统中的应用。
背景技术
近来，随着电子设备趋向于微型化、低功耗、高性能、多功能等，目前需要能够在诸如计算机、便携式通信装置等的各种电子设备中存储信息的半导体器件，并且已进行了关于所述半导体器件的研究。这些半导体器件包括能够使用它们根据所施加的电压或电流在不同的阻抗状态之间切换的特性来存储数据的半导体器件，例如，电阻随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、铁电随机存取存储器(FRAM)、磁随机存取存储器(MRAM)、电子熔丝(E-fuse)等。
发明内容
本专利文件中的公开技术包括能够改善半导体存储器的操作特性并且简化工艺的电子装置及其制造方法的各实施方式。
在一个实施方式中，一种电子装置包括半导体存储器，该半导体存储器包括：衬底，其包括单元区域、设置在单元区域的在第一方向上的第一侧的第一外围电路区域和设置在单元区域的在与第一方向交叉的第二方向上的第二侧的第二外围电路区域；多个第一线路，其设置在衬底之上并且在第一方向上延伸跨越单元区域和第一外围电路区域；多个第二线路，其设置在第一线路之上并且在第二方向上延伸跨越单元区域和第二外围电路区域；接触插塞，其设置在第二外围电路区域中并且具有耦接到第二线路的上表面；多个第三线路，其设置在第二线路之上并且分别与第二线路交叠；多个第四线路，其设置在第三线路之上并且分别与第一线路交叠；多个第一存储单元，其设置在单元区域中并且在第一线路和第二线路之间位于第一线路和第二线路的相交处；以及多个第二存储单元，其设置在单元区域中并且在第三线路和第四线路之间位于第三线路和第四线路的相交处，其中第三线路的位于单元区域中的第一部分接触第二线路，并且第三线路的位于接触插塞之上的第二部分接触与第二线路间隔开。
在另一实施方式中，一种用于制造包括半导体存储器的电子装置的方法包括：提供衬底，其包括单元区域、设置在单元区域的在第一方向上的一侧的第一外围电路区域和设置在单元区域的在与第一方向交叉的第二方向上的一侧的第二外围电路区域；在衬底之上形成多个堆叠结构，其在第一方向上延伸跨越第一区域和第一外围电路区域，每个堆叠结构包括第一线路和初始第一存储单元；形成填充在堆叠结构之间的层间绝缘层和穿过第二外围电路区域中的层间绝缘层的接触插塞，第二外围电路区域中的层间绝缘层和接触插塞具有凹入部分，凹入部分的上表面较之初始第一存储单元的上表面而凹入；在初始第一存储单元、层间绝缘层和接触插塞之上形成多个第二线路，其在第二方向上延伸跨越单元区域和第二外围电路区域，第二线路接触接触插塞的上表面；通过刻蚀经由第二线路露出的初始第一存储单元来形成第一存储单元；以及在第二线路上形成分别与第二线路交叠的多个第三线路，其中第三线路的位于单元区域中的部分接触第二线路，并且第三线路的位于接触插塞之上的另一部分与第二线路间隔开。
在附图、说明书和权利要求书中更详细地描述了这些和其他方面、实施方式和相关联的优点。
附图说明
图1、图2A、图2B、图3A、图3B、图4A、图4B、图5A、图5B、图6A、图6B、图7A、图7B、图8A、图8B、图9A、图9B、图10A和图10B是示出根据本公开内容的一个实施方式的半导体存储器及其制造方法的视图。
图11、图12和图13是示出根据本公开内容的另一实施方式的半导体存储器及其制造方法的视图。
图14、图15和图16是示出根据本公开内容的另一实施方式的半导体存储器及其制造方法的视图。
图17是实现基于所公开的技术的存储电路的微处理器的配置示图的示例。
图18是实现基于所公开的技术的存储电路的处理器的配置示图的示例。
图19是实现基于所公开的技术的存储电路的系统的配置示图的示例。
图20是实现基于所公开的技术的存储电路的存储系统的配置示图的示例。
具体实施方式
稍后参照附图详细描述了所公开的技术的各个示例和实施方式。
附图不一定依照比例并且在一些情况下，图中至少一些结构的比例可被放大以便于清楚地示出所描述的示例或实施方式的某些特征。在附图或说明书中呈现具有多层结构中的两个层或更多个层的具体示例时，如所示出的这些层的相对位置关系或者层的排列顺序反映了关于所描述的或所示出的示例的特定实施方式，并且这些层的不同的相对位置关系或排列顺序也是可行的。此外，所描述的或所示出的多层结构的示例可以没有反映出该特定的多层结构中存在的所有层(例如，在两个所示出的层之间可以存在一个或更多个另外的层)。作为具体示例，当所描述的或所示出的多层结构中的第一层被称为在第二层“上方”或“之上”或者在衬底“上方”或“之上”时，第一层可以直接形成在第二层或者衬底上方，但是也可以表示其中在第一层和第二层或衬底之间存在一个或更多个其他中间层的结构。
在描述本实施方式之前，将简要描述可被应用本实施方式的半导体存储器。
半导体存储器可以具有交叉点结构，其中存储单元位于在一个方向上延伸的下线路和在与下线路交叉的另一方向上延伸的上线路之间的相交处。在该结构中，存储单元可以根据施加到下线路和上线路的电压或电流存储不同的数据。作为示例，存储单元可以是可变电阻元件，其通过根据施加到下线路和上线路的电压或电流而在不同的电阻状态之间切换来存储不同的数据。
在该情况下，其中可变电阻元件从高电阻状态变为低电阻状态的操作可被称为置位操作，而其中可变电阻元件从低电阻状态变为高电阻状态的操作可被称为复位操作。具体地，第一置位操作可被称为形成操作。在形成操作期间施加的电压可以大于在置位操作期间施加的电压。在置位操作中施加的置位电压和在形成操作之后的复位操作中施加的复位电压中的每个可以维持基本上恒定。然而，存在如下问题，在其中可变电阻元件变为低电阻状态的操作(诸如形成操作和/或置位操作)期间出现过度的过冲电流(overshootingcurrent)或尖峰电流(spike current)。该过冲电流会损坏可变电阻元件。例如，过冲电流会增大在可变电阻元件中形成的导电路径的尺寸，导致可变电阻元件的关断电流的增大。当可变电阻元件的关断电流(off current)增大时，通过可变电阻元件的电流泄漏会增大，并且由于与导通电流(on current)的差减小，数据读取裕度会减小。也就是说，可变电阻元件的操作特性会劣化。因此，可能需要阻止/减小过冲电流或尖峰电流。
在稍后中，将描述包括具有交叉点结构并且能够解决以上问题的半导体存储器的实施方式。
图1至图10B是示出根据本公开内容的一个实施方式的半导体存储器及其制造方法的视图。图1是示出根据本公开内容的一个实施方式的半导体存储器的平面视图，图10A是沿图1的线A-A'截取的剖面视图，并且图10B是沿图1的线B-B'截取的剖面视图。
图2A至图9B是示出用于制造图1、图10A和图10B的半导体存储器的中间工艺的剖面视图。图2A、图3A、图4A、图5A、图6A、图7A、图8A和图9A是基于沿图1的线A-A'截取的剖面而示出的。图2B、图3B、图4B、图5B、图6B、图7B、图8B和图9B是基于沿图1的线B-B'截取的剖面而示出的。
首先，将描述制造方法。
参照图1、图2A和图2B，可以提供衬底100。衬底100可以包括诸如硅的半导体材料。在衬底100中，可以形成预定的下结构(未示出)。例如，在衬底100中可以形成稍后将描述的用于驱动线路(参见图1中的120、220A、160A和260)的集成电路。
在衬底100中可以限定单元区域CA和外围电路区域PA1和PA2。单元区域CA可以是其中布置多个存储单元的区域，并且外围电路区域PA1和PA2可以是其中设置构成外围电路的各种部件的区域。在本实施方式中，四个单元区域CA可被布置成在沿第一方向和第二方向的2×2阵列中彼此间隔开。外围电路区域PA1和PA2可以位于这些单元区域CA之间。为了便于描述，布置在第一方向上的两个单元区域CA之间的区域可被称为第一外围电路区域PA1，并且布置在第二方向上的两个单元区域CA之间的区域可被称为第二外围电路区域PA2。在本实施方式中，第二外围电路区域PA2的面积可以大于第一外围电路区域PA1的面积。然而，本公开内容不限于此，并且单元区域CA和外围电路区域PA1和PA2的数目、布置或面积可以进行各种修改。
随后，可以在衬底100之上形成第一层间绝缘层105。第一层间绝缘层105可以包括各种绝缘材料，诸如硅氧化物、硅氮化物或者它们的组合。
随后，可以在第一层间绝缘层105中形成第一接触插塞110。第一接触插塞110可以穿透第一层间绝缘层105，并且可以连接到衬底100的一部分。第一接触插塞110可以设置在第一外围电路区域PA1中。第一接触插塞110的下端可以连接到形成在衬底100中并且用于向稍后将描述的第一线路120供给电压或电流的电路(未示出)的一端。第一接触插塞110的上端可以连接到第一线路120。在本实施方式中，多个第一接触插塞110可以以一对一的对应关系连接到多个第一线路120。第一接触插塞110可以沿第二方向排列成锯齿形式以提供在第二方向上相邻的第一接触插塞110之间的间隙。然而，本公开内容不限于此，并且第一接触插塞110的数目或布置可以进行各种修改。通过选择性地刻蚀第一层间绝缘层105以形成使衬底110的一部分露出的接触孔，并且使用导电材料填充接触孔，可以形成第一接触插塞110。第一接触插塞110可以包括各种导电材料，例如，诸如铂(Pt)、钨(W)、铝(Al)、铜(Cu)和钽(Ta)的金属，诸如钛氮化物(TiN)和钽氮化物(TaN)的金属氮化物，或者它们的组合。
随后，可以在其中形成有第一接触插塞110的第一层间绝缘层105之上形成第一线路120和初始第一存储单元130。通过沉积用于形成第一线路120的导电材料和用于形成初始第一存储单元130的材料层，并且使用具有在第一方向上延伸的线形的掩模图案(未示出)作为刻蚀阻挡物来刻蚀导电层和材料层，可以形成第一线路120和初始第一存储单元130。因此，在平面视图中，第一线路120和初始第一存储单元130可以具有在第一方向上延伸的线形，并且可以与排列在第一方向上的两个单元区域CA以及它们之间的第一外围电路区域PA1交叉。
第一线路120可以连接到相应的第一接触插塞110。第一线路120可以包括各种导电材料，例如，诸如铂(Pt)、钨(W)、铝(Al)、铜(Cu)和钽(Ta)的金属，诸如钛氮化物(TiN)和钽氮化物(TaN)的金属氮化物，或者它们的组合。
线形的初始第一存储单元130可以在手续工艺中被图案化以转变为岛形的第一存储单元(参见图1中的130A)。初始第一存储单元130可以具有多层结构。作为示例，初始第一存储单元130可以具有下电极层131、选择元件层133、中间电极层135、可变电阻层137和上电极层139的堆叠结构。
下电极层131和上电极层139可分别位于初始第一存储单元130的下端和上端处，并且可以用于施加第一存储单元130A的操作所需的电压或电流。中间电极层135可以将选择元件层133和可变电阻层137物理分离，但是电连接它们。下电极层131、中间电极层135或上电极层139可以包括各种导电材料，例如，诸如铂(Pt)、钨(W)、铝(Al)、铜(Cu)和钽(Ta)的金属，诸如钛氮化物(TiN)和钽氮化物(TaN)的金属氮化物，或者它们的组合。替选地，下电极层131、中间电极层135或上电极层139可以是碳电极。
选择元件层133可以防止共享第一线路120或稍后将描述的第二线路(参见图1中的160A)的第一存储单元130A之间的电流泄漏。为此，选择元件层133可以具有用于阻挡或实质限制在所施加的电压的幅值小于预定阈值时的电流以及用于允许电流突然增大高于阈值的阈值开关特性。阈值可被称为阈值电压，并且选择元件层133可以基于阈值电压被实现为导通状态或关断状态。选择元件层133可以包括二极管，诸如硫族化物材料的双向阈值开关(OTS)材料，诸如含有硫族化物材料的金属的混合离子电子导电(MIEC)材料，诸如NbO2、或VO2等的金属绝缘体转变(MIT)材料，或者诸如SiO2、或Al2O3等的具有相对宽的带隙的隧穿绝缘材料。
可变电阻层137可以是用于在第一存储单元130A中存储数据的部分。为此，可变电阻层137可以具有根据所施加的电压或电流在不同的电阻状态之间切换的可变电阻特性。可变电阻层137可以具有单层结构或多层结构，包括用于RRAM、PRAM、MRAM、或FRAM等的材料中的至少一种材料，即，诸如钙钛矿基氧化物、或过渡金属氧化物等的金属氧化物，诸如硫族化物基材料的相变材料，铁磁材料，或铁电材料等。
然而，初始第一存储单元130的分层结构不限于这些示例。当初始第一存储单元130是可变电阻元件并且包括数据存储所必需的可变电阻层137时，堆叠的层的堆叠顺序可以改变或者堆叠的层中的至少一个层可被省略。作为示例，下电极层131、选择元件层133、中间电极层135和上电极层139中的一个或更多个层可被省略。替选地，选择元件层133和可变电阻层137的位置可以颠倒。替选地，可以将一个或更多个层(未示出)添加到初始第一存储单元130以改善第一存储单元130A的性质或工艺。
参照图1、图3A和图3B，可以在图2A和图2B的结构之上形成第二层间绝缘层140。第二层间绝缘层140可以覆盖第一线路120和初始第一存储单元130。第二层间绝缘层140可以包括各种绝缘材料，诸如硅氧化物、硅氮化物或者它们的组合。第二层间绝缘层140的上表面可位于初始第一存储单元130的上表面上方，并且可以是基本上平坦的表面。为此，通过在图2A和图2B的结构之上沉积厚度大于第二层间绝缘层140的厚度的绝缘材料、并且对该绝缘材料执行平坦化工艺，可以形成具有目标厚度和/或目标上表面高度的第二层间绝缘层140。平坦化工艺可以包括研磨(polishing)工艺，诸如化学机械研磨(CMP)或回蚀工艺。
随后，可以形成穿过第二层间绝缘层140和第一层间绝缘层105的接触孔145以使衬底100的一部分露出。接触孔145可以设置在第二外围电路区域PA2中。接触孔145可以提供其中将形成第二接触插塞(参见图1中的150A)的空间。通过在第二层间绝缘层140之上形成使其中将形成接触孔145的区域露出的掩模图案(未示出)、并且随后使用该掩模图案作为刻蚀阻挡物来刻蚀第二层间绝缘层140和第一层间绝缘层105，可以形成接触孔145。然而，在另一实施方式中，接触插塞(未示出)可以预先形成在第一层间绝缘层105中的与接触孔145相同的位置。该接触插塞可以在形成第一接触插塞110的工艺中与第一接触插塞110一起形成。在该情况下，接触孔145可被形成为穿透第二层间绝缘层140以使第一层间绝缘层105中的接触插塞露出。
随后，可以形成填充接触孔145的导电层150。导电层150可被形成为具有足以填充接触孔145的厚度。因此，导电层150可以以预定厚度呈现在第二层间绝缘层140之上。导电层150可以包括各种导电材料，例如，诸如铂(Pt)、钨(W)、铝(Al)、铜(Cu)和钽(Ta)的金属，诸如钛氮化物(TiN)和钽氮化物(TaN)的金属氮化物，或者它们的组合。
参照图1、图4A和图4B，可以对导电层150和第二层间绝缘层140执行平坦化工艺以使初始第一存储单元130的上表面露出。结果，可以形成填充在接触孔145中的第二接触插塞150A。
该平坦化工艺可以包括初次平坦化工艺和二次平坦化工艺。初次平坦化工艺可以对导电层150执行，使得第二层间绝缘层140的上表面露出。二次平坦化工艺可以对第二层间绝缘层140执行，使得初始第一存储单元130的上表面露出。初次平坦化工艺可以通过具有对导电层150的高去除率的配方来执行，而二次平坦化工艺可以通过具有对第二层间绝缘层140的高去除率的配方来执行。即便如此，在初次平坦化工艺和二次平坦化工艺中的每个中，还会损失其他材料。例如，在初次平坦化工艺中，如果在第二层间绝缘层140露出的状态下继续对导电层150的平坦化工艺，则第二层间绝缘层140也会在某种程度上损失。此外，例如，在二次平坦化工艺中，导电层150也会在某种程度上损失。
这里，在单元区域CA中，第一线路120和初始第一存储单元130的堆叠结构可被密集排列，并且因此图案密度可以是高的。另一方面，在第二外围电路区域PA2中，可以存在初始第二接触插塞150A，并且因此图案密度可以是低的。在一个实施方式中，第二外围电路区域PA2比第一外围电路区域PA1宽的多。
由于图案密度的差异，会出现其中第二外围电路区域PA2中的第二层间绝缘层140和第二接触插塞150A的上表面凹入的沉陷现象(dishing phenomenon)。也就是说，第二外围电路区域PA2中的第二层间绝缘层140和第二接触插塞150A的上表面的高度会低于单元区域CA中的第二层间绝缘层140和初始第一存储单元130的上表面的高度。其中第二外围电路区域PA2中的第二层间绝缘层140和第二接触插塞150A的上表面凹入的部分将被称为凹入部分D。随着距单元区域CA的距离增大，凹入部分D凹入的程度会增大。因此，如图4A中所示，凹入部分D的与单元区域CA相邻的边缘可以高于凹入部分D的中心。
第二接触插塞150A的下端可以连接到形成在衬底100中、并且用于向第二线路(参见图1中的160A)供给电压或电流的电路(未示出)的一端。第二接触插塞150A的上端可以连接到第二线路160A。在本实施方式中，多个第二接触插塞150A可以以一对一的对应关系连接到第二线路160A。第二接触插塞150A可以沿第一方向排列成锯齿形式。这提供在第一方向上相邻的第二接触插塞150A之间的间隙。然而，本公开内容不限于此，并且第二接触插塞150A的数目或布置可以进行各种修改。
参照图1、图5A和图5B，可以在图4A和图4B的结构之上形成用于形成第二线路160A的导电层160。
导电层160可以沿位于导电层160下面的结构的轮廓形成。也就是说，导电层160可以沿第二层间绝缘层140的上表面、初始第一存储单元130的上表面和第二接触插塞150A的上表面形成。此外，导电层160可被形成为具有基本上恒定的厚度。结果，导电层160可以在单元区域CA中具有基本上平坦的上表面和下表面。另一方面，在第二外围电路区域PA2中，导电层160的上表面和下表面可以在凹入部分D之上凹入。导电层160可以包括各种导电材料，例如，诸如铂(Pt)、钨(W)、铝(Al)、铜(Cu)和钽(Ta)的金属，诸如钛氮化物(TiN)和钽氮化物(TaN)的金属氮化物，或者它们的组合。
参照图1、图6A和图6B，通过使用具有在第二方向上延伸的线形的掩模图案(未示出)作为刻蚀阻挡物，可以刻蚀导电层160和初始第一存储单元130，并且因此可以形成第二线路160A和第一存储单元130A。
第二线路160A可以具有在平面视图中在第二方向上延伸的线形，并且可以与在第二方向上排列的两个单元区域CA以及它们之间的第二外围电路区域PA2交叉。第二线路160A可以连接到相应的第二接触插塞150A。由于导电层160沿下轮廓形成，因此单元区域CA中的第二线路160A的上表面和下表面可以是基本上平坦的，而第二外围电路区域PA2中的第二线路160A的上表面和下表面可以凹入。
第一存储单元130A可以在平面视图中具有岛形，同时位于第一线路120和第二线路160A的每个相交处。由于第一线路120和第二线路160A仅在单元区域CA中相交，因此第一存储单元130A可以仅在单元区域CA中沿第一方向和第二方向排列成矩阵形式。第一存储单元130A在第一方向上的两侧可以与第二线路160A的两侧对准，并且第一存储单元130A在第二方向上的两侧可以与第一线路120的两侧对准。第一存储单元130A可以包括下电极131A、选择元件133A、中间电极135A、可变电阻元件137A和上电极139A的堆叠结构。
结果，可以形成具有其中第一存储单元130A位于第一线路120和第二线路160A的相交处的交叉点结构的第一堆叠ST1。
参照图1、图7A和图7B，可以形成填充第二线路160A之间的空间和第一存储单元130A之间的空间的第三层间绝缘层170。通过形成具有足以填充第二线路160A之间和第一存储单元130A之间的空间的厚度的绝缘材料，并且随后执行平坦化工艺直到单元区域CA中的第二线路160A的上表面露出，可以形成第三层间绝缘层170。第三层间绝缘层170可以包括各种绝缘材料，诸如硅氧化物、硅氮化物或者它们的组合。
此时，在第二外围电路区域PA2中，第三层间绝缘层170可以填充由第二线路160A的凹入的上表面形成的空间。第三层间绝缘层170的上表面可以具有与单元区域CA中的第二线路160A的上表面相同的高度。
结果，图7A和图7B的结构可以在单元区域CA和第二外围电路区域PA2中提供基本上平坦的上表面。
参照图1、图8A和图8B，可以在图7A和图7B的结构之上形成第三线路260和初始第二存储单元230。在平面视图中，第三线路260和初始第二存储单元230可以具有在第二方向上延伸的线形，并且可以与在第二方向上排列的两个单元区域CA和它们之间的第二外围电路区域PA2交叉。此外，在平面视图中，第三线路260和初始第二存储单元230可以以一对一的对应关系与第二线路160A交叠并且对应。
在单元区域CA中，第三线路260的下表面可以接触第二线路160A的上表面。此外，在第二外围电路区域PA2中，第三线路260的下表面可以接触第三层间绝缘层170的上表面。也就是说，在第二外围电路区域PA2中，第三线路260的下表面可以与第二线路160A的上表面间隔开。
通过沉积用于形成第三线路260的导电层和用于形成初始第二存储单元230的材料层、并且随后使用具有在第二方向上延伸的线形的掩模图案作为刻蚀阻挡物来刻蚀该导电层和该材料层，可以形成如上文所述的第三线路260和初始第二存储单元230。第三线路260可以包括各种导电材料，例如，诸如铂(Pt)、钨(W)、铝(Al)、铜(Cu)和钽(Ta)的金属，诸如钛氮化物(TiN)和钽氮化物(TaN)的金属氮化物，或者它们的组合。
由于第三线路260与第二线路160A交叠和接触，因此第二线路160A和第三线路260可以用作单个线路。也就是说，第二线路160A和第三线路260可以用于向第一堆叠ST1的第一存储单元130A的一端以及向稍后将描述的第二堆叠(参见图10A和图10B中的230A和ST2)的第二存储单元的一端传输电压或电流。也就是说，第二线路160A和第三线路260可以用作第一堆叠ST1和第二堆叠ST2的公共线路。
线形的初始第二存储单元230可以在后续工艺中被图案化以转变为岛形的第二存储单元(参见图1的230A)。初始第二存储单元230可以具有多层结构。作为一个示例，初始第二存储单元230可以具有与初始第一存储单元130基本上相同的结构。也就是说，在初始第二存储单元230中，可以从底部到顶部顺次堆叠下电极层231、选择元件层233、中间电极层235、可变电阻层237和上电极层239。然而，本公开内容不限于该实施方式。在另一实施方式中，初始第二存储单元230可以具有与初始第一存储单元130对称的结构，第二线路160A和第三线路260置于它们之间。也就是说，在初始第二存储单元230中，可以从顶部到底部顺次堆叠下电极层231、选择元件层233、中间电极层235、可变电阻层237和上电极层239。
随后，可以形成填充在第三线路260之间和初始第二存储单元230之间的第四层间绝缘层270。通过沉积具有足以填充第三线路260之间的空间和初始第二存储单元230之间的空间的厚度的绝缘材料、并且随后执行平坦化工艺以使初始第二存储单元230的上表面露出，可以形成第四层间绝缘层270。
参照图1、图9A和图9B，可以在图8A和图8B的结构之上形成用于形成第四线路的导电层220。导电层220可以包括各种导电材料，例如，诸如铂(Pt)、钨(W)、铝(Al)、铜(Cu)和钽(Ta)的金属，诸如钛氮化物(TiN)和钽氮化物(TaN)的金属氮化物，或者它们的组合。
参照图1、图10A和图10B，通过使用具有在第一方向上延伸的线形的掩模图案(未示出)作为刻蚀阻挡物来刻蚀导电层220和初始第二存储单元230，可以形成第四线路220A和第二存储单元230A。
第四线路220A可以具有在第一方向上延伸的线形，并且在平面视图中与在第一方向上排列的两个单元区域CA和它们之间的第一外围电路区域PA1交叉。第四线路220A可以在平面视图中分别与第一线路120交叠。
在平面视图中，第二存储单元230A可以具有岛形，并且可以位于第三线路260和第四线路220A的每个相交处。再者，第二存储单元230A可以在平面视图中分别与第一存储单元130A交叠。因此，第二存储单元230A可以仅在单元区域CA中沿第一方向和第二方向排列成矩阵形式。第二存储单元230A在第一方向上的两侧可以与第三线路260的两侧对准，并且第二存储单元230A在第二方向上的两侧可以与第四线路220A的两侧对准。第二存储单元230A可以包括下电极231A、选择元件233A、中间电极235A、可变电阻元件237A和上电极239A的堆叠结构。
因此，可以形成第二堆叠ST2，其具有其中第二存储单元230A位于第三线路260和第四线路220A的相交处的交叉点结构。
通过上述工艺可以制造本实施方式的半导体存储器。
回来参照图1、图10A和图10B，本实施方式的半导体存储器可以包括：衬底100，其包括单元区域CA、第一外围电路区域PA1和第二外围电路区域PA2；第一线路120，其设置在衬底100之上并且在第一方向上延伸跨越单元区域CA和第一外围电路区域PA1；第二线路160A，其设置在第一线路120之上以与第一线路120间隔开并且在第二方向上延伸跨越单元区域CA和第二外围电路区域PA2；第一存储单元130A，其位于其中第一线路120和第二线路160A彼此相交的单元区域CA中的第一线路120和第二线路160A之间的相交处；第三线路260，其设置在第二线路160A之上并且分别与第二线路160A交叠；第四线路220A，其设置在第三线路260之上与第三线路260间隔开并且分别与第一线路120交叠；以及第二存储单元230A，其位于其中第三线路260和第四线路220A彼此相交的单元区域CA中的第三线路260和第四线路220A之间的相交处。第一线路120可以通过第一线路120下面设置在第一外围电路区域PA1中并且连接到第一线路120的第一接触插塞110连接到衬底100的一部分。此外，第二线路160A可以通过第二线路160A下面设置在第二外围电路区域PA2中并且连接到第二线路160A的第二接触插塞150A而连接到衬底100的一部分。
第二线路160A可以沿下轮廓形成。也就是说，第二线路160A可以接触单元区域CA中的第一存储单元130A和第二层间绝缘层140的上表面，并且可以接触第二外围电路区域PA2中的第二层间绝缘层140和第二接触插塞150A的上表面。这里，在第二线路160A下面，单元区域CA中的第一存储单元130A和第二层间绝缘层140的上表面可以是基本上平坦的，而第二外围电路区域PA2中的第二层间绝缘层140和第二接触插塞150A的上表面可以低于第一存储单元130A的上表面以形成凹入部分D。第二线路160A的下表面和/或上表面在单元区域CA中可以是基本上平坦的，而第二线路160A的下表面和/或上表面在第二外围电路区域PA2中较之在单元区域CA中可以是凹入的。
第三线路260的位于单元区域CA之上的部分可以接触第二线路160A的上表面。另一方面，第三线路260的位于第二外围电路区域PA2之上的另一部分可以与第二线路160A的上表面间隔开。第三层间绝缘层170可以埋入在第三线路260和第二线路160A之间的空间中以防止第三线路260降低。
第二线路160A和第三线路260可以是第一堆叠ST1和第二堆叠ST2的公共线路。例如，当第一线路120和第四线路220A用作字线时，第二线路160A和第三线路260可以用作公共位线。相反，当第一线路120和第四线路220A用作位线时，第二线路160A和第三线路260可以用作公共字线。
如上文所述的半导体存储器及其制造方法可以具有如下优点。
首先，通过在第二外围电路区域PA2中将用作公共线路的第二线路160A和第三线路260间隔开，并且特别地，在第二接触插塞150A之上的区域中将第二线路160A和第三线路260间隔开，从衬底100传送到第一存储单元130A的上端或者第二存储单元230A的下端的电流路径的电阻可以增大。在该情况下，可以减小或阻止过冲电流/尖峰电流。结果，可以防止对第一存储单元130A和/或第二存储单元230A的损坏，从而改善半导体存储器的操作特性。
为了参考，作为比较例，如果第二线路160A和第三线路260在整个区域中接触，则可以形成穿过衬底100、第二接触插塞150A、第二线路160A和第三线路260以及第一存储单元130A的上端或者第二存储单元230A的下端的电流路径。另一方面，如在本实施方式中的那样，如果第二线路160A和第三线路260在第二外围电路区域PA2中彼此间隔开，则可以形成穿过衬底100、第二接触插塞150A、第二外围电路区域PA2中的第二线路160A、单元区域CA中的第二线路160A和第三线路260以及第一存储单元130A的上端或者第二存储单元230A的下端的电流路径。在本实施方式中，由于在第二外围电路区域PA2中形成仅通过第二线路160A的电流路径，因此相对于比较例可以增大电流路径的电阻。
此外，当第二线路160A的薄层电阻(sheet resistance)增大时，可以进一步增强如上文所述的对过冲电流/尖峰电流的减小/阻止效果。第二线路160A的薄层电阻可以大于第三线路260的薄层电阻。为此，第二线路160A可以由具有高于第三线路260的电阻的材料形成，或者第二线路160A的厚度可以小于第三线路260的厚度。然而，本公开内容不限于此，并且第二线路160A和第三线路260的薄层电阻可以各种调整以改善本实施方式的半导体存储器的各种操作特性。例如，第三线路260的薄层电阻可以大于第二线路160A的薄层电阻，或者这些薄层电阻可以相同。
此外，在如上文所述增大电流路径的电阻时，不需要形成额外的电阻器的工艺。再者，不需要掩模和刻蚀工艺。这是因为由于单元区域CA和第二外围电路区域PA2之间的图案密度的差异，出现了第二外围电路区域PA2中的沉陷现象。如果仅调整平坦化工艺时间，则可以出现第二外围电路区域PA2中的沉陷。因此，存在如上文所述的半导体存储器容易实现的优点。
总之，通过根据本实施方式的半导体存储器及其制造方法，可以改善半导体存储器的操作特性并且简化半导体存储器的制造工艺。
图11至图13是示出根据本公开内容的另一实施方式的半导体存储器及其制造方法的视图。图11至图13是基于沿图1的线A-A'截取的剖面而示出的。在下文中，描述将集中于与上述实施方式的差异。此外，与上述实施方式实质上相同的部件由相同的附图标记表示。
首先，可以执行图2A和图2B的工艺。结果，可以在衬底之上形成第一层间绝缘层105，并且可以在第一层间绝缘层105之上形成其中第一线路120和初始第一存储单元130堆叠的结构。
随后，可以在单元区域CA中形成填充在第一线路120和初始第一存储单元130的堆叠结构之间的单元绝缘层142。单元绝缘层142可以由具有低热导率的材料(即低K材料)形成。当在第一存储单元130A的操作期间生成或需要热时，例如当可变电阻层137包括相变材料时，单元绝缘层142可以防止热损耗或者传输到相邻的第一存储单元130A。当热损耗增大时，第一存储单元130A的操作期间更多的热可能被需要。此外，当传输到相邻的第一存储单元130A的热增大时，相邻的第一存储单元130A中存储的数据，即相邻的第一存储单元130A的相位，可能意外地改变。因此，低K材料可以用作单元绝缘层142。单元绝缘层142的热导率可以低于第一层间绝缘层105或者稍后将描述的外围电路绝缘层(参见图13的144)的热导率。作为一个示例，单元绝缘层142可以具有低于硅氧化物的热导率。此外，作为一个示例，单元绝缘层142可以包括含有硅和碳的绝缘材料，例如SiOC、SiOCH、SiOCHN、SiC、SiCON或SiCN。该绝缘材料可以是有待在后续工艺中被固化的可流动材料。
单元绝缘层142可以通过如下工艺形成。首先，可以在第一层间绝缘层105之上将绝缘材料形成至足以覆盖第一线路120和初始第一存储单元130的堆叠结构的厚度，并且随后可以执行平坦化工艺，诸如化学机械研磨(CMP)。在本实施方式中，可以执行平坦化工艺以使初始第一存储单元130的上表面露出。随后，可以使用覆盖单元区域CA并且开放第一外围电路区域PA1和第二外围电路区域PA2的掩模(未示出)来去除第一外围电路区域PA1和第二外围电路区域PA2的绝缘材料。结果，可以仅在单元区域CA中形成填充在第一线路120之间和初始第一存储单元130之间的单元绝缘层142。
由于用作单元绝缘层142的低K材料因其高吸湿性而易于损耗、以及固化期间的高收缩度引起应力，因此可以执行以上去除第一外围电路区域PA1和第二外围电路区域PA2的单元绝缘层142的工艺。因此，单元绝缘层142可以仅存在于用于改善操作特性的单元区域CA中，并且可以在其他区域中被去除。
参照图12，可以将外围电路绝缘层144形成至足以填充第一外围电路区域PA1和第二外围电路区域PA2的厚度。外围电路绝缘层144可被形成为具有覆盖单元绝缘层142的厚度。外围电路绝缘层144可以包括各种绝缘材料，诸如硅氧化物、硅氮化物或者它们的组合。特别地，外围电路绝缘层144可以由具有高于单元绝缘层142的热导率的绝缘材料形成。
随后，在第二外围电路区域PA2中，可以形成穿透外围电路绝缘层144和第一层间绝缘层105的接触孔145以使衬底100的一部分露出，并且随后可以形成具有足以填充接触孔145的厚度的导电层150。
参照图13，可以对导电层150和外围电路绝缘层144执行平坦化工艺，使得初始第一存储单元130的上表面露出。
结果，可以形成填充在接触孔145中的第二接触插塞150A。再者，外围电路绝缘层144可被从单元区域CA去除，使得单元绝缘层142仅存在于单元区域CA中。
在单元区域CA中，单元绝缘层142的上表面可以位于等于或者相似于初始第一存储单元130的上表面的高度的高度处。另一方面，在第二外围电路区域PA2中，外围电路绝缘层144和第二接触插塞150A的上表面可以凹入以形成凹入部分D。
由于后续工艺可以与上述实施方式基本上相同，因此将省略其详细描述。尽管没有示出，但是与单元绝缘层142基本上相同的具有低热导率的材料可以形成在第二堆叠(参见图10A和图10B中的ST2)的单元区域CA中。
图14至图16是示出根据本公开内容的另一实施方式的半导体存储器及其制造方法的视图。图14至图16是基于沿图1的线A-A'截取的剖面而示出的。在下文中，描述将集中于与上述实施方式的差异。此外，与上述实施方式基本上相同的部件由相同的附图标记表示。
首先，在执行图2A至图3B的工艺之后，可以对导电层150和第二层间绝缘层140执行平坦化工艺，使得初始第一存储单元130的上表面露出。结果，可以形成填充在接触孔145中的第二接触插塞150A'。
此时，不同于图4A和图4B的结构，在本平坦化工艺中，第二外围电路区域PA2可以不充分凹入。例如，如图14中所示，单元区域CA中的第二层间绝缘层140的上表面的高度可以与第二外围电路区域PA2中的第二层间绝缘层140的上表面的高度基本上相同。在该情况中，当平坦化工艺的配方被调整或者单元区域CA和第二外围电路区域PA2之间的图案密度差异极小时，可以出现无充分凹入。
然而，在一个实施方式中，在第二外围电路区域PA2中将第三线路和第二线路的至少一部分离开可以是有利的。特别地，第二接触插塞150A'之上的第二线路和第三线路的分离可以提供益处。因此，可以执行下方的图15的后继工艺。
参照图15，在第二外围电路区域PA2中第二层间绝缘层140的上部和第二接触插塞150A'的上部可以去除。上部被去除的第二接触插塞150A'由附图标记150A"表示。结果，较之单元区域CA中的初始第一存储单元130和第二层间绝缘层140的上表面，第二外围电路区域PA2中的第二层间绝缘层140和第二接触插塞150A"的上表面可以降低。
在本工艺中，使第二外围电路区域PA2露出并且覆盖剩余区域(即单元区域CA和第一外围电路区域PA1)的掩模图案(未示出)可被用作刻蚀阻挡物。使用该掩模图案可以将第二外围电路区域PA2中的第二层间绝缘层140和第二接触插塞150A'刻蚀到预定深度。
在上述实施方式中，由于使用平坦化工艺，因此第二外围电路区域PA2的凹入部分的高度可以朝向中心下降。另一方面，在本实施方式中，由于使用掩模和刻蚀工艺，因此第二外围电路区域PA2的凹入部分的高度可以基本上恒定。
参照图16，可以在图15的结构之上形成用于形成第二线路的导电层160'。
导电层160'可以沿位于导电层160'下面的结构的轮廓形成。也就是说，导电层160'可以沿第二层间绝缘层140的上表面、初始第一存储单元130的上表面和第二接触插塞150A"的上表面形成。此外，导电层160'可被形成为具有基本上恒定的厚度。结果，较之单元区域CA，第二外围电路区域PA2中的导电层160'的上表面和下表面可以降低。此外，在第二外围电路区域PA2中，导电层160'的上表面的一部分和/或下表面的一部分可以实质上垂直于衬底100的表面。
随后，由导电层160'的凹入的上表面形成的空间可以填充有第三层间绝缘层170'。
由于后续工艺与上述实施方式基本上相同，因此将省略其详细描述。
基于所公开的技术的以上和其他存储电路或者半导体器件可以用在广泛的器件或系统中。图17至图20提供了能够实现本文公开的存储电路的器件或系统的一些示例。
图17是实现基于所公开的技术的存储电路的微处理器的配置示图的示例。
参照图17，微处理器1000可以执行用于控制和调节从各种外部装置接收数据、处理数据和将处理结果输出到外部装置的一系列处理的任务。微处理器1000可以包括存储部1010、运算部1020、和控制部1030等。微处理器1000可以是各种数据处理单元，诸如中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)和应用处理器(AP)。
存储部1010是作为处理器寄存器、或寄存器等在微处理器1000中存储数据的部件。存储部1010可以包括各种寄存器，诸如数据寄存器、地址寄存器、以及浮点寄存器等。存储部1010可以执行临时存储的功能，临时存储：运算部1020要对其执行运算的数据、执行运算的结果数据以及用于执行运算的数据被存储在的地址。
存储部1010可以包括根据实施方式的上述半导体器件中的一个或更多个。例如，存储部1010可以包括：衬底，其包括单元区域、设置在单元区域的在第一方向上的第一侧的第一外围电路区域和设置在单元区域的在与第一方向交叉的第二方向上的第二侧的第二外围电路区域；多个第一线路，其设置在衬底之上并且在第一方向上延伸跨越单元区域和第一外围电路区域；多个第二线路，其设置在第一线路之上并且在第二方向上延伸跨越单元区域和第二外围电路区域；接触插塞，其设置在第二外围电路区域中并且具有耦接到第二线路的上表面；多个第三线路，其设置在第二线路之上并且分别与第二线路交叠；多个第四线路，其设置在第三线路之上并且分别与第一线路交叠；多个第一存储单元，其设置在单元区域中并且在第一线路和第二线路之间位于第一线路和第二线路的相交处；以及多个第二存储单元，其设置在单元区域中并且在第三线路和第四线路之间位于第三线路和第四线路的相交处，其中第三线路的位于单元区域中的第一部分接触第二线路，并且第三线路的位于接触插塞之上的第二部分与第二线路间隔开。藉此，在存储部1010中，可以改善操作特性和制造工艺。因此，可以改善微处理器1000的操作特性。
运算部1020可以根据控制部1030对命令解码的结果执行四个算术运算或逻辑运算。运算部1020可以包括至少一个算术逻辑单元(ALU)等。
控制部1030可以从存储部1010、运算部1020和微处理器1000的外部装置接收信号，执行提取、命令解码以及微处理器1000的信号输入和输出的控制，并且执行由程序表示的处理。
根据本实施方式的微处理器1000可以额外包括缓存存储部1040，其可以临时存储要从不同于存储部1010的外部装置输入或者要输出到外部装置的数据。在该情况下，缓存存储部1040可以通过总线接口1050与存储部1010、运算部1020和控制部1030交换数据。
图18是实现基于所公开的技术的存储电路的处理器的配置示图的示例。
参照图18，处理器1100可以通过包括不同于上述微处理器1000的功能的各种功能来改善性能和实现多功能。处理器1100可以包括用作微处理器的核心部1110、用于临时存储数据的缓存存储部1120和用于在内部器件和外部器件之间传输数据的总线接口1130。处理器1100可以包括各种芯片上系统(SoC)，诸如多核处理器、图形处理单元(GPU)和应用处理器(AP)。
本实施方式的核心部1110是执行从外部装置输入的数据的算术逻辑运算的部件，并且可以包括存储部1111、运算部1112和控制部1113。存储部1111、运算部1112和控制部1113可以与存储部1010、运算部1020和控制部1030基本上相同。
缓存存储部1120是临时存储数据以补偿以高速操作的核心部1110和以低速操作的外部装置之间的数据处理速度的差异的部件。缓存存储部1120可以包括初级存储区段1121和二级存储区段1122。此外，缓存存储部1120可以在需要高存储容量的情况下包括三级存储区段1123。作为偶发需求，缓存存储部1120可以包括数目增大的存储区段。即是说，缓存存储部1120中包括的存储区段的数目可以根据设计改变。初级存储区段1121、二级存储区段1122和三级存储区段1123存储和辨别数据的速度可以相同或不同。在相应的初级存储区段1121、二级存储区段1122和三级存储区段1123的速度不同的情况下，初级存储区段1121的速度可以最大。缓存存储部1120的初级存储区段1121、二级存储区段1122和三级存储区段1123中的至少一个存储区段可以包括根据实施方式的上述半导体器件中的一个或更多个。例如，缓存存储部1120可以包括：衬底，其包括单元区域、设置在单元区域的在第一方向上的第一侧的第一外围电路区域和设置在单元区域的在与第一方向交叉的第二方向上的第二侧的第二外围电路区域；多个第一线路，其设置在衬底之上并且在第一方向上延伸跨越单元区域和第一外围电路区域；多个第二线路，其设置在第一线路之上并且在第二方向上延伸跨越单元区域和第二外围电路区域；接触插塞，其设置在第二外围电路区域中并且具有耦接到第二线路的上表面；多个第三线路，其设置在第二线路之上并且分别与第二线路交叠；多个第四线路，其设置在第三线路之上并且分别与第一线路交叠；多个第一存储单元，其设置在单元区域中并且在第一线路和第二线路之间位于第一线路和第二线路的相交处；以及多个第二存储单元，其设置在单元区域中并且在第三线路和第四线路之间位于第三线路和第四线路的相交处，其中第三线路的位于单元区域中的第一部分接触第二线路，并且第三线路的位于接触插塞之上的第二部分与第二线路间隔开。藉此，在缓存存储部1120中可以改善操作特性和制造工艺。因此，可以改善处理器1100的操作特性。
尽管在该实施方式中示出了所有初级存储区段1121、二级存储区段1122和三级存储区段1123均配置在缓存存储部1120内部，但是缓存存储部1120的初级存储区段1121、二级存储区段1122和三级存储区段1123中的至少一个可以配置在核心部1110外部，并且可以补偿核心部1110和外部装置之间的数据处理速度的差异。
总线接口1130是连接核心部1110、缓存存储部1120和外部装置并且允许高效地传送数据的部件。
根据本实施方式的处理器1100可以包括多个核心部1110，并且多个核心部1110可以共享缓存存储部1120。多个核心部1110和缓存存储部1120可以直接连接或者通过总线接口1130连接。多个核心部1110可以按照与核心部1110的上述配置相同的方式配置。每个核心部1110中的存储区段可被配置成通过总线接口1130而与核心部110外部的存储区段共享。
根据本实施方式的处理器1100还可以包括存储数据的嵌入存储部1140、能够以有线方式或无线方式向外部装置传送数据和从外部装置接收数据的通信模块部1150、驱动外部存储器件的存储器控制部1160、以及处理在处理器1100中处理的数据或者从外部输入器件输入的数据并且将经处理的数据输出到外部接口装置等的媒体处理部1170。此外，处理器1100可以包括多个各种模块和器件。在该情况下，所添加的多个模块可以通过总线接口1130而与核心部1110和缓存存储部1120交换数据以及彼此交换数据。
嵌入存储部1140不仅可以包括易失性存储器，而且可以包括非易失性存储器。易失性存储器可以包括动态随机存取存储器(DRAM)、移动DRAM、静态随机存取存储器(SRAM)和具有与上述存储器相似的功能的存储器等。非易失性存储器可以包括只读存储器(ROM)、NOR闪速存储器、NAND闪速存储器、相变随机存取存储器(PRAM)、电阻随机存取存储器(RRAM)、自旋转移矩随机存取存储器(STTRAM)、磁随机存取存储器(MRAM)、具有相似功能的存储器。
通信模块部1150可以包括能够与有线网络连接的模块、能够与无线网络连接的模块或者此二者。有线网络模块可以包括局域网(LAN)、通用串行总线(USB)、以太网、诸如通过传送线路发送和接收数据的各种器件的电力线通信(PLC)等。无线网络模块可以包括红外数据协会(IrDA)。码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线LAN、ZigBee、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带互联网(Wibro)、高速下行链路分组接入(HSDPA)、宽带CDMA(WCDMA)、诸如通过传送线路发送和接收数据的各种器件的超宽带(UWB)等。
存储器控制部1160管理和处理在处理器1100和根据不同的通信标准操作的外部存储器件之间传送的数据。存储器控制部1160可以包括各种存储器控制器，例如可以控制集成设备电子装置(IDE)、串行高级技术附连(SATA)、小型计算机系统接口(SCSI)、独立硬盘冗余阵列(RAID)、固态硬盘(SSD)、外部SATA(eSATA)、个人计算机存储器卡国际协会(PCMCIA)、通用串行总线(USB)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(micro SD)卡、安全数字高容量(SDHC)卡、存储器棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入MMC(eMMC)、紧凑闪速(CF)卡等的器件。
媒体处理部1170可以处理在处理器1100中处理的数据或者以图像、语音的形式或者其他形式从外部输入器件输入的数据，并且将数据输出到外部接口装置。媒体处理部1170可以包括图形处理单元(GPU)、数字信号处理器(DSP)、高分辨率音频器件(HD音频)、以及高分辨率多媒体接口(HDMI)控制器等。
图19是实现基于所公开的技术的存储电路的系统的配置示图的示例。
参照图19，作为用于处理数据的设备的系统1200可以执行输入、处理、输出、通信、存储等以执行一系列数据操纵。系统1200可以包括处理器1210、主存储器件1220、辅助存储器件1230、以及接口装置1240等。本实施方式的系统1200可以是使用处理器操作的各种电子系统，诸如计算机、服务器、个人数字助理(PDA)、便携式计算机、上网本、无线电话、移动电话、智能电话、数字音乐播放器、便携式多媒体播放器(PMP)、摄像装置、全球定位系统(GPS)、视频相机、录音机、远程信息处理装置、音频视觉(AV)系统、以及智能电视等。
处理器1210可以针对系统1200中存储的数据对输入命令解码并且处理运算、比较等，以及控制这些运算。处理器1210可以与上述微处理器1000或上述处理器1100基本上相同。
主存储器件1220是在运行程序时能够临时存储、调用和运行来自辅助存储器件1230的程序代码或者数据、以及即使在供电被切断时仍能够保存所记忆的内容的存储器件。辅助存储器件1230是用于存储程序代码或数据的存储器件。在辅助存储器件1230的速度比主存储器件1220慢时，辅助存储器件1230可以存储更大量的数据。主存储器件1220或辅助存储器件1230可以包括根据实施方式的上述半导体器件中的一个或更多个。例如，主存储器件1220或辅助存储器件1230可以包括：衬底，其包括单元区域、设置在单元区域的在第一方向上的第一侧的第一外围电路区域和设置在单元区域的在与第一方向交叉的第二方向上的第二侧的第二外围电路区域；多个第一线路，其设置在衬底之上并且在第一方向上延伸跨越单元区域和第一外围电路区域；多个第二线路，其设置在第一线路之上并且在第二方向上延伸跨越单元区域和第二外围电路区域；接触插塞，其设置在第二外围电路区域中并且具有耦接到第二线路的上表面；多个第三线路，其设置在第二线路之上并且分别与第二线路交叠；多个第四线路，其设置在第三线路之上并且分别与第一线路交叠；多个第一存储单元，其设置在单元区域中并且在第一线路和第二线路之间位于第一线路和第二线路的相交处；以及多个第二存储单元，其设置在单元区域中并且在第三线路和第四线路之间位于第三线路和第四线路的相交处，其中第三线路的位于单元区域中的第一部分接触第二线路，并且第三线路的位于接触插塞之上的第二部分与第二线路间隔开。藉此，在主存储器件1220或辅助存储器件1230中可以改善操作特性和制造工艺。因此，可以改善系统1200的操作特性。
再者，主存储器件1220或辅助存储器件1230可以包括存储系统(参见图20的附图标记1300)，附加包括上述半导体器件、或者不包括上述半导体器件。
接口装置1240可以执行本实施方式的系统1200和外部装置之间的命令和数据的交换。接口装置1240可以是小键盘、键盘、鼠标、扬声器、麦克风、显示器、各种人机接口装置(HID)、以及通信装置等。通信装置可以与上述通信模块部1150基本上相同。
图20是实现基于所公开的技术的存储电路的存储系统的配置示图的示例。
参照图20，存储系统1300可以包括作为用于存储数据的部件的具有非易失特性的存储器1310、控制存储器1310的控制器1320、用于与外部装置连接的接口1330、以及用于临时存储数据以高效地在接口1330和存储器1310之间传输数据的缓冲存储器1340。存储系统1300可以简单地意指用于存储数据的存储器，并且还可以意指用于长期保存所存储的数据的数据存储装置。存储系统1300可以是诸如固态硬盘(SSD)等的硬盘类型，以及诸如通用串行总线存储器(USB存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(microSD)卡、安全数字高容量(SDHC)卡、存储器棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入MMC(eMMC)、以及紧凑闪速(CF)卡等的卡类型。
存储器1310或缓冲存储器1340可以包括根据实施方式的上述半导体器件中的一个或更多个。例如，存储器1310或缓冲存储器1340可以包括：衬底，其包括单元区域、设置在单元区域的在第一方向上的第一侧的第一外围电路区域和设置在单元区域的在与第一方向交叉的第二方向上的第二侧的第二外围电路区域；多个第一线路，其设置在衬底之上并且在第一方向上延伸跨越单元区域和第一外围电路区域；多个第二线路，其设置在第一线路之上并且在第二方向上延伸跨越单元区域和第二外围电路区域；接触插塞，其设置在第二外围电路区域中并且具有耦接到第二线路的上表面；多个第三线路，其设置在第二线路之上并且分别与第二线路交叠；多个第四线路，其设置在第三线路之上并且分别与第一线路交叠；多个第一存储单元，其设置在单元区域中并且在第一线路和第二线路之间位于第一线路和第二线路的相交处；以及多个第二存储单元，其设置在单元区域中并且在第三线路和第四线路之间位于第三线路和第四线路的相交处，其中第三线路的位于单元区域中的第一部分接触第二线路，并且第三线路的位于接触插塞之上的第二部分与第二线路间隔开。藉此，在存储器1310或缓冲存储器1340中，可以改善操作特性和制造工艺。因此，可以改善存储系统1300的操作特性。
在附加包括上述半导体器件或者在不包括上述半导体器件的情况下，存储器1310或缓冲存储器1340可以包括诸如非易失性存储器或易失性存储器的各种存储器。
控制器1320可以控制存储器1310和接口1330之间的数据交换。为此，控制器1320可以包括用于执行用于处理通过接口1330从存储系统1300的外部输入的命令的操作等的处理器1321。
接口1330执行存储系统1300和外部装置之间的命令和数据交换。在存储系统1300是卡类型或硬盘类型的情况下，接口1330可以与具有卡类型或硬盘类型的装置中使用的接口兼容，或者可以与上述装置的相似的装置中使用的接口兼容。接口1330可以与具有彼此不同类型的一个或更多个接口兼容。
基于本文中公开的存储器件的图17至图20中的电子装置或系统的以上示例中的特征可以在各种装置、系统或应用中实现。一些示例包括移动电话或其他便携式通信装置、平板计算机、笔记型或膝上型计算机、游戏机、智能电视机、电视机顶盒、多媒体服务器、具有或不具有无线通信功能的数字摄像装置、具有或不具有无线通信能力的腕表或其他可穿戴装置。
尽管本专利文件包含许多细节，但是这些细节不应被解释为对任何发明范围或者要求保护的范围的限制，而是相反应被解释为特定于具体发明的具体实施方式的特征的描述。在本专利文件中在分立的实施方式的背景下描述的某些特征也可以在单个实施方式中组合实现。相反，在单个实施方式的背景下描述的各种特征也可以分立地在多个实施方式中实现或者以任何适当的子组合实现。此外，尽管在上文中特征可被描述为以某些组合起作用，甚至在最初时也是如此要求权利的，但是来自要求保护的组合的一个或更多个特征在一些情况下可以从该组合脱离，并且要求保护的组合可被描述为子组合或者子组合的变型。
相似地，尽管在附图中以特定顺序示出了操作，但是这不应被理解为需要以所示出的特定顺序或者以顺次的顺序来执行这些操作，或者需要执行所有所示出的操作，以实现所期望的结果。此外，本专利文件中描述的实施方式中的各种系统部件的分划不应被理解为在所有的实施方式中都需要这样的分划。
仅描述了若干实施方式和示例。基于本专利文件中描述和示出的内容可以获得其他实施方式、增强方案和变型方案。

Claims (20)

1.一种电子装置，包括半导体存储器，所述半导体存储器包括：
衬底，其包括单元区域、设置在所述单元区域的在第一方向上的第一侧的第一外围电路区域和设置在所述单元区域的在第二方向上的第二侧的第二外围电路区域，所述第二方向与所述第一方向交叉；
多个第一线路，其设置在所述衬底之上并且在所述第一方向上延伸跨越所述单元区域和所述第一外围电路区域；
多个第二线路，其设置在所述第一线路之上并且在所述第二方向上延伸跨越所述单元区域和所述第二外围电路区域；
接触插塞，其设置在所述第二外围电路区域中并且具有耦接到所述第二线路的上表面；
多个第三线路，其设置在所述第二线路之上并且分别与所述第二线路交叠；
多个第四线路，其设置在所述第三线路之上并且分别与所述第一线路交叠；
多个第一存储单元，其设置在所述单元区域中并且在所述第一线路和所述第二线路之间位于所述第一线路和所述第二线路的相交处；以及
多个第二存储单元，其设置在所述单元区域中并且在所述第三线路和所述第四线路之间位于所述第三线路和所述第四线路的相交处，
其中，所述第三线路的位于所述单元区域中的第一部分接触所述第二线路，以及
所述第三线路的位于所述接触插塞之上的第二部分与所述第二线路间隔开。
2.如权利要求1所述的电子装置，其中，所述第二线路与所述第三线路之间的空间填充有绝缘材料。
3.如权利要求1所述的电子装置，其中，所述第三线路在所述第二外围电路区域中与所述第二线路间隔开。
4.如权利要求1所述的电子装置，其中，所述接触插塞的上表面的高度低于所述第一存储单元的上表面的高度。
5.如权利要求4所述的电子装置，其中，所述半导体存储器还包括：
层间绝缘层，其设置在所述第二线路下方，以及
其中，所述层间绝缘层的在所述第二外围电路区域中的部分和所述接触插塞包括凹入部分，所述凹入部分的高度低于所述单元区域中的所述层间绝缘层的上表面和所述第一存储单元的上表面。
6.如权利要求5所述的电子装置，其中，所述单元区域中的所述层间绝缘层的上表面与所述第一存储单元的上表面实质上共面。
7.如权利要求5所述的电子装置，其中，所述凹入部分的高度随着距所述单元区域的距离增大而减小。
8.如权利要求5所述的电子装置，其中，所述凹入部分的高度是恒定的。
9.如权利要求5所述的电子装置，其中，所述第二线路沿所述第一存储单元的上表面、所述接触插塞的上表面和所述层间绝缘层的上表面形成。
10.如权利要求9所述的电子装置，其中，所述第二线路在所述凹入部分之上具有凹入的下表面和凹入的上表面。
11.如权利要求10所述的电子装置，其中，所述半导体存储器还包括：
绝缘材料，其位于所述第二线路的凹入的上表面之上，所述绝缘材料的上表面具有与所述单元区域中的所述第二线路的上表面实质上相同的高度。
12.如权利要求11所述的电子装置，其中，所述第三线路的下表面接触所述绝缘材料的上表面和所述单元区域中的所述第二线路的上表面。
13.如权利要求1所述的电子装置，其中，所述第三线路具有平坦的下表面。
14.如权利要求1所述的电子装置，还包括：
单元绝缘层，其填充在所述单元区域中的所述第一存储单元之间；以及
外围电路绝缘层，其填充在所述第二外围电路区域中，
其中，所述单元绝缘层的热导率低于所述外围电路绝缘层的热导率。
15.如权利要求14所述的电子装置，其中，所述第一存储单元包括相变材料。
16.如权利要求1所述的电子装置，其中，所述第二线路的薄层电阻不同于所述第三线路的薄层电阻。
17.如权利要求1所述的电子装置，还包括微处理器，所述微处理器包括：
控制部，其被配置成从所述微处理器外部接收包括命令的信号，以及执行：所述命令的提取、解码、或者控制所述微处理器的信号的输入或输出；
运算部，其被配置成基于所述控制部对所述命令解码的结果来执行运算；以及
存储部，其被配置成存储：用于执行所述运算的数据、与执行所述运算的结果对应的数据、或者被执行所述运算的数据的地址，
其中，所述半导体存储器是所述微处理器中的存储部的部分。
18.如权利要求1所述的电子装置，还包括处理器，所述处理器包括：
核心部，其被配置成：基于从所述处理器的外部输入的命令，通过使用数据来执行与所述命令对应的运算；
缓存存储部，其被配置成存储：用于执行所述运算的数据、与执行所述运算的结果对应的数据、或者被执行所述运算的数据的地址；以及
总线接口，其连接在所述核心部和所述缓存存储部之间，并且被配置成在所述核心部和所述缓存存储部之间传送数据，
其中，所述半导体存储器是所述处理器中的缓存存储部的部分。
19.如权利要求1所述的电子装置，还包括处理系统，所述处理系统包括：
处理器，其被配置成对所述处理器接收到的命令解码并且基于对所述命令解码的结果来控制对信息的操作；
辅助存储器件，其被配置成存储用于对所述命令解码的程序和所述信息；
主存储器件，其被配置成从所述辅助存储器件调用和存储所述程序和所述信息，使得所述处理器在运行所述程序时使用所述程序和所述信息执行所述操作；以及
接口装置，其被配置成执行所述处理器、所述辅助存储器件和所述主存储器件中的至少一种与外部之间的通信，
其中，所述半导体存储器是所述处理系统中的所述辅助存储器件的部分或所述主存储器件的部分。
20.如权利要求1所述的电子装置，还包括存储系统，所述存储系统包括：
存储器，其被配置成存储数据并且无论供电与否都保存所存储的数据；
存储器控制器，其被配置成根据从外部输入的命令而控制针对所述存储器的数据输入和来自所述存储器的数据输出；
缓冲存储器，其被配置成缓冲在所述存储器和外部之间交换的数据；以及
接口，其被配置成执行所述存储器、所述存储器控制器和所述缓冲存储器中的至少一种与外部之间的通信，
其中，所述半导体存储器是所述存储系统中的所述存储器的部分或所述缓冲存储器的部分。
CN202110046786.0A 2020-06-24 2021-01-14 电子装置及其制造方法 Active CN113838885B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0076993 2020-06-24
KR1020200076993A KR20210158546A (ko) 2020-06-24 2020-06-24 전자 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN113838885A CN113838885A (zh) 2021-12-24
CN113838885B true CN113838885B (zh) 2024-04-23

Family

ID=78962563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110046786.0A Active CN113838885B (zh) 2020-06-24 2021-01-14 电子装置及其制造方法

Country Status (3)

Country Link
US (1) US11437395B2 (zh)
KR (1) KR20210158546A (zh)
CN (1) CN113838885B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107093612A (zh) * 2016-02-17 2017-08-25 三星电子株式会社 可变电阻存储器件及其制造方法
CN107123661A (zh) * 2016-02-25 2017-09-01 三星电子株式会社 可变电阻存储器件及半导体器件
CN109728159A (zh) * 2017-10-30 2019-05-07 爱思开海力士有限公司 包括线形选择互连的半导体存储器件及包括其的电子系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5175526B2 (ja) * 2007-11-22 2013-04-03 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR101097433B1 (ko) 2009-06-02 2011-12-23 주식회사 하이닉스반도체 상변화 메모리 장치 및 그 제조 방법
KR102610403B1 (ko) * 2016-05-04 2023-12-06 에스케이하이닉스 주식회사 3차원 구조의 반도체 메모리 장치 및 그 제조방법
KR102547947B1 (ko) * 2018-08-21 2023-06-26 삼성전자주식회사 비휘발성 메모리 장치
KR20210077316A (ko) * 2019-12-17 2021-06-25 삼성전자주식회사 가변 저항 메모리 장치
KR20210154436A (ko) * 2020-06-12 2021-12-21 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107093612A (zh) * 2016-02-17 2017-08-25 三星电子株式会社 可变电阻存储器件及其制造方法
CN107123661A (zh) * 2016-02-25 2017-09-01 三星电子株式会社 可变电阻存储器件及半导体器件
CN109728159A (zh) * 2017-10-30 2019-05-07 爱思开海力士有限公司 包括线形选择互连的半导体存储器件及包括其的电子系统

Also Published As

Publication number Publication date
US20210408030A1 (en) 2021-12-30
CN113838885A (zh) 2021-12-24
US11437395B2 (en) 2022-09-06
KR20210158546A (ko) 2021-12-31

Similar Documents

Publication Publication Date Title
US10042767B2 (en) Electronic device and method for fabricating the same
US11581486B2 (en) Electronic device and method of fabricating the same
US10276636B2 (en) Electronic device and method for fabricating the same
US9876162B2 (en) Electronic device including a semiconductor memory having variable resistance structure with magnetic correction layer
US20220278275A1 (en) Electronic device and method for fabricating the same
US10181444B2 (en) Electronic device and method for fabricating the same
US9887353B2 (en) Electronic device and method for fabricating the same
US11271039B2 (en) Electronic device and method for fabricating the same
US11637146B2 (en) Electronic device and method for fabricating the same
US11723214B2 (en) Electronic device and method for fabricating the same
US11903220B2 (en) Electronic device and method for fabricating the same
CN113838885B (zh) 电子装置及其制造方法
US11568928B2 (en) Electronic device
US20220375995A1 (en) Electronic device and method for fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant