CN113811078A - 封装结构的制作方法及封装结构 - Google Patents

封装结构的制作方法及封装结构 Download PDF

Info

Publication number
CN113811078A
CN113811078A CN202010536978.5A CN202010536978A CN113811078A CN 113811078 A CN113811078 A CN 113811078A CN 202010536978 A CN202010536978 A CN 202010536978A CN 113811078 A CN113811078 A CN 113811078A
Authority
CN
China
Prior art keywords
shielding
carrier plate
layer
electronic component
packaging layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010536978.5A
Other languages
English (en)
Inventor
周进群
张云川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shennan Circuit Co Ltd
Original Assignee
Shennan Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shennan Circuit Co Ltd filed Critical Shennan Circuit Co Ltd
Priority to CN202010536978.5A priority Critical patent/CN113811078A/zh
Publication of CN113811078A publication Critical patent/CN113811078A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes

Abstract

本申请提供一种封装结构的制作方法及封装结构。该方法包括:将若干电子元器件贴装在载板的第一表面;在载板的第一表面设置预制封装层,预制封装层包括依次层压的封装层和屏蔽层,且封装层粘结载板并将电子元器件覆盖;在预制封装层上开设若干环形槽,其中,环形槽从预制封装层远离载板的一侧表面延伸至预制封装层与载板粘结的一侧表面,且每个环形槽中设置有一个电子元器件;在环形槽中填充屏蔽材料,以与屏蔽层配合形成电子元器件的屏蔽腔。该方法不仅能够避免载板上各个电子元器件之间出现信号干扰的问题,且加工流程较短,同时,制作所得的屏蔽腔不会占用太多载板的表面面积,有利于产品朝小型化发展。

Description

封装结构的制作方法及封装结构
技术领域
本发明涉及半导体封装技术领域,尤其涉及一种封装结构的制作方法及封装结构。
背景技术
PCB板又称印刷电路板,是电子元器件电气连接的提供者,其上一般会贴装若干电子元器件,以实现各个电子元器件之间的电气连接,但PCB板上的各个电子元器件易发生信号干扰。
目前,为了防止贴装在PCB板上的各个电子元器件发生信号干扰,一般会在每个电子元器件的外围焊接一金属屏蔽外壳,以将电子元器件包裹在金属屏蔽外壳的内部,进而通过金属屏蔽外壳对各个电子元器件的信号进行屏蔽。
然而,该方法的加工流程较多,且由于金属屏蔽外壳需要进行焊接固定,其与电子元器件需要保持一定的距离,从而使得金属屏蔽外壳的尺寸较大,将其罩设在电子元器件的外围后会大大占用PCB板的表面面积,进而使得贴装相同数量的电子元器件需要较大面积的PCB板,不利于产品朝小型化发展。
发明内容
本申请提供一种封装结构的制作方法及封装结构,该封装结构的制作方法不仅能够避免载板上各个电子元器件之间出现信号干扰问题,且加工流程较短,同时,制作所得的屏蔽腔不会占用太多载板的表面面积,有利于产品朝小型化发展。
为解决上述技术问题,本申请采用的一个技术方案是:提供一种封装结构的制作方法,该方法包括:将若干电子元器件贴装在载板的第一表面;在载板的第一表面设置预制封装层,预制封装层包括依次层压的封装层和屏蔽层,且封装层粘结载板并将电子元器件覆盖;在预制封装层上开设若干环形槽,其中,环形槽从预制封装层远离载板的一侧表面延伸至预制封装层与载板粘结的一侧表面,且每个环形槽中设置有一个电子元器件;在环形槽中填充屏蔽材料,以与屏蔽层配合形成电子元器件的屏蔽腔。
其中,载板的制备方法具体包括:提供载板;其中,载板包括基板和设置在基板至少一表面上的金属层;对载板的至少一表面上的金属层进行图形化处理,以形成若干外接引脚;将若干电子元器件贴装在载板的第一表面的步骤包括:将若干电子元器件与外接引脚连接。
其中,在载板的第一表面设置预制封装层的步骤具体包括:在载板的第一表面依次设置绝缘材料和铜箔;通过层压使绝缘材料和铜箔形成预制封装层。
其中,在环形槽中填充屏蔽材料的步骤具体包括:在环形槽中填充金属材料,以形成环形墙;环形墙与屏蔽层电连接。
其中,进一步包括:去除环形槽远离载板的一端开口周围的部分屏蔽层,以形成间隔设置的若干屏蔽盖;其中,屏蔽盖与环形墙接触形成屏蔽腔。
为解决上述技术问题,本申请采用的另一个技术方案是:提供一种封装结构,该封装结构包括载板、若干电子元器件及封装层;其中,若干电子元器件贴装在载板的第一表面;封装层粘结第一表面上,且封装层上形成有若干屏蔽腔,电子元器件设置在屏蔽腔内。
其中,屏蔽腔环形墙和屏蔽盖,其中,环形墙设置在载板靠近电子元器件的一侧表面并围绕电子元器件,用于从电子元器件的四周对电子元器件进行屏蔽;屏蔽盖盖设在环形墙远离载板的一端开口处且与环形墙电连接,用于从电子元器件远离载板的一侧表面对电子元器件进行屏蔽。
其中,封装层定义若干环形槽,每个环形槽从封装层远离载板的一侧表面延伸至封装层与载板粘结的一侧表面,且每个环形槽环绕一个电子元器件设置;屏蔽腔包括屏蔽盖以及填充在环形槽内的屏蔽材料,屏蔽盖设置在封装层远离载板的一侧表面,将环形槽覆盖且与屏蔽材料电连接。
其中,环形墙和屏蔽盖的材质为金属。
其中,进一步包括设置于封装层上的功能层,功能层将封装层覆盖。
本申请提供的封装结构的制作方法及封装结构,该封装结构的制作方法通过将若干电子元器件贴装在载板的第一表面,以实现各个电子元器件之间的电连接;然后在载板的第一表面设置预制封装层,将预制封装层设置成包括封装层和屏蔽层,以通过封装层将电子元器件覆盖;之后再在预制封装层上开设若干环形槽,并使环形槽从预制封装层远离载板的一侧表面延伸至预制封装层与载板粘结的一侧表面,然后在环形槽中填充屏蔽材料,以与屏蔽层配合形成电子元器件的屏蔽腔;其中,由于每个环形槽中设置有一个电子元器件,从而使形成的每个屏蔽腔内仅包括一个电子元器件,进而使各个电子元器件能够通过设置在其周向上的屏蔽腔实现彼此之间的信号屏蔽;另外,由于该方法形成的屏蔽腔可通过四周的封装层进行固定,其无需再次进行焊接固定,这与现有技术中在电子元器件的外围焊接固定一金属屏蔽外壳的方法相比,屏蔽腔与电子元器件之间的距离不受限制,从而使得屏蔽腔的尺寸相比于金属屏蔽外壳的尺寸可进一步减小,屏蔽腔占用载板上的表面面积相对于金属屏蔽层也可进一步减小,进而使得贴装相同数量的电子元器件需要较小面积的载板即可,有利于产品朝小型化发展。
附图说明
图1为本申请一实施例提供的封装结构的制作方法的流程图;
图2为图1中步骤S11所对应的产品结构示意图;
图3为本申请一实施例提供的载板的制备方法的流程图;
图4为图3中经步骤S101至步骤S102处理之后的产品结构示意图;
图5为图1中步骤S12所对应的产品结构示意图;
图6为图1中步骤S13所对应的产品结构示意图;
图7为图1中步骤S14所对应的产品结构示意图;
图8为本申请另一实施例提供的封装结构的制作方法的流程图;
图9为图8中步骤S15所对应的产品结构示意图;
图10为图9的俯视图;
图11为本申请一实施例提供的封装结构的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请中的术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
下面结合附图和实施例对本申请进行详细的说明。
请参阅图1,图1为本申请一实施例提供的封装结构的制作方法的流程图。本发明之封装结构的制作方法既可用于制备系统级母板结构,也可用于制备经切割成一个一个的小的封装结构。在本实施例中,提供一种封装结构的制作方法,该方法包括:
步骤S11:将若干电子元器件贴装在载板的第一表面。
具体的,经步骤S11处理之后的产品结构具体可参见图2,图2为图1中步骤S11所对应的产品结构示意图。
其中,电子元器件12可包括电阻、电感、电容、芯片、电源裸芯片中的一种或任意组合。该电子元器件12为没有屏蔽结构的裸露元件。本实施例中,若干电子元器件12中的至少两个为不同功能的电子元器件12,从而使该若干电子元器件12通过载板11连接形成一特定功能的系统级母板结构。
具体的,载板11包括若干外接引脚112以及线路层,若干电子元器件12贴装在载板11的外接引脚112上,以通过外接引脚112与载板11上的线路层实现电性连接。
具体的,可参见图3,图3为本申请一实施例提供的载板的制备方法的流程图;在步骤S11之前还包括制备载板11;制备载板11的方法具体包括:
步骤S101:提供载板;其中,载板包括基板和设置在基板至少一表面上的金属层。
在一具体实施例中,基板111的两个表面均设置有金属层;金属层具体可为铜层。
步骤S102:对载板的至少一表面上的金属层进行图形化处理,以形成若干外接引脚。
具体的,上述图形化处理以形成若干外接引脚112的具体实施过程可参见现有技术中外接引脚的制作过程,且可实现相同或相似的技术效果,在此不再赘述。
具体的,经步骤S101至步骤S102处理之后的产品结构具体可参见图4,图4为图3中经步骤S101至步骤S102处理之后的产品结构示意图。
步骤S12:在载板的第一表面设置预制封装层,预制封装层包括依次层压的封装层和屏蔽层,且封装层粘结载板并将电子元器件覆盖。
具体的,参见图5,图5为图1中步骤S12所对应的产品结构示意图;经步骤S12处理之后的产品结构具体可参见图5。
在一具体实施例中,步骤S12具体包括在载板11的第一表面依次设置绝缘材料和铜箔,然后通过层压使该绝缘材料和铜箔形成预制封装层13。其中,绝缘材料与载板11靠近电子元器件12的一侧表面粘结,铜箔设置在绝缘材料远离载板11的一侧;进一步地,上述对绝缘材料进行层压形成了封装层131,封装层131与载板11靠近电子元器件12的一侧表面粘结,并配合载板11将电子元器件12包裹,以对电子元器件12进行保护;上述对铜箔进行层压形成了屏蔽层132。
其中,绝缘材料具体可为半固化片。
步骤S13:在预制封装层上开设若干环形槽,其中,环形槽从预制封装层远离载板的一侧表面延伸至预制封装层与载板接触的一侧表面,且每个环形槽中设置有一个电子元器件。
具体的,可参见图6,图6为图1中步骤S13所对应的产品结构示意图;具体的,经步骤S13处理之后的产品结构具体可参见图6。
其中,环形槽133具体可为方形槽,以下实施例均以此为例;当然,在其它实施例中,环形槽133也可为圆形槽,本实施例对此并不加以限制,只要环形槽133的首尾闭合即可。具体的,各个环形槽133之间彼此独立,以分别对电子元器件12的信号进行屏蔽。
在具体实施过程中,可采用铣床在预制封装层13上开设环形槽133;当然,也可采用光罩蚀刻制程开设环形槽133,即,在预设封装层13的一侧表面设置掩膜,然后进行曝光、显影、蚀刻等处理以加工出环形槽133。
步骤S14:在环形槽中填充屏蔽材料,以与屏蔽层配合形成电子元器件的屏蔽腔。
具体的,参见图7,图7为图1中步骤S14所对应的产品结构示意图;具体的,经步骤S14处理之后的产品结构具体可参见图7。
具体的,可在环形槽133中填充屏蔽材料或在环形槽133的槽壁电镀一层屏蔽材料以形成环形墙141;其中,屏蔽材料具体可为金属,如,金属铜。
在一个实施例中,可以开设若干环形槽133的掩膜作为实施步骤S14的掩膜,并设置在预制封装层13远离载板11的一侧表面,然后再在环形槽133的槽壁电镀金属铜。
进一步地,参见图8至图10,其中,图8为本申请另一实施例提供的封装结构的制作方法的流程图;图9为图8中步骤S15所对应的产品结构示意图;图10为图9的俯视图;在步骤S14之后还包括:
步骤S15:去除环形槽远离载板的一端开口周围的部分屏蔽层,以形成各个独立的屏蔽盖。
具体的,经步骤S15处理之后的产品结构具体可参见图9,各个独立的屏蔽盖142的具体设置方式可参见图10。
具体的,通过去除环形槽133远离载板11的一端开口周围的部分屏蔽层132,以形成各个独立的屏蔽盖142能够防止相邻屏蔽盖142之间电连接;当然,在其它具体实施过程中,也可在步骤S13之前就执行步骤S15的过程,本实施例对此并不加以限制。
具体的,每个屏蔽盖142与对应的环形墙141形成屏蔽腔14,且环形墙141和屏蔽盖142电连接,以通过电连接的环形墙141和屏蔽盖142对内置的电子元器件12的信号进行屏蔽;当然,在其它实施例中,也可使环形墙141与屏蔽盖142紧密接触以形成密闭的屏蔽腔14,以保证屏蔽腔14能够完全屏蔽电子元器件12的信号,进而解决各个电子元器件12之间的信号干扰问题。
本实施例提供的封装结构的制作方法,通过将若干电子元器件12贴装在载板11的第一表面,以实现各个电子元器件12之间的电连接;然后在载板11的第一表面设置预制封装层13,将预制封装层13设置成包括封装层131和屏蔽层132,以通过封装层131将电子元器件12覆盖;之后再在预制封装层13上开设若干环形槽133,并使环形槽133从预制封装层13远离载板11的一侧表面延伸至预制封装层13与载板11粘结的一侧表面,然后在环形槽133中填充屏蔽材料,以与屏蔽层132配合形成电子元器件12的屏蔽腔14;其中,由于每个环形槽133中设置有一个电子元器件12,从而使形成的每个屏蔽腔14内仅包括一个电子元器件12,进而使各个电子元器件12能够通过设置在其周向上的屏蔽腔14实现彼此之间的信号屏蔽;另外,由于该方法形成的屏蔽腔14可通过四周的封装层131进行固定,其无需再次进行焊接固定,这与现有技术中在电子元器件12的外围焊接固定一金属屏蔽外壳的方法相比,屏蔽腔14与电子元器件12之间的距离不受限制,即,屏蔽腔14可尽可能地靠近电子元器件12,从而使得屏蔽腔14的尺寸相比于金属屏蔽外壳的尺寸可进一步减小,屏蔽腔14占用载板11上的表面面积相对于金属屏蔽层也可进一步减小,进而使得贴装相同数量的电子元器件12需要较小面积的载板11即可,有利于产品朝小型化发展。
进一步,在具体实施过程中,该方法还可以包括在屏蔽层132上设置功能层,即,在预制封装层13远离载板11的一侧表面继续依次层压封装层和金属层,以形成多层层压板。其中,封装层和金属层间隔设置,封装层用于粘结相邻两层金属层,且封装层具体可为半固化片,金属层具体可为铜层。
具体的,上述封装结构的制作方法所制得的产品结构具体可参见图11,图11为本申请一实施例提供的封装结构的结构示意图;在本实施例中,提供一种封装结构10,该封装结构10具体可通过上述实施例所涉及的封装结构的制作方法所制得。
具体的,该封装结构10包括载板11、若干电子元器件12和封装层131。
其中,载板11包括基板111和设置在基板111的至少一表面上的金属层;在一具体实施例中,载板11包括基板111、设置在基板111的第一表面上的第一金属层和设置在基板111的第二表面上的第二金属层,第一金属层和第二金属层通过导通孔连通;且第一金属层包括若干外接引脚112,电子元器件12与外接引脚112连接以贴装在载板11上并与载板11上的线路层连通。
其中,电子元器件12贴装在载板11的第一表面,其具体可包括电阻、电感、电容、芯片、电源裸芯片中的一种或任意组合。
其中,封装层131设置在载板11的第一表面上并粘结载板11的第一表面,以将电子元器件12包裹,从而对电子元器件12进行保护;具体的,封装层131上形成有若干屏蔽腔14,电子元器件12设置在屏蔽腔14内;需要说明的是,上述封装层131上不局限于指封装层131的上方,其可以是封装层131的内部和/或封装层131的上表面。
具体的,封装层131定义若干环形槽133,每个环形槽133从封装层131远离载板11的一侧表面延伸至封装层131与载板11粘结的一侧表面,且每个环形槽133环绕一个电子元器件12设置。
其中,屏蔽腔14包括环形墙141和屏蔽盖142。
具体的,环形墙141由填充在环形槽133内的屏蔽材料形成;屏蔽材料具体可为金属,如,金属铜。可以理解的是,环形墙141围绕电子元器件12,并从封装层131远离载板11的一侧表面延伸至载板11靠近电子元器件12的一侧表面,用于从电子元器件12的四周对电子元器件12进行屏蔽。具体的,环形墙141可为方形墙或圆形墙。
其中,屏蔽盖142设置在封装层131远离载板11的一侧表面,以覆盖环形槽133并与环形槽133内形成的环形墙141配合形成屏蔽腔14,从而在电子元器件12远离载板11的一侧表面对电子元器件12进行屏蔽;具体的,在一实施例中,环形墙141和屏蔽盖142电连接,以通过电连接的环形墙141和屏蔽盖142对内置的电子元器件12的信号进行屏蔽;当然,在其它实施例中,也可使环形墙141与屏蔽盖142紧密接触以形成密闭的屏蔽腔14,以保证屏蔽腔14能够完全屏蔽电子元器件12的信号,进而解决各个电子元器件12之间的信号干扰问题。
具体的,屏蔽盖142的材质可为金属,如,金属铜。
当然,在具体实施例中,可选择地,该封装结构10还可包括设置于封装层131上的功能层15,功能层15将封装层131覆盖;具体的,功能层15可包括多层间隔设置的金属层和绝缘层,其中,绝缘层用于粘结相邻两层金属层,其具体可为半固化片;金属层可可为铜层,用于制作线路图形。
本实施例提供的封装结构10,通过设置载板11,将电子元器件12贴装在载板11的第一表面,以实现各个电子元器件12之间的电性连接;同时,通过设置封装层131,将封装层131粘结在载板11的第一表面上并将电子元器件12包裹,从而对电子元器件12进行保护;另外,封装层131内形成有若干屏蔽腔14,电子元器件12设置在屏蔽腔14内,从而通过屏蔽腔14对内置其中的电子元器件12的信号进行屏蔽,进而防止载板11上各个电子元器件12之间出现信号干扰的问题;此外,该封装结构10相比于现有技术中的封装结构10,其制作流程较短,且屏蔽腔14相比于现有技术中的金属屏蔽外壳不会占用太多载板11的表面面积,有利于产品朝小型化发展。
以上仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种封装结构的制作方法,其特征在于,包括:
将若干电子元器件贴装在载板的第一表面;
在所述载板的第一表面设置预制封装层,所述预制封装层包括依次层压的封装层和屏蔽层,且所述封装层粘结所述载板并将所述电子元器件覆盖;
在所述预制封装层上开设若干环形槽,其中,所述环形槽从所述预制封装层远离所述载板的一侧表面延伸至所述预制封装层与所述载板粘结的一侧表面,且每个所述环形槽中设置有一个所述电子元器件;
在所述环形槽中填充屏蔽材料,以与所述屏蔽层配合形成所述电子元器件的屏蔽腔。
2.根据权利要求1所述的封装结构的制作方法,其特征在于,所述载板的制备方法具体包括:
提供载板;其中,所述载板包括基板和设置在所述基板至少一表面上的金属层;
对所述载板的至少一表面上的所述金属层进行图形化处理,以形成若干外接引脚;
所述将所述若干电子元器件贴装在载板的第一表面的步骤包括:将所述若干电子元器件与所述外接引脚连接。
3.根据权利要求1所述的封装结构的制作方法,其特征在于,在所述载板的第一表面设置预制封装层的步骤具体包括:
在所述载板的第一表面依次设置绝缘材料和铜箔;
通过层压使所述绝缘材料和所述铜箔形成所述预制封装层。
4.根据权利要求1所述的封装结构的制作方法,其特征在于,在所述环形槽中填充屏蔽材料的步骤具体包括:
在所述环形槽中填充金属材料,以形成环形墙;所述环形墙与所述屏蔽层电连接。
5.根据权利要求4所述的封装结构的制作方法,其特征在于,进一步包括:去除所述环形槽远离所述载板的一端开口周围的部分所述屏蔽层,以形成间隔设置的若干屏蔽盖;其中,所述屏蔽盖与所述环形墙接触形成所述屏蔽腔。
6.一种封装结构,其特征在于,包括:
载板;
若干电子元器件,贴装在所述载板的第一表面;
封装层,所述封装层粘结所述第一表面上,且所述封装层上形成有若干屏蔽腔,所述电子元器件设置在所述屏蔽腔内。
7.根据权利要求6所述的封装结构,其特征在于,所述屏蔽腔包括:
环形墙,设置在所述载板靠近所述电子元器件的一侧表面并围绕所述电子元器件,用于从所述电子元器件的四周对所述电子元器件进行屏蔽;
屏蔽盖,盖设在所述环形墙远离所述载板的一端开口处且与所述环形墙电连接,用于从所述电子元器件远离所述载板的一侧表面对所述电子元器件进行屏蔽。
8.根据权利要求6所述的封装结构,其特征在于,
所述封装层定义若干环形槽,每个所述环形槽从所述封装层远离所述载板的一侧表面延伸至所述封装层与所述载板粘结的一侧表面,且每个所述环形槽环绕一个所述电子元器件设置;
所述屏蔽腔包括屏蔽盖以及填充在所述环形槽内的屏蔽材料,所述屏蔽盖设置在所述封装层远离所述载板的一侧表面,将所述环形槽覆盖且与所述屏蔽材料电连接。
9.根据权利要求6所述的封装结构,其特征在于,所述环形墙和所述屏蔽盖的材质为金属。
10.根据权利要求6所述的封装结构,其特征在于,进一步包括设置于所述封装层上的功能层,所述功能层将所述封装层覆盖。
CN202010536978.5A 2020-06-12 2020-06-12 封装结构的制作方法及封装结构 Pending CN113811078A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010536978.5A CN113811078A (zh) 2020-06-12 2020-06-12 封装结构的制作方法及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010536978.5A CN113811078A (zh) 2020-06-12 2020-06-12 封装结构的制作方法及封装结构

Publications (1)

Publication Number Publication Date
CN113811078A true CN113811078A (zh) 2021-12-17

Family

ID=78943982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010536978.5A Pending CN113811078A (zh) 2020-06-12 2020-06-12 封装结构的制作方法及封装结构

Country Status (1)

Country Link
CN (1) CN113811078A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015032823A (ja) * 2013-07-31 2015-02-16 環旭電子股▲分▼有限公司 電子部品実装モジュール及びその製造方法
US20160027740A1 (en) * 2014-07-25 2016-01-28 Siliconware Precision Industries Co., Ltd. Package structure and method for fabricating the same
CN110610906A (zh) * 2019-09-24 2019-12-24 深圳佰维存储科技股份有限公司 半导体电磁屏蔽结构及其制作方法
US20200120810A1 (en) * 2017-08-11 2020-04-16 Huawei Technologies Co., Ltd. Board-level architecture, method for manufacturing board-level architecture, and mobile terminal

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015032823A (ja) * 2013-07-31 2015-02-16 環旭電子股▲分▼有限公司 電子部品実装モジュール及びその製造方法
US20160027740A1 (en) * 2014-07-25 2016-01-28 Siliconware Precision Industries Co., Ltd. Package structure and method for fabricating the same
US20200120810A1 (en) * 2017-08-11 2020-04-16 Huawei Technologies Co., Ltd. Board-level architecture, method for manufacturing board-level architecture, and mobile terminal
CN110610906A (zh) * 2019-09-24 2019-12-24 深圳佰维存储科技股份有限公司 半导体电磁屏蔽结构及其制作方法

Similar Documents

Publication Publication Date Title
US9055682B2 (en) Circuit module
JP6626697B2 (ja) 配線基板およびその製造方法
EP2787530B1 (en) High-frequency semiconductor package and high-frequency semiconductor device
KR101642560B1 (ko) 전자 소자 모듈 및 그 제조 방법
TWI468086B (zh) 電子裝置、系統級封裝模組及系統級封裝模組的製造方法
JP5517379B1 (ja) 回路モジュール
KR101253401B1 (ko) 본딩용 패드의 제조 방법
US20080272469A1 (en) Semiconductor die package and integrated circuit package and fabricating method thereof
JP2005251889A (ja) 立体的電子回路装置
JP7354594B2 (ja) 電子素子モジュール及びその製造方法
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
EP3796562B1 (en) Wireless transmission module and fabrication method therefor
CN108074826A (zh) 电子封装件及其制法
WO2012105394A1 (ja) 電子部品モジュール、及び該電子部品モジュールを備える多機能カード
CN113811078A (zh) 封装结构的制作方法及封装结构
CN105244327A (zh) 电子装置模块及其制造方法
KR102518174B1 (ko) 전자 소자 모듈
CN103887272B (zh) 电子模块以及其制造方法
WO2020003997A1 (ja) 通信モジュール、電子機器、および通信モジュールの製造方法
KR20220000087A (ko) 전자 소자 모듈
JP2010251560A (ja) 配線基板及びその製造方法
CN112020222A (zh) 内埋电路板及其制作方法
US20180240738A1 (en) Electronic package and fabrication method thereof
JPH1092968A (ja) 半導体ベアチップ実装基板
CN115632046B (zh) 一种芯片封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination